TWI515785B - 用以改善基板間之斜角蝕刻再現性的裝置與方法 - Google Patents

用以改善基板間之斜角蝕刻再現性的裝置與方法 Download PDF

Info

Publication number
TWI515785B
TWI515785B TW099116301A TW99116301A TWI515785B TW I515785 B TWI515785 B TW I515785B TW 099116301 A TW099116301 A TW 099116301A TW 99116301 A TW99116301 A TW 99116301A TW I515785 B TWI515785 B TW I515785B
Authority
TW
Taiwan
Prior art keywords
bevel
substrate
edge
beveled edge
improving
Prior art date
Application number
TW099116301A
Other languages
English (en)
Other versions
TW201110224A (en
Inventor
安德里斯 費雪
農侯 侍
法蘭西斯科 卡曼哥
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201110224A publication Critical patent/TW201110224A/zh
Application granted granted Critical
Publication of TWI515785B publication Critical patent/TWI515785B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

用以改善基板間之斜角蝕刻再現性的裝置與方法
本發明係關於一種基板製造的裝置與方法；具體而言，係關於一種用以改善基板間之斜角蝕刻再現性的裝置與方法。
在半導體產品的製造中，依次地沉積、蝕刻、及研磨各層以處理基板(例如，半導體晶圓)，因而產生半導體元件。在這些處理步驟中，常常使用電漿、及具體的電漿輔助蝕刻及沉積。
一般而言，製程工程師努力於儘可能多地利用基板上的可用區域，以製造半導體元件。由於製程限制及其它因素，在基板的外緣通常有一環形區域，在該區域處，元件形成不被認為是可靠的，且因此不常被嘗試。因為處理傾向於聚焦在基板的內部區域，有機及無機材料的微粒沉積物往往在上述的環形邊緣區域的附近增加。如果該沉積物並未經由後續的處理步驟加以移除，某一些沉積材料可能剝落、及污染電漿處理室及/或基板本身的內部區域。這樣的污染往往導致該基板的較低元件良率，且可能高至數個百分率。
為了減少及/或最小化在環形邊緣區域中的沉積材料的剝落及降低元件良率之可能性，製程工程師已經在元件形成處理步驟之間插入一或多個斜角(bevel)蝕刻步驟。在典型的斜角蝕刻步驟中，基板的元件形成區域不使用電漿進行處理。而是利用斜角蝕刻設備在基板周緣的附近形成環形電漿，以蝕刻掉在基板外緣處的某些累積材料。藉由在元件製造過程中插入一或多個斜角蝕刻步驟，可抑制在上述環形邊緣區域中累積沉積物的過度增加。因此，實質上減少在基板的環狀邊緣區域的某些累積沈積物的剝落之可能性，導致元件良率的改善。
如同大部分圍繞半導體產品製造的技術領域，在斜角蝕刻的領域中需要持續的創新及改良，以符合越來越小的蝕刻特徵部尺寸及越來越大的基板，其傾向於在蝕刻製程窗(process window)放置嚴苛的需求。改善半導體元件製造中的斜角蝕刻製程是本發明的目的之一。
本發明在附圖中藉由實例來加以說明，而非做為限制，其中，類似的元件符號表示類似的元件。
本發明將參考說明於附圖之數個較佳實施例而加以詳細說明。以下的描述中將提出數個特定細節，以提供對於本發明之徹底了解。然而，對於熟悉此項技藝者而言，明顯地，缺少這些特定細節之部分或全部，亦可實施本發明。在其它例子中，並未詳盡地描述習知的處理步驟及/或結構，以避免不必要地模擬了本發明。
下文將描述各種實施例，包括方法及手段。應當記住，本發明應該也涵蓋包括電腦可讀媒體的製造物品，用來實施本發明技術的實施例之電腦可讀指令係儲存於電腦可讀媒體上。電腦可讀媒體可能包括，例如，用來儲存電腦可讀碼的半導體、磁性、光磁性、光學、或其它形式的電腦可讀媒體。此外，本發明可能也涵蓋用來實施本發明的實施例之裝置。這樣的裝置可能包括專用的及/或可程式的電路，以執行與本發明實施例有關的工作。這種裝置的例子包括適當地被程式化的通用計算機及/或專用計算裝置，也可能包括用於與本發明實施例有關的各種工作之計算機/計算裝置與專用/程式化電路的組合。
本發明的實施例關於改善基板間之斜角蝕刻再現性的方法及裝置，不論斜角蝕刻前基板的差異程度。在本發明的一實施例中，發明人了解，在嘗試著改善斜角蝕刻再現性時，容易使該嘗試複雜化的一因素，係牽涉到斜角蝕刻前基板可能具有斜角邊緣輪廓之差異的事實。例如，參考圖1A及圖1B可以發現，相較於基板150的斜角邊緣輪廓而言，基板100具有較正方形的斜角邊緣輪廓，基板150似乎朝向邊緣變得較細。
當在基板100及基板150上進行斜角蝕刻時，如果使斜角蝕刻配方維持相同，在位置102處(其位於與邊緣104距離d1處)的斜角蝕刻率將會小於在位置152處(其位於與邊緣154距離d1處)的斜角蝕刻率。此乃因為圍繞著基板100外緣的環形或甜甜圈形的電漿雲或其反應性副產物比較不能夠朝基板100的中心擴散(相較於基板150的狀況而言)。因此，相較於從基板150的位置152所移除的沉積材料量而言，較少的沉積材料從基板100的位置102被蝕刻或移除。
在進行斜角蝕刻時的挑戰之一，是進行時必須具有斜角蝕刻距離再現性。客戶需要在斜角蝕刻時，被沉積在基板外緣(斜角)處的膜之移除率，在工具之間(tool-to-tool)與晶圓之間(wafer-to-wafer)係落在某個範圍內；換言之，係符合某個再現性標準。例如，某些客戶可能需要從晶圓尖端將所有的膜清除到某個距離(斜角蝕刻距離)，且落在工具之間或晶圓之間的某個變異性範圍內。斜角蝕刻距離再現性意指，在一特定工具進行斜角蝕刻後，斜角蝕刻後基板應該具有大致相同的斜角蝕刻距離。
因此，如果基板與基板之間的所有其它斜角蝕刻配方參數都不改變，相較於在基板150的點152處所移除的材料量而言，在基板100的點102處，基板100的斜角蝕刻後結果將顯示較少的材料移除。
在本發明的一或多個實施例中，提出一光學裝置以描繪基板的斜角邊緣輪廓及/或厚度的特性。接著利用邏輯模組中的硬體及/或軟體進行斜角邊緣特性的分析，以推導出前授(feed-forward)資訊以調整製程參數。使用該前授資訊進行製程參數的調整，以補償基板之間的斜角蝕刻前的差異。利用適當的製程參數調整，斜角蝕刻再現性可以獲得改善。
在一或多個實施例中，所採用的光學裝置包括一或多個光源及感測器，以確認基板之間的斜角邊緣差異(包括斜角邊緣形狀及/或大小的差異)。接著，利用該斜角邊緣差異，以確認前授修正參數，以確保晶圓之間的斜角蝕刻結果的再現性。修正參數包括，例如，改變斜角蝕刻時間、斜角蝕刻化學品、電極間隙、射頻功率位準、壓力等等。
在一實施例中，光學裝置包括照相機，該照相機係配置為與基板共平面、且在切線方向上指向基板的斜角邊緣，以便拍攝基板斜角邊緣的側輪廓的影像。此影像拍攝的實施，例如，可能做為斜角蝕刻前的準備工作的部分。若有需要，可以使用適當的光源，例如LED模組或某些其它的光源，照射基板斜角邊緣。接著分析斜角邊緣側輪廓，以確認前授修正參數，以確保基板之間的斜角蝕刻再現性。
在一或多個實施例中，光學裝置包括鏡子，該鏡子係配置為使一照相機能夠拍攝基板斜角邊緣的側輪廓的影像，該照相機係配置在基板之上、與基板共平面、或在與基板共平面之外的位置。在某些系統中，照相機可能存在，以協助基板與腔室處理中心的對準、及/或校正機械手臂。隨著一或多個鏡子的加入，同一個照相機可以被用來拍攝斜角邊緣的側輪廓影像，以確認前授修正參數，以確保基板之間的斜角蝕刻再現性。
在一或多個實施例中，光學裝置包括從遠端光源照射基板斜角邊緣的光纖、及/或從遠端照相機拍攝斜角邊緣的側輪廓的影像的光纖。以這種方式使用一或多個光纖，排除了在配置感測器(例如，照相機)及/或照射光源時的視線要求。
在一或多個實施例中，光學裝置包括雷射光源及感測器陣列，當雷射光束從斜角邊緣彈開時，該感測器陣列接收該反射光束。根據光束入射點處的斜度，該反射光束照射到該感測器陣列中的一特定感測器。藉由確認被活化的感測器、及推導出光束的反射角度，可以獲得關於光束入射點處的斜角邊緣斜度的資訊。接著，利用有關斜角邊緣斜度的這類資訊，以確認前授修正參數，以確保基板之間的斜角蝕刻再現性。
用於確認基板間斜角邊緣差異的其它光學裝置可以被使用；本發明，如申請專利範圍所決定，並不受限於在本文中討論的任何特定範例。例如，在一或多個實施例中，可以使用二或多個不同顏色及/或不同偏振角的雷射，以確認斜角邊緣斜度。
參考圖式及下文中的討論，可以更加了解本發明實施例的特色及優點。根據一或多個實施例，圖2顯示斜角邊緣偵測裝置200的俯視圖，如圖所示，斜角邊緣偵測裝置200包括可選擇的光源202及照相機204。光源202係配置以照射基板208的斜角邊緣206，以允許共平面的照相機204拍攝如圖1A或圖1B所示的斜角邊緣側輪廓。共平面的照相機204係在切線方向上指向基板的外緣，以使照相機204能夠拍攝斜角邊緣的側輪廓。接著，利用邏輯模組(未顯示)中的硬體及/或軟體進行側輪廓的分析，以確認前授補償因子。
根據本發明的一或多個實施例，圖3A及3B顯示一簡易特性描繪法，其係用於判定所需的前授修正參數，以改善基板之間的斜角蝕刻再現性。圖3A及3B顯示兩個不同基板300及350的兩個斜角邊緣302及352的側輪廓影像。利用圖型識別軟體以辨別基板區及非基板區。藉由確認由已知寬度W及基板厚度T所構成的一矩形框，進一步處理該影像，其中寬度W係從基板最外緣起算，基板厚度T係從基板最外緣起算、在距離W處加以判定。圖3A顯示，矩形框310具有寬度W及厚度T(a)。圖3B顯示，矩形框360具有寬度W及厚度T(b)。
接著，判定斜角邊緣302的填充因子(fill factor，FF)。填充因子的計算是將矩形框310內的基板面積(A(substrate))除以矩形框310的總面積(A(frame))所得的比例。類似地，將矩形框360內的基板面積(A(substrate))除以矩形框360的總面積(A(frame))以判定斜角邊緣352的填充因子。因為基板300的斜角邊緣302的斜度小於基板350的斜角邊緣352，所以基板300的斜角邊緣302的填充因子大於基板350的斜角邊緣352的填充因子。
在此例中，吾人推論，基板350的斜角邊緣352的錐形及較大斜度，傾向於使更多的周圍甜甜圈形的電漿雲中的電漿蝕刻劑能夠朝向基板350的中心到達較深處。相對地，比較缺乏斜度且較像盒狀的基板300的斜角邊緣302，傾向於使較少的周圍甜甜圈形的電漿雲中的電漿蝕刻劑能夠朝向基板300的中心傳送。因此，當所有其它參數相同時，相較於圖3A的基板300上的位置304處的蝕刻率，在圖3B的基板350上的位置354處的蝕刻率有較快的傾向。隨著填充因子的知曉，一或多個補償因子可以被調整，以改善基板300上的位置304處的蝕刻率、及/或減少基板350上的位置354處的蝕刻率，以改善基板300與基板350之間的斜角蝕刻再現性。類似地，不藉由改變製程參數以調整在位置304及354處的蝕刻率，也可以調整製程時間，以使得基板300及350的蝕刻距離比較接近，其中蝕刻距離係定義為在晶圓尖端與所有沉積膜被清除處的晶圓半徑之間的長度。
應當注意，影像分析的附帶好處是決定每一基板斜角邊緣的厚度(例如T(a)及T(b))。此厚度參數也可以被用來確認輔助補償因子(例如，至電極的間隙距離，射頻功率、蝕刻時間、蝕刻化學品、壓力等等)，以進一步改善基板之間的斜角蝕刻再現性。
根據本發明的一或多個實施例，圖4A及圖4B顯示一裝置400，其係用於獲得基板斜角邊緣的側輪廓影像，以便推導出補償因子，以改善基板之間的斜角蝕刻再現性。圖4A是裝置400的俯視圖，而圖4B是正好在同一個裝置400的基板斜角邊緣處的視圖。
參考圖4A，所示的裝置400包括光源402及基板404。為了更容易了解，鏡子、照相機、及額外的光源在圖4A中被省略，但在圖4B中則清楚地呈現。如果觀察者的眼睛注視箭號406的方向並且朝基板404的斜角邊緣觀看，圖4A中的箭號406說明產生圖4B的圖式的觀察方向。
參考圖4B，此時視圖朝向基板404的斜角邊緣，基板404平躺在眼睛高度且離開頁面。光源402再次被顯示出來。如圖4A及4B中所見，光源402照射基板404的斜角邊緣。光源402、鏡子410、鏡子412、鏡子414、照相機416及測量區422係在同一個虛擬平面(以圖4A的虛線420加以表示)。
位在上方的照相機416係配置以接收來自光源402的光照。來自被照射斜角邊緣的光被鏡子410、412及鏡子414反射，並且被照相機416接收。利用此方式，可以獲得基板404的斜角邊緣的側輪廓影像。對於此量測法，光源430是關閉的。
在一或多個實施例中，可以使用半透鏡做為鏡子414。在此例中，照相機416也可以用於檢視斜角邊緣的上表面、及/或獲得斜角厚度。例如，可以利用光源430，以提供光線至斜角邊緣的上表面(藉由半透鏡414的反射)。接著，可以利用照相機416以獲得斜角厚度。對於此量測法，光源402是關閉的。因此，根據光源402或430哪一個被打開，可以利用照相機416獲得斜角邊緣的側輪廓影像、或獲得有關斜角蝕刻完成後的蝕刻距離的資訊。
一旦取得了影像，便可以進行分析，以推導出上述的補償因子。
根據本發明的一或多個實施例，圖5顯示裝置502，其係用於獲得基板斜角邊緣的側輪廓影像，以推導出補償因子，以改善基板間之斜角蝕刻再現性。雷射光源504係配置為使雷射光束506從基板510的斜角邊緣508彈開。反射光束512照射到感測器陣列520中的一或多個感測器。關於哪一個感測器接收到反射光束512的資訊、以及關於雷射光源504與感測器陣列520的相對位置的資訊，將提供關於基板510的斜角邊緣508的斜度的資訊。接著，可以利用此資訊推導出補償因子，以改善基板間之斜角蝕刻再現性。若有需要，可以使用感測器陣列520及具有不同波長及/或極性的多個雷射。此外，雷射光源504及感測器陣列520的方向及位置僅僅用於說明，其它的方向及位置也是可能的。
根據本發明的一或多個實施例，圖6顯示一方法，該方法用於獲得關於基板斜角邊緣的側輪廓資訊、及用於改善基板間之斜角蝕刻再現性。在步驟602，提供一光學裝置。在步驟604，從該光學裝置獲得關於基板斜角邊緣的側輪廓資訊。在步驟606，分析側輪廓資訊，以產生前授補償資料。在步驟608，利用前授補償資料以調整製程參數，以便改善晶圓間之斜角蝕刻再現性。
由前文中可以了解，本發明的實施例提出方法及裝置，以確認基板斜角邊緣的厚度及/或斜角形狀，以便計算前授補償因子。接著，利用這些補償因子調整一或多個斜角蝕刻製程參數(斜角蝕刻時間、斜角蝕刻化學品、電極間隙、射頻功率位準、壓力等等)以改善基板間之斜角蝕刻再現性。
雖然本發明已利用數個實施例加以說明，仍有落入本發明之範疇內之修改、變更、及替代均等物。僅管在此提供了各種實施例，但是，對於本發明，此等實施例僅為例示性而並非限制性。例如，雖然填充因子被描述為一個為了計算補償因子而待確認的斜角邊緣特性，但是也可以利用其它特性，例如斜角斜度、形狀等等。在另一個例子中，雖然光學照相機及雷射感測器被描述為，為了計算補償因子而用於確認斜角邊緣特性的可能技術，但是也可以利用其它技術，例如條紋計數(fringe counting)。並且，在此提供之發明名稱係為了方便而不應該用來解釋在此之申請專利範圍的範疇。如果本文中使用術語「組」，此術語具有其公知的數學含義，含括零、一、或多於一個構件。應當了解，有許多替代方式可以實施本發明之方法及設備。
100．．．基板
102．．．位置
104．．．邊緣
150．．．基板
152．．．位置
154．．．邊緣
200．．．斜角邊緣偵測裝置
202．．．光源
204．．．照相機
206．．．斜角邊緣
208．．．基板
300．．．基板
302．．．斜角邊緣
304．．．位置
310．．．矩形框
350．．．基板
352．．．斜角邊緣
354．．．位置
360．．．矩形框
400．．．裝置
402．．．光源
404．．．基板
406．．．箭號
410、412、414．．．鏡子
416．．．照相機
420．．．虛擬平面
422．．．測量區
430．．．光源
502．．．裝置
504．．．雷射光源
506．．．雷射光束
508．．．斜角邊緣
510．．．基板
512．．．反射光束
520．．．感測器陣列
602、604、606、608．．．步驟
d1．．．距離
T(a)、T(b)．．．厚度
W．．．寬度
圖1A及1B顯示例示性的基板斜角邊緣輪廓。
圖2顯示根據本發明之一實施例之斜角邊緣輪廓偵測裝置。
圖3A及3B顯示根據本發明之一或多個實施例之特性描繪技術，用於描繪基板斜角邊緣之側輪廓之特性。
圖4A及4B顯示根據本發明之一實施例之另一個斜角邊緣輪廓偵測裝置。
圖5顯示根據本發明之一實施例之另一個斜角邊緣輪廓偵測裝置。
圖6顯示根據本發明之一實施例之改善基板間之斜角蝕刻再現性之方法。
602．．．步驟
604．．．步驟
606．．．步驟
608．．．步驟

Claims (39)

  1. 一種改善基板間之斜角蝕刻再現性之方法，其與基板之斜角蝕刻有關，該基板包括一斜角邊緣，該方法包括：利用第一光源提供平行於該基板的上表面之方向上的第一光線，以照射該斜角邊緣；在照射該斜角邊緣期間，獲得該斜角邊緣的側輪廓影像；利用該斜角邊緣的該側輪廓影像來確認該基板之一斜角邊緣之至少一斜角邊緣特性；由該至少一斜角邊緣特性推導出至少一補償因子，該至少一補償因子與一斜角蝕刻製程參數之調整有關；及利用該至少一補償因子實施該斜角蝕刻。
  2. 如申請專利範圍第1項之改善基板間之斜角蝕刻再現性之方法，其中獲得該斜角邊緣的側輪廓影像之步驟包括：利用配置為與該基板共平面且在切線方向上指向該斜角邊緣之照相機，以獲得該斜角邊緣的該側輪廓影像，該斜角邊緣係設置在該照相機與該第一光源之間。
  3. 如申請專利範圍第2項之改善基板間之斜角蝕刻再現性之方法，其中該至少一斜角邊緣特性係一填充因子，該方法更包含：將與該斜角邊緣的該側輪廓影像相關聯之一矩形框中的基板面積除以與該斜角邊緣的該側輪廓影像相關聯之該矩形框的總面積，以計算該填充因子。
  4. 如申請專利範圍第1項之改善基板間之斜角蝕刻再現性之方法，其中該斜角蝕刻製程參數係斜角蝕刻時間、斜角蝕刻化學品、電極間間隙、射頻功率、射頻頻率、及腔室壓力其中之一。
  5. 如申請專利範圍第1項之改善基板間之斜角蝕刻再現性之方法，更包含：利用一或更多光源照射該斜角邊緣的側輪廓、及利 用一或更多鏡子反射該斜角邊緣的被照射側輪廓，該一或更多鏡子係與該基板分開；其中獲得該斜角邊緣的側輪廓影像之步驟包括：利用設置在該基板上方之照相機，以獲得藉由該一或更多鏡子其中至少一者所反射之該被照射側輪廓的反射側輪廓影像。
  6. 如申請專利範圍第5項之改善基板間之斜角蝕刻再現性之方法，更包含：在獲得該斜角邊緣的側輪廓影像之步驟期間，關閉第二光源。
  7. 如申請專利範圍第5項之改善基板間之斜角蝕刻再現性之方法，其中該一或更多鏡子包括至少三鏡子。
  8. 如申請專利範圍第5項之改善基板間之斜角蝕刻再現性之方法，更包含：關閉第一光源，以使第一光線關閉；利用第二光源提供第二光線至半透鏡，其中該一或更多鏡子包括該半透鏡；及利用該半透鏡反射該第二光線，以照射該斜角邊緣的上表面。
  9. 如申請專利範圍第8項之改善基板間之斜角蝕刻再現性之方法，其中該半透鏡係設置在該照相機與該斜角邊緣之間。
  10. 如申請專利範圍第1項之改善基板間之斜角蝕刻再現性之方法，更包含：關閉該第一光源，以使該第一光線關閉；利用第二光源提供第二光線至半透鏡；及利用該半透鏡反射該第二光線，以照射該斜角邊緣的上表面。
  11. 如申請專利範圍第10項之改善基板間之斜角蝕刻再現性之方法，更包含：利用設置在該半透鏡上方的至少一照相機以檢視該 斜角邊緣的該上表面，該半透鏡係設置在該照相機與該斜角邊緣之間。
  12. 如申請專利範圍第10項之改善基板間之斜角蝕刻再現性之方法，更包含：利用設置在該半透鏡上方的至少一照相機以獲得該斜角邊緣的該上表面之影像，該半透鏡係設置在該照相機與該斜角邊緣之間。
  13. 如申請專利範圍第10項之改善基板間之斜角蝕刻再現性之方法，更包含：在蝕刻該斜角邊緣之後判定一蝕刻距離；該判定步驟包括利用設置在該半透鏡上方的至少一照相機，且該半透鏡係設置在該照相機與該斜角邊緣之間。
  14. 如申請專利範圍第10項之改善基板間之斜角蝕刻再現性之方法，其中該第二光線係平行於該基板的該上表面。
  15. 一種改善基板間之斜角蝕刻再現性之裝置，包括：一光學裝置，用於確認該等基板其中的一基板之一斜角邊緣之至少一斜角邊緣特性，該光學裝置係配置以拍攝該斜角邊緣之一部分的框，從而辨認該基板的該斜角邊緣之該至少一斜角邊緣特性；一邏輯模組，配置以執行：(a)利用該框內所拍攝之該至少一斜角邊緣特性來計算用於該基板之填充因子，其中該填充因子係依照以下比例計算：該基板的該斜角邊緣之該部份的基板面積對該光學裝置所拍攝之該框的總面積之比例；(b)收集該等基板之每一者的填充因子，並且推導出該等基板的至少一補償因子，該至少一補償因子與一斜角蝕刻製程參數之調整有關；及一電漿處理室，用以執行該斜角蝕刻，該電漿處理室係配置 成利用該至少一補償因子來調整用於斜角蝕刻該等基板之該斜角蝕刻製程參數，該補償因子用以消除該等基板之斜角邊緣特性差異。
  16. 如申請專利範圍第15項之改善基板間之斜角蝕刻再現性之裝置，其中該光學裝置包括一照相機，該照相機配置為與該基板共平面且在切線方向上指向該斜角邊緣，以獲得該基板之一側輪廓影像。
  17. 如申請專利範圍第15項之改善基板間之斜角蝕刻再現性之裝置，其中該斜角蝕刻製程參數係斜角蝕刻時間、斜角蝕刻化學品、電極間間隙、射頻功率、射頻頻率、及腔室壓力其中之一。
  18. 如申請專利範圍第15項之改善基板間之斜角蝕刻再現性之裝置，其中該光學裝置包括一雷射光源及一感測器陣列，該感測器陣列係用於偵測該斜角邊緣所反射之來自該雷射光源的反射光束。
  19. 如申請專利範圍第15項之改善基板間之斜角蝕刻再現性之裝置，其中該光學裝置包括一照相機、一光源、及至少一鏡子，其中該照相機係以相對於該基板之一基板平面之一角度加以配置。
  20. 如申請專利範圍第15項之改善基板間之斜角蝕刻再現性之裝置，其中該光學裝置係用於獲得一斜角邊緣厚度。
  21. 如申請專利範圍第15項之改善基板間之斜角蝕刻再現性之裝置，其中該光學裝置包括至少一光源及一組感測器，該組感測器係配置以確認該等基板之每一者的該斜角邊緣之差異。
  22. 一種改善基板間之斜角蝕刻再現性之方法，其與基板之斜角蝕 刻有關，該基板包括一斜角邊緣，該方法包括：利用第一光源提供平行於該基板的上表面之方向上的第一光線，以照射該斜角邊緣；在照射該斜角邊緣之步驟期間，獲得該斜角邊緣的側輪廓影像；利用該斜角邊緣的該側輪廓影像來確認該基板之一斜角邊緣之至少一斜角邊緣特性，該至少一斜角邊緣特性包括一斜角邊緣厚度，該斜角邊緣厚度係在與該基板之一邊緣之一預定距離處加以量測；由該等基板之該至少一斜角邊緣特性推導出至少一補償因子，該至少一補償因子與一斜角蝕刻製程參數之調整有關；及利用該至少一補償因子實施該等基板的該斜角蝕刻。
  23. 如申請專利範圍第22項之改善基板間之斜角蝕刻再現性之方法，其中獲得該斜角邊緣的側輪廓影像之步驟包括：利用配置為與該基板共平面且在切線方向上指向該斜角邊緣之照相機，以獲得該斜角邊緣之一側輪廓影像，該斜角邊緣係設置在該照相機與該第一光源之間。
  24. 如申請專利範圍第23項之改善基板間之斜角蝕刻再現性之方法，其中該至少一斜角邊緣特性係一填充因子，該方法更包含：將與該照相機所拍攝之該斜角邊緣的該側輪廓影像相關聯之一框內的基板面積除以與該斜角邊緣的該側輪廓影像相關聯之該框的總面積，以計算該填充因子。
  25. 如申請專利範圍第22項之改善基板間之斜角蝕刻再現性之方法，其中該斜角蝕刻製程參數係斜角蝕刻時間、斜角蝕刻化學品、電極間間隙、射頻功率、射頻頻率、及腔室壓力其中之一。
  26. 如申請專利範圍第22項之改善基板間之斜角蝕刻再現性之方 法，更包含：利用一或更多鏡子反射該斜角邊緣的被照射側輪廓，該一或更多鏡子係與該基板分開；其中獲得該斜角邊緣的側輪廓影像之步驟包括：利用設置在該基板上方之照相機，以獲得藉由該一或更多鏡子其中至少一者所反射之該被照射側輪廓的反射側輪廓影像。
  27. 如申請專利範圍第26項之改善基板間之斜角蝕刻再現性之方法，更包含：在獲得該斜角邊緣的側輪廓影像之步驟期間，關閉第二光源。
  28. 一種改善基板間之斜角蝕刻再現性之裝置，包括：一斜角邊緣偵測裝置，設置以確認該等基板其中每一者之斜角邊緣的至少一側輪廓，該斜角邊緣偵測裝置包括設置成與各基板共平面且在切線方向上指向各基板之該斜角邊緣的照相機，以獲得各基板之該至少一側輪廓之影像；一邏輯模組，用以收集該等基板之每一者的該側輪廓、及用以自該等基板之該側輪廓推導出至少一前授補償因子，該至少一前授補償因子與一斜角蝕刻製程參數之調整有關；及一電漿處理室，用以執行該斜角蝕刻，並利用該至少一前授補償因子來調整用於處理該等基板之斜角邊緣的該斜角蝕刻製程參數，該調整用以消除該等基板之該斜角邊緣的側輪廓差異。
  29. 如申請專利範圍第28項之改善基板間之斜角蝕刻再現性之裝置，其中該斜角邊緣偵測裝置包括設置以照射該基板之該斜角邊緣的光源，以使該照相機能拍攝該基板之該斜角邊緣的至少一側輪廓。
  30. 如申請專利範圍第28項之改善基板間之斜角蝕刻再現性之裝置，其中該至少一前授補償因子包括一填充因子，該填充因子係利用該等基板之每一者的該影像而獲得。
  31. 如申請專利範圍第28項之改善基板間之斜角蝕刻再現性之裝置，其中該斜角蝕刻製程參數係斜角蝕刻時間、斜角蝕刻化學品、電極間間隙、射頻功率、射頻頻率、及腔室壓力其中之一。
  32. 一種改善基板間之斜角蝕刻再現性之裝置，包括：一光學裝置，配置以確認該等基板其中每一者之斜角邊緣之至少一側輪廓，該光學裝置係配置以拍攝該基板之該斜角邊緣之該至少一側輪廓的影像框，其中該基板之該斜角邊緣之該至少一側輪廓係用以判定該基板的填充因子；一邏輯模組，配置以執行：(a)利用所拍攝之影像框來計算該基板的該填充因子，該填充因子係依照以下比例計算：該影像框內所拍攝的該基板之該斜角邊緣之一部份的該側輪廓的基板面積對該影像框的總面積之比例；(b)收集針對該等基板之每一者所計算之填充因子，並且由針對該等基板之該至少一側輪廓所決定之該等填充因子計算出至少一補償因子，該至少一補償因子與一斜角蝕刻製程參數之調整有關；及一電漿處理室，用以執行該斜角蝕刻，該電漿處理室係配置成利用該至少一補償因子來調整該斜角蝕刻製程參數，該補償因子用以消除該等基板之該斜角邊緣之側輪廓差異。
  33. 如申請專利範圍第32項之改善基板間之斜角蝕刻再現性之裝置，其中用於確認該基板之該斜角邊緣的該至少一側輪廓之該光學裝置包括一照相機及至少一光源。
  34. 如申請專利範圍第33項之改善基板間之斜角蝕刻再現性之裝置，其中該照相機係設置成與該基板共平面且在切線方向上指向該斜角邊緣，以獲得該基板的側輪廓影像。
  35. 如申請專利範圍第34項之改善基板間之斜角蝕刻再現性之裝置，其中該至少一光源係設置以照射該基板之該斜角邊緣。
  36. 如申請專利範圍第32項之改善基板間之斜角蝕刻再現性之裝置，其中用於確認該基板之該斜角邊緣的該至少一側輪廓之該光學裝置包括一組感測器，該組感測器係配置以確認該基板之該斜角邊緣中的差異。
  37. 如申請專利範圍第32項之改善基板間之斜角蝕刻再現性之裝置，其中該斜角蝕刻製程參數係斜角蝕刻時間、斜角蝕刻化學品、電極間間隙、射頻功率、射頻頻率、及腔室壓力其中之一。
  38. 如申請專利範圍第32項之改善基板間之斜角蝕刻再現性之裝置，其中用於確認該基板之該斜角邊緣的該至少一側輪廓之該光學裝置係用以獲得一斜角邊緣厚度。
  39. 如申請專利範圍第32項之改善基板間之斜角蝕刻再現性之裝置，其中該邏輯模組係一圖案辨識軟體。
TW099116301A 2009-05-22 2010-05-21 用以改善基板間之斜角蝕刻再現性的裝置與方法 TWI515785B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/471,297 US7977123B2 (en) 2009-05-22 2009-05-22 Arrangements and methods for improving bevel etch repeatability among substrates

Publications (2)

Publication Number Publication Date
TW201110224A TW201110224A (en) 2011-03-16
TWI515785B true TWI515785B (zh) 2016-01-01

Family

ID=43124827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116301A TWI515785B (zh) 2009-05-22 2010-05-21 用以改善基板間之斜角蝕刻再現性的裝置與方法

Country Status (7)

Country Link
US (2) US7977123B2 (zh)
JP (1) JP5629762B2 (zh)
KR (1) KR101730668B1 (zh)
CN (1) CN102428546B (zh)
SG (1) SG175789A1 (zh)
TW (1) TWI515785B (zh)
WO (1) WO2010133989A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794468A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种晶边刻蚀方法
US9809898B2 (en) * 2013-06-26 2017-11-07 Lam Research Corporation Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems
US10937634B2 (en) 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
CN104916561B (zh) * 2014-03-12 2019-06-18 晶元光电股份有限公司 管芯检测方法
JP2016115738A (ja) * 2014-12-12 2016-06-23 東京エレクトロン株式会社 エッチング処理方法及びベベルエッチング装置
US9633862B2 (en) 2015-08-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing
JP6896771B2 (ja) * 2016-06-13 2021-06-30 エーエスエムエル ネザーランズ ビー．ブイ． 基板上のターゲット構造の位置を決定するための方法及び装置、並びに、基板の位置を決定するための方法及び装置
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
CN113905529B (zh) * 2021-10-15 2023-08-18 信丰迅捷兴电路科技有限公司 一种led电路板的gerber设计方法及其生产工艺

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756318A1 (en) 1995-07-24 1997-01-29 International Business Machines Corporation Method for real-time in-situ monitoring of a trench formation process
US5862057A (en) 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
JP2001291752A (ja) * 2000-04-05 2001-10-19 Canon Inc 異物検査方法及び装置、及び該検査方法を用いた露光装置
US6808591B1 (en) * 2001-12-12 2004-10-26 Advanced Micro Devices, Inc. Model based metal overetch control
JP2004006672A (ja) * 2002-04-19 2004-01-08 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP4169004B2 (ja) 2002-10-18 2008-10-22 株式会社日立製作所 半導体装置の製造方法
US7340087B2 (en) * 2003-07-14 2008-03-04 Rudolph Technologies, Inc. Edge inspection
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
JP4601452B2 (ja) * 2005-02-22 2010-12-22 大日本スクリーン製造株式会社 基板処理装置
US9287158B2 (en) * 2005-04-19 2016-03-15 Ebara Corporation Substrate processing apparatus
JP4890039B2 (ja) * 2006-02-02 2012-03-07 大倉インダストリー株式会社 共焦点型撮像装置
US20070211241A1 (en) 2006-02-24 2007-09-13 Noriyuki Aizawa Optical defect inspection apparatus
US20070209684A1 (en) 2006-03-07 2007-09-13 Applied Materials, Inc. Copper deposition chamber having integrated bevel clean with edge bevel removal detection
JP4410771B2 (ja) * 2006-04-28 2010-02-03 パナソニック株式会社 ベベルエッチング装置およびベベルエッチング方法
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
US7479236B2 (en) 2006-09-29 2009-01-20 Lam Research Corporation Offset correction techniques for positioning substrates
JP2008091476A (ja) * 2006-09-29 2008-04-17 Olympus Corp 外観検査装置
US7486878B2 (en) 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
US8492178B2 (en) * 2007-02-23 2013-07-23 Rudolph Technologies, Inc. Method of monitoring fabrication processing including edge bead removal processing
KR20100007968A (ko) * 2007-05-14 2010-01-22 가부시키가이샤 니콘 표면검사장치 및 표면검사방법
JP4262285B2 (ja) * 2007-07-18 2009-05-13 株式会社コベルコ科研 形状測定装置，形状測定方法
US8257503B2 (en) * 2008-05-02 2012-09-04 Lam Research Corporation Method and apparatus for detecting plasma unconfinement
US20100018648A1 (en) * 2008-07-23 2010-01-28 Applied Marterials, Inc. Workpiece support for a plasma reactor with controlled apportionment of rf power to a process kit ring
JP4734398B2 (ja) * 2008-12-04 2011-07-27 株式会社コベルコ科研 形状測定装置，形状測定方法

Also Published As

Publication number Publication date
US7977123B2 (en) 2011-07-12
JP2012527760A (ja) 2012-11-08
CN102428546A (zh) 2012-04-25
JP5629762B2 (ja) 2014-11-26
TW201110224A (en) 2011-03-16
WO2010133989A3 (en) 2011-03-31
US20100297788A1 (en) 2010-11-25
WO2010133989A2 (en) 2010-11-25
SG175789A1 (en) 2011-12-29
KR101730668B1 (ko) 2017-04-26
KR20120030378A (ko) 2012-03-28
CN102428546B (zh) 2016-04-20
US20110259520A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
TWI515785B (zh) 用以改善基板間之斜角蝕刻再現性的裝置與方法
US7479236B2 (en) Offset correction techniques for positioning substrates
US7486878B2 (en) Offset correction methods and arrangement for positioning and inspecting substrates
US8135485B2 (en) Offset correction techniques for positioning substrates within a processing chamber
TW512227B (en) Method and apparatus for substrate surface inspection using spectral profiling techniques
CN111370346B (zh) 晶圆翘曲度测量装置及方法
TWI731197B (zh) 量測系統、用於晶圓量測之方法及非暫時性電腦可讀媒體
US9595094B2 (en) Measuring form changes of a substrate
TWI575551B (zh) 蝕刻裝置及方法
US9490154B2 (en) Method of aligning substrate-scale mask with substrate
TWI797351B (zh) 用於製造具有控制尺寸之半導體晶圓特徵之系統及方法
TW202217239A (zh) 基於圖像的表面變形計量
US20240085811A1 (en) Determining apparatus, pattern forming apparatus, and method for manufacturing article
US20240125589A1 (en) Film thickness measuring device and film thickness measuring method
CN115979142A (zh) 一种面向椭偏仪的光斑大小测量装置及测量方法
JPH11204464A (ja) 平面度の高いウェーハの製造方法