KR101730668B1 - 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치 및 방법 - Google Patents

기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치 및 방법 Download PDF

Info

Publication number
KR101730668B1
KR101730668B1 KR1020117027723A KR20117027723A KR101730668B1 KR 101730668 B1 KR101730668 B1 KR 101730668B1 KR 1020117027723 A KR1020117027723 A KR 1020117027723A KR 20117027723 A KR20117027723 A KR 20117027723A KR 101730668 B1 KR101730668 B1 KR 101730668B1
Authority
KR
South Korea
Prior art keywords
bevel
substrate
etch
edge
compensation factor
Prior art date
Application number
KR1020117027723A
Other languages
English (en)
Other versions
KR20120030378A (ko
Inventor
안드레아스 피셔
능호 신
프란시스코 카마고
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20120030378A publication Critical patent/KR20120030378A/ko
Application granted granted Critical
Publication of KR101730668B1 publication Critical patent/KR101730668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

기판의 베벨 에칭과 관련하여 수행되는, 기판들 사이에서 베벨-에칭 재현성을 개선시키기 위한 방법이 개시된다. 이 방법은, 광학 장치를 제공하는 단계, 및 상기 기판의 베벨 에지의 적어도 하나의 베벨 에지 특성을 확인하는 단계를 포함한다. 또한, 이 방법은 적어도 하나의 베벨 에지 특성으로부터 적어도 하나의 보상 팩터를 도출하는 단계를 포함하고, 여기서 적어도 하나의 보상 팩터는 베벨 에칭 프로세스 파라미터의 조절에 관련된다. 또한, 이 방법은 적어도 하나의 보상 팩터를 이용하여 상기 베벨 에칭을 수행하는 단계를 포함한다.

Description

기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치 및 방법{ARRANGEMENTS AND METHODS FOR IMPROVING BEVEL ETCH REPEATABILITY AMONG SUBSTRATES}
반도체 제품들의 제조시에, 기판들 (예를 들어, 반도체 웨이퍼들) 은 다양한 층들을 연속적으로 성막, 에칭, 및 연마함으로써 반도체 디바이스들을 생성하도록 프로세싱된다. 플라즈마 및 더욱 구체적으로 플라즈마-강화된 에칭 및 증착이 종종 이러한 프로세싱 단계들에 채용되어 왔다.
일반적으로, 프로세스 엔지니어들은 반도체 디바이스들을 제조하는데 있어서 가능한 한 기판상의 이용가능한 영역을 훨씬 많이 채용하도록 노력하고 있다. 프로세스 제한들 및 다른 팩터들로 인해, 기판의 외부 에지에는 링 형상의 영역이 종종 존재하는데, 여기서 기판의 외부 에지의 링 형상의 영역에는 디바이스 형성이 신뢰할 수 있는 것으로 간주되지 않고 이에 따라 디바이스 형성은 종종 시도되지 않는다. 프로세싱은 기판의 내부 영역에 촛점이 맞춰지는 경향이 있기 때문에, 유기 그리고 무기 재료들의 미립자 퇴적물이 전술한 링-형상 에지 영역의 주변에 종종 증감된다. 연속적인 프로세싱 단계들을 통해서 퇴적물이 제거되지 않는 경우, 몇몇 퇴적된 재료는 벗겨질 수도 있고 플라즈마 프로세싱 챔버 및/또는 그 기판의 내부 영역을 오염시킬 수도 있다. 이러한 오염은, 종종 기판에 대해 디바이스 수율을 저하시키도록 유도하고, 몇 퍼센트에 달할 만큼 높을 수도 있다.
이러한 링-형상 에지 영역 내의 퇴적된 재료가 벗겨지고 디바이스 수율을 저하시킬 수 있는 가능성을 감소시키고 및/또는 최소화시키기 위해, 프로세스 엔지니어들은 디바이스 형성 프로세싱 단계들 사이에 하나 이상의 베벨 에칭 단계들을 삽입해왔다. 통상적인 베벨 에칭 단계에서, 기판의 디바이스 형성 영역은 플라즈마로 프로세싱되지 않는다. 또한, 베벨 에칭 장치는 기판의 외부 에지에 있는 축적된 재료들 몇몇을 에칭하기 위해 기판의 주변에 링 형상 플라즈마를 형성하도록 채용된다. 디바이스 제조 프로세스에 하나 이상의 베벨 에칭 단계들을 삽입함으로써, 전술한 링-형상 에지 영역 내에 축적되는 퇴적물의 불필요한 증강이 억제된다. 따라서, 기판의 링-형상 에지 영역에서 축적된 퇴적물 몇몇이 벗겨질 수도 있는 가능성은 실질적으로 감소되고, 이는 개선된 디바이스 수율로 유도한다.
반도체 제품의 제조를 둘러싼 대부분의 기술 영역에서와 마찬가지로, 베벨 에칭의 분야에서의 지속적인 혁신 및 개선은 더더욱 작은 에칭 피처 크기 및 더 큰 기판에 적응하도록 요구되며, 이는 에칭 프로세스 윈도우에 대해 엄격한 요건을 적용하도록 하는 경향이 있다. 반도체 디바이스의 제조시에 베벨 에칭 프로세스를 개선시키는 것은 본 발명의 목표들 중 하나이다.
본 발명은, 첨부된 도면의 도들에서 한정이 아닌 예시의 방법으로 도시되고, 여기서 유사한 참조 부호는 유사한 엘리먼트들을 지칭한다.
도 1a 및 도 1b 는 예시적인 기판 베벨 에지 프로파일 (substrate bevel edge profile) 을 나타낸다.
도 2 는, 본 발명의 실시형태에 따라서, 베벨 에지 프로파일 검출 장치를 나타낸다.
도 3a 및 도 3b 는, 본 발명의 하나 이상의 실시형태들에 따라서, 기판 베벨 에지의 측면 프로파일을 특성화하기 위한 특성화 기술을 나타낸다.
도 4a 및 도 4b 는, 본 발명의 일 실시형태에 따라서, 다른 베벨 에지 프로파일 검출 장치를 나타낸다.
도 5 는, 본 발명의 일 실시형태에 따라서, 다른 베벨 에지 프로파일 검출 장치를 나타낸다.
도 6 은, 본 발명의 일 실시형태에 따라서, 기판들 사이에서 베벨 에칭 재현성 (repeatability) 을 개선시키기 위한 방법을 나타낸다.
이하, 본 발명은 첨부된 도면들에 예시된 것과 같은 몇몇 실시형태들을 참조하여 상세하게 설명될 것이다. 이하의 설명에서, 본 발명의 전반적인 이해를 제공하기 위해 수많은 특정 세부사항이 설명된다. 그러나, 본 발명이 이들 특정 세부사항의 몇몇 또는 모두 없이도 실행가능할 수도 있다는 것이 당업자에게는 명백할 것이다. 다른 예시들에서, 잘 알려진 프로세스 단계 및/또는 구조들은 본 발명을 불필요하게 모호하게 하지 않기 위해 상세하게 설명하지 않았다.
방법들 및 기술들을 포함하는 다양한 실시형태들이 이하 설명된다. 또한, 신규의 기술의 실시형태들을 수행하기 위한 컴퓨터-판독가능 명령들이 저장된 컴퓨터 판독가능 매체를 포함하는 제품을 본 발명이 커버할 수도 있다는 것에 유의해야만 한다. 컴퓨터 판독가능 매체는, 컴퓨터 판독가능 코드를 저장하기 위한, 예를 들어, 반도체, 자성, 광자성, 광학 또는 다른 형태의 컴퓨터 판독가능 매체를 포함할 수도 있다. 또한, 본 발명은, 본 발명의 실시형태들을 실행하기 위한 장치들을 커버할 수도 있다. 이러한 장치는 본 발명의 실시형태들에 속하는 임무들을 수행하기 위한 전용 및/또는 프로그래머블 회로들을 포함할 수도 있다. 이러한 장치의 예는 적절하게 프로그래밍된 전용 컴퓨팅 디바이스 및/또는 범용 컴퓨터를 포함하고, 본 발명의 실시형태들에 속하는 다양한 임무들에 대해 채택된 컴퓨터/컴퓨팅 디바이스 및 전용/프로그래머블 회로들의 조합을 포함할 수도 있다.
본 발명의 실시형태들은 베벨 에칭-전 기판들의 편차의 정도와 무관하게 기판들 사이에서 베벨 에칭 재현성 (repeatability) 을 개선시키기 위한 방법 및 장치에 관한 것이다. 본 발명의 양태에서, 베벨 에칭 재현성을 개선시키기 위한 시도들을 복잡하게 만드는 경향이 있는 팩터는 베벨 에칭-전 기판들이 베벨 에지의 프로파일에 있어서 차이를 가질 수도 있다는 사실에 관련됨을 본 발명자들이 인식하였다. 도 1a 및 도 1b 와 관련하여, 예를 들어, 에지를 향해 더욱 테이퍼링되는 것으로 나타나는 기판 (150) 의 베벨 에지 프로파일에 비해 기판 (100) 은 더욱 사각형 형상 베벨 에지 프로파일을 갖는 것으로 관찰될 수 있다.
기판 (100) 및 기판 (150) 상에서 베벨 에칭이 수행될 때 베벨 에칭 레시피가 동일하게 유지되는 경우, 에지 (104) 로부터 거리 d1 에 위치된 위치 (102) 에서의 베벨 에칭 레이트는 에지 (154) 로부터 거리 d1 에 위치된 위치 (152) 에서의 베벨 에칭 레이트보다 낮다. 이는, 기판 (100) 의 외부 에지를 둘러싸는 링 형상 또는 도넛 형상 플라즈마 클라우드 또는 그 반응 부산물들이 기판 (150) 에서의 상황과 비교하여 기판 (100) 의 중심을 향해서 침투할 가능성이 낮기 때문이다. 결과적으로, 기판 (150) 의 위치 (152) 로부터 제거되는 퇴적된 재료의 양에 비해서 적은 양의 퇴적된 재료가 기판 (100) 의 위치 (102) 로부터 에칭되거나 제거된다.
베벨 에칭을 수행할 때의 과제들 중 하나는 베벨 에칭 거리 재현성과 관련된다. 고객들은, 베벨 에칭 동안, 기판의 외부 에지들 (베벨) 에 성막된 필름들의 제거 레이트가 툴들 간에서 (tool-to-tool) 뿐만 아니라 웨이퍼들 간에서 (wafer-to-wafer) 특정 범위 내에 있거나 또는, 달리 말해서, 특정 재현성 기준에 따르는 것을 요구한다. 예를 들어, 몇몇 고객들은, 모든 필름들이 툴들 간에서 또는 웨이퍼들 간에서 특정 가변 범위 내에서 웨이퍼의 정점 (apex) 으로부터 특정 거리, 예를 들어, 베벨 에칭 거리까지 제거되도록 요구할 수도 있다. 베벨 에칭 거리 재현성는, 베벨 에칭 이후에 베벨 에칭-후 기판들이 소정의 툴에 대해 실질적으로 동일한 베벨 에칭 거리를 가져야만 한다는 개념을 지칭한다.
따라서, 모든 다른 베벨 에칭 레시피 파라미터들이 기판마다 변화하지 않는 경우, 기판 (100) 에 대한 베벨 에칭-후 결과는 기판 (150) 의 포인트 (152) 에서 제거된 재료의 양에 비해 기판 (100) 의 포인트 (102) 에서 더 적은 양의 재료 제거를 나타낼 것이다.
본 발명의 하나 이상의 실시형태에서, 기판의 베벨 에지 프로파일 및/또는 두께를 특성화하도록 광학 장치가 제공된다. 따라서, 피드-포워드 정보를 유도하여 프로세스 파라미터들을 조절하기 위해 로직 모듈 내에서 소프트웨어 및/또는 하드웨어를 이용하여 베벨 에지 특성이 분석된다. 프로세스 파라미터들은 기판 마다 베벨 에칭-전 편차를 보상하기 위해 피드-포워드 정보를 이용하여 조절된다. 적절한 프로세스 파라미터 조절을 통해서, 개선된 베벨 에칭 재현성이 획득될 수도 있다.
하나 이상의 실시형태들에서, 하나 이상의 광원 및 센서들을 포함하는 광학 장치가 기판들 사이에서 (베벨 에지 형상 및/또는 사이즈의 변화를 포함하는) 베벨 에지 변차를 확인하도록 이용된다. 따라서, 베벨 에지 변차들은 기판마다 베벨 에칭 결과에서의 재현성을 확보하기 위해 피드-포워드 보정 파라미터들을 확인하도록 이용될 수도 있다. 보정 파라미터들은, 예를 들어, 베벨 에칭 시간, 베벨 에칭 화학물질, 전극 갭, RF 전력 레벨, 압력 등을 변화시키는 것을 포함한다.
일 실시형태에서, 광학 장치는, 기판 베벨 에지의 측면 프로파일의 이미지를 캡쳐하기 위해 기판의 베벨 에지에 접선 방향으로 향하고 (tangentially directed) 그리고 기판과 동일 평면에 위치된 카메라를 포함한다. 이러한 이미지 캡쳐는 예를 들어, 베벨 에칭-전 준비의 일부로서 수행될 수도 있다. 필요하면, 기판 베벨 에지는 LED 모듈 또는 몇몇 다른 광원과 같은 적절한 광원을 이용하여 조명될 수도 있다. 따라서, 베벨 에지 측면 프로파일은 기판마다 베벨 에칭 재현성을 확보하기 위한 피드-포워드 보정 파라미터들을 확인하도록 분석된다.
하나 이상의 실시형태들에서, 광학 장치는, 기판 위에, 기판과 동일 평면에, 또는 기판과 동일 평면이 아닌 위치에 위치된 카메라로 하여금 기판 베벨 에지의 측면 프로파일의 이미지를 캡쳐하는 것을 허용하도록 위치된 미러를 포함한다. 몇몇 시스템에서, 카메라는 챔버의 프로세싱 중심과 기판의 얼라인먼트를 보조하고 및/또는 또는 로봇 암 (robot arm) 을 캘리브레이팅하기 위해 존재할 수도 있다. 하나 이상의 미러들에 더해, 동일한 카메라가 베벨 에지의 측면 프로파일 이미지를 캡쳐하도록 채용되어 기판마다 베벨 에칭 재현성을 확보하기 위한 피드-포워드 보정 파라미터들을 확인할 수도 있다.
하나 이상의 실시형태들에서, 광학 장치는 원격의 광원으로부터 기판 베벨 에지를 조명하기 위한 광 파이버 및/또는 원격의 카메라로부터 베벨 에지의 측면 프로파일의 이미지를 캡쳐하기 위한 광 파이버를 포함한다. 이러한 방식으로, 하나 이상의 광 파이버들의 이용은 센서 (예를 들어, 카메라) 및/또는 조명 광원을 포지셔닝하는데 있어서 조준선 요건을 제거한다.
하나 이상의 실시형태들에서, 광학 장치는, 레이저 광원, 및 레이저 빔이 베벨 에지에서 반사됨 (bounced off) 에 따라 반사된 빔을 수신하도록 위치된 센서들의 어레이를 포함한다. 빔 입사 지점에서의 테이퍼 (taper) 정도에 의존하여, 반사된 빔은 센서들의 어레이 내의 특정 센서에 충돌한다. 센서가 활성화된 것을 확인하고 빔의 반사각을 추론함으로써, 빔 입사 지점에서의 베벨 에지 테이퍼 각도에 대한 정보가 획득될 수도 있다. 그 후, 베벨 에지 테이퍼에 대한 이러한 정보는 기판마다 베벨 에칭 재현성을 확보하기 위해 피드-포워드 보정 파라미터들을 확인하도록 이용될 수도 있다.
기판들 사이에서 베벨 에지 변차를 확인하기 위한 다른 광학 장치가 이용될 수도 있고, 청구항들에 의해 규정되는 청구된 발명은 본 명세서에서 설명된 임의의 특정 예시로 제한되지 않는다. 예를 들어, 상이한 컬러 및/또는 상이한 편광 각의 두 개 이상의 레이저들이 하나 이상의 실시형태들에서 베벨 에지 테이퍼를 확인하도록 이용될 수도 있다.
본 발명의 실시형태들의 특징 및 이점들은 후술하는 도면 및 논의를 참조하여 더 잘 이해될 수도 있다. 도 2 는, 하나 이상의 실시형태들에 따라서, 나타난 바와 같이 선택적인 광원 (202) 및 카메라 (204) 를 포함하는 베벨 에지 검출 장치 (200) 의 평면도를 나타낸다. 광원 (202) 은, 동일 평면에 있는 카메라 (204) 로 하여금, 도 1a 또는 도 1b 에 도시된 것과 같은, 베벨 에지의 측면 프로파일을 캡쳐하도록 허용하기 위해 기판 (208) 의 베벨 에지 (206) 를 조명하도록 위치된다. 동일 평면에 있는 카메라 (204) 는 카메라 (204) 가 베벨 에지의 측면 프로파일을 캡쳐하게 하기 위해 기판의 외부 에지에 접선으로 포인팅된다. 따라서, 측면 프로파일은 피드-포워드 보상 팩터들을 확인하기 위한 로직 모듈 (미도시) 의 소프트웨어 및/또는 하드웨어에 의해 분석된다.
도 3a 및 도 3b 는, 본 발명의 하나 이상의 실시형태들에 따라서, 기판 마다 베벨 에지 재현성을 개선시키기 위해 요구되는 피드-포워드 보정 파라미터들을 결정하기 위한 간단한 특성화 (characterizing) 방법을 나타낸다. 도 3a 및 도 3b 에서, 2 개의 상이한 기판들 (300 및 350) 의 2 개의 베벨 에지들 (302 및 352) 의 측면 프로파일 이미지들이 도시된다. 패턴 인식 소프트웨어가 이용되어 기판이 아닌 영역과 기판 영역을 구별한다. 또한, 이 이미지는 기판의 최외 에지로부터 알려진 폭 W 및 기판의 최외 에지로부터 거리 W 에서 측정된 기판의 두께 T 의 직사각형 프레임을 확인함으로써 프로세싱된다. 도 3a 에 대해, 직사각형 프레임 (310) 은 폭 W 및 두께 T(a) 를 갖는 것으로 도시된다. 도 3b 에서, 직사각형 프레임 (360) 은 폭 W 및 두께 T(b) 를 갖는 것으로 도시된다.
따라서, 베벨 에지 (302) 에 대한 필팩터 (fill-factor) 가 결정된다. 필팩터 (FF) 는 직사각형 프레임 (310) (A( frame )) 의 전체 면적에 의해 나눠진 직사각형 프레임 (310) 내의 기판 면적 (A( substrate )) 의 비율로서 계산된다. 유사하게, 베벨 에지 (352) 에 대한 필팩터는 직사각형 프레임 (360) (A( frame )) 의 전체 면적에 의해 직사각형 프레임 (360) 내의 기판 면적 (A( substrate )) 을 나눔으로써 결정된다. 기판 (300) 의 베벨 에지 (302) 가 기판 (350) 의 베벨 에지 (352) 보다 덜 테이퍼링되기 때문에, 기판 (300) 의 베벨 에지 (302) 와 관련된 필팩터는 기판 (350) 의 베벨 에지 (352) 과 관련된 필팩터보다 더 크다.
이 경우, 기판 (350) 의 베벨 에지 (352) 의 원뿔 형상 및 테이퍼의 더 큰 정도는 주변 도넛-형상 플라즈마 클라우드의 더 많은 플라즈마 에칭제로 하여금 기판 (350) 의 중심을 향해서 더 깊게 도달하도록 허용하는 경향이 있다는 것이 이론화된다. 대조적으로, 기판 (300) 의 베벨 에지 (302) 의 테이퍼의 상대적 부족 및 더 많은 박스형 형상은 주변 도넛-형상 플라즈마 클라우드의 더 적은 플라즈마 에칭제로 하여금 기판 (300) 의 중심을 향하여 도달하도록 허용한다. 따라서, 모든 다른 파라미터들은 동일하다면, 도 3b 의 기판 (350) 상의 위치 (354) 에서의 에칭 레이트는 도 3a 의 기판 (300) 상의 위치 (304) 에서의 에칭 레이트보다 더 빠른 경향이 있을 것이다. 필팩터의 인지를 통해서, 하나 이상의 보상 팩터들이 기판 (300) 상의 위치 (304) 에서의 에칭 레이트를 개선시키고 및/또는 기판 (350) 상의 위치 (354) 에서의 에칭 레이트를 감소시키도록 조절되어 기판 (300) 과 기판 (350) 사이의 베벨 에칭 재현성을 개선시킬 수도 있다. 유사하게, 위치 (304 및 354) 에서의 에칭 레이트들을 조절하기보다는 프로세스 파라미터들을 조절함으로써, 웨이퍼 (300 및 350) 의, 모든 성막된 필름들이 제거되는 웨이퍼 상에서 웨이퍼 정점과 반경 사이의 길이로서 정의된 에칭 거리를 더욱 비교가능하게 하기 위해 프로세스 시간을 조절하는 것이 가능하다.
이미지 분석의 부수적인 이익은 각 기판의 베벨 에지의 두께 (예를 들어, T(a) 및 T(b)) 의 측정이라는 것에 유의해야 한다. 또한, 이러한 두께 파라미터는 기판들 사이에서 베벨 에칭 재현성을 더욱 개선시키기 위해 보조적인 보상 팩터들 (예를 들어, 전극 갭 거리, RF 전력, 에칭 시간, 에칭 화학물질, 압력 등) 을 확인하도록 이용될 수도 있다.
도 4a 및 도 4b 는, 본 발명의 하나 이상의 실시형태들에 따라서, 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위해 보상 팩터들을 도출하는 목적으로 기판 베벨 에지의 측면 프로파일 이미지를 획득하기 위한 장치 (400) 를 나타낸다. 도 4a 는 장치 (400) 의 개략적인 도면이고, 도 4b 는 동일한 장치 (400) 의 기판의 베벨 에지에서의 직접적인 도면이다.
도 4a 를 참조하여, 장치 (400) 는 광원 (402) 및 기판 (404) 을 포함하도록 도시된다. 미러, 카메라, 및 추가적인 광원이 도 4b 에는 명백하게 도시되지만 이해의 용이함을 위해 도 4a 에서는 생략된다. 도 4a 의 화살표 (406) 는, 관찰자의 눈이 화살표 (406) 의 방향을 따르고 기판 (404) 의 베벨 에지를 향하는 경우 도 4b 의 표현을 결과로 하는 관찰 방향을 도시한다.
도 4b 를 참조하여, 뷰 (veiw) 가 기판 (404) 의 베벨 에지를 향하고, 기판 (404) 은 시야 레벨에서 평편하게 그리고 페이지 (page) 를 나오도록 배향된다. 광원 (402) 이 다시 도시된다. 도 4a 및 도 4b 에 도시된 바와 같이, 광원 (402) 은 기판 (404) 의 베벨 에지를 조명한다. 광원 (402), 미러 (410), 미러 (412), 미러 (414), 카메라 (416) 및 측정 영역 (422) 은 동일한 가상 평면 (도 4a 의 점선 (420) 으로 도시됨) 에 있다.
오버헤드 카메라 (416) 는 광원 (402) 으로부터 광 조명을 수신하도록 위치된다. 조명된 베벨 에지로부터의 광은 미러 (410, 412, 및 414) 에서 반사시켜 카메라 (416) 에 의해 수신된다. 이 방식으로, 기판 (404) 의 베벨 에지의 측면 프로파일 이미지가 획득될 수도 있다. 이러한 측정을 위해, 광원 (430) 은 턴 오프된다.
미러 (414) 는 하나 이상의 실시형태들에서 반투명 미러에 의해 구현될 수도 있다. 이 경우, 카메라 (416) 가 이용되어 베벨 에지의 상부 표면을 조사하고 및/또는 베벨 두께를 획득하는데 이용될 수도 있다. 예를 들어, 광원 (430) 은 베벨 에지의 상부 표면에 (반투명 미러 (414) 에서 반사시킴으로써) 광을 제공하도록 채용될 수도 있다. 따라서, 카메라 (416) 가 채용되어 베벨 두께를 획득할 수도 있다. 이 측정에 대해, 광원 (402) 은 턴 오프된다. 따라서, 광원 (402 또는 430) 이 온 (on) 되어 있는지에 기초하여, 베벨 에칭이 완성된 후 에칭 거리에 대한 정보를 획득하기 위해 또는 베벨 에지의 측면 프로파일 이미지를 획득하기 위해 카메라 (416) 가 채용될 수도 있다.
이미지가 획득되면, 분석은 전술한 보상 팩터들을 도출하도록 실행할 수도 있다.
도 5 는, 본 발명의 하나 이상의 실시형태들에 따라서, 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위해 보상 팩터들을 도출하기 위한 목적으로 기판 베벨 에지의 측면 프로파일 이미지를 획득하기 위한 장치 (502) 를 나타낸다. 레이저 광원 (504) 이 기판 (510) 의 베벨 에지 (508) 에서 레이저 빔 (506) 을 반사시키도록 위치된다. 반사된 빔 (512) 은 센서들의 어레이 (520) 에서 하나 이상의 센서들에 충돌한다. 반사된 빔 (512) 을 센서가 수신하는 것과 관련된 정보뿐만 아니라 레이저 광원 (504) 과 센서들의 어레이 (520) 의 상대적 위치들에 관련한 정보는 기판 (510) 의 베벨 에지 (508) 의 테이퍼의 정도와 관련된 정보를 제공할 것이다. 따라서, 이 정보는 기판 마다 베벨 에칭 재현성을 개선시키기 위해 보상 팩터들을 도출하도록 채용될 수 있다. 필요하면, 상이한 파장 및/또는 편광들을 갖는 다수의 레이저들이 센서들의 어레이 (520) 와 함께 채용될 수도 있다. 또한, 레이저 광원 (504) 및 센서들의 어레이 (520) 의 배향 및 위치는 단지 예시적이고, 다른 위치들 및 배향들도 가능하다.
도 6 은, 본 발명의 하나 이상의 실시형태에 따라서, 기판 베벨 에지에 속하는 측면 프로파일 정보를 획득하기 위한 그리고 기판 마다 베벨 에칭 재현성을 개선시키기 위한 방법을 나타낸다. 단계 (602) 에서, 광학 장치가 제공된다. 단계 (604) 에서, 기판 베벨 에지에 속하는 측면 프로파일 정보가 광학 장치로부터 획득된다. 단계 (606) 에서, 측면 프로파일 정보가 분석되어 피드-포워드 보상 데이터를 생성한다. 단계 (608) 에서, 피드-포워드 보상 데이터가 채용되어 웨이퍼들 사이의 베벨 에칭 재현성을 개선시키기 위해 프로세스 파라미터들을 조절한다.
전술한 사항으로부터 명백할 수 있는 바와 같이, 본 발명의 실시형태들은 기판 베벨 에지의 베벨 형상 및/또는 두께를 확인하여 피드-포워드 보상 팩터들의 계산을 가능하게 하기 위한 방법들 및 장치들을 제공한다. 따라서, 기판 마다 베벨 에칭 재현성을 개선시키기 위해 하나 이상의 베벨 에칭 프로세스 파라미터들 (예를 들어, 베벨 에칭 시간, 베벨 에칭 화학물질, 전극 갭, RF 전력 레벨, 압력 등) 을 조절하도록 이러한 보상 팩터들이 채용된다.
본 발명은 몇몇 바람직한 실시형태들과 관련하여 설명되었고, 본 발명의 범위에 속하는 변경, 치환, 및 동등물이 존재한다. 다양한 예시들이 본 명세서에 제공되지만, 이러한 예시들은 본 발명과 관련하여 예시적이고 제한하지 않도록 의도된다. 예를 들어, 보상 팩터들을 산정하는 목적으로 확인되는 하나의 베벨 에지 특성으로서 필팩터가 논의되지만, 베벨 슬로프, 형상 등과 같은 다른 특징들이 채용될 수도 있다. 다른 예시로서, 광학 카메라 및 레이저 센서들이 보상 팩터들을 산정하기 위한 목적으로 베벨 에지 특성들을 확인하기 위한 가능한 기술들로서 논의되지만, 프린지 카운팅과 같은 다른 기술들도 또한 채용될 수도 있다. 또한, 이러한 타이틀은 편의를 위해 본 명세서에 제공되며 본 명세서의 청구항 범위를 해석하도록 이용되어서는 안된다. 용어 "세트" 가 본 명세서에서 이용되는 경우, 이러한 용어는 0 개, 1 개, 또는 2 개 이상의 부재를 커버하기 위해 공통적으로 이해되는 수학적인 의미를 갖도록 의도된다. 또한, 본 발명의 방법 및 장치들을 구현하는 수많은 대안적인 방법들이 존재한다는 것에 유의해야만 한다.

Claims (20)

  1. 기판의 베벨 에칭과 관련하여 수행되며, 기판들 사이에서 베벨 에칭 재현성 (bevel etch repeatability) 을 개선시키기 위한 방법으로서,
    광학 장치 (optical arrangement) 를 제공하는 단계;
    상기 기판의 베벨 에지의 적어도 하나의 베벨 에지 특성을 확인하는 (ascertaining) 단계;
    상기 적어도 하나의 베벨 에지 특성으로부터 적어도 하나의 보상 팩터를 도출하는 단계로서, 상기 적어도 하나의 보상 팩터는 베벨 에칭 프로세스 파라미터의 조절과 관련되는, 상기 적어도 하나의 보상 팩터를 도출하는 단계; 및
    상기 적어도 하나의 보상 팩터를 이용하여 상기 베벨 에칭을 수행하는 단계를 포함하고,
    상기 적어도 하나의 베벨 에지 특성은 필팩터 (fill-factor) 이고,
    상기 적어도 하나의 보상 팩터는 베벨 에칭 재현성을 개선시키도록 기판들 사이에서 미리 결정된 위치에서의 에칭 레이트에 따라 조절되는, 베벨 에칭 재현성을 개선시키는 방법.
  2. 제 1 항에 있어서,
    상기 광학 장치는, 상기 기판의 측면 프로파일 이미지를 획득하기 위해, 상기 기판과 동일 평면에 배치되고 상기 베벨 에지에 대해 접선 방향으로 향하는 (tangentially directed) 카메라를 포함하는, 베벨 에칭 재현성을 개선시키는 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 베벨 에칭 프로세스 파라미터는, 베벨 에칭 시간, 베벨 에칭 화학물질, 전극간 갭, RF 전력, RF 주파수 및 챔버 압력 중 하나인, 베벨 에칭 재현성을 개선시키는 방법.
  5. 제 1 항에 있어서,
    상기 광학 장치는, 레이저 광원, 및 상기 베벨 에지에서 반사하는 상기 레이저 광원으로부터의 반사된 빔을 검출하도록 구성된 센서들의 어레이를 포함하는, 베벨 에칭 재현성을 개선시키는 방법.
  6. 제 1 항에 있어서,
    상기 광학 장치는 카메라, 광원, 및 적어도 하나의 미러를 포함하고,
    상기 카메라는 상기 기판의 기판 평면에 대한 각도로 배치되는, 베벨 에칭 재현성을 개선시키는 방법.
  7. 제 1 항에 있어서,
    상기 광학 장치를 이용하여 베벨 에지 두께를 획득하는 단계를 더 포함하는, 베벨 에칭 재현성을 개선시키는 방법.
  8. 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치로서,
    기판의 베벨 에지의 적어도 하나의 베벨 에지 특성을 확인하도록 배치된 광학 장치;
    상기 적어도 하나의 베벨 에지 특성으로부터 적어도 하나의 보상 팩터를 도출하기 위한 로직 모듈로서, 상기 적어도 하나의 보상 팩터는 베벨 에칭 프로세스 파라미터의 조절과 관련되는, 상기 로직 모듈; 및
    상기 적어도 하나의 보상 팩터를 이용하여 상기 베벨 에칭을 수행하기 위한 플라즈마 프로세싱 챔버를 포함하고,
    상기 적어도 하나의 베벨 에지 특성은 필팩터 (fill-factor) 이고,
    상기 적어도 하나의 보상 팩터는 베벨 에칭 재현성을 개선시키도록 기판들 사이에서 미리 결정된 위치에서의 에칭 레이트에 따라 조절되는, 베벨 에칭 재현성을 개선시키는 장치.
  9. 제 8 항에 있어서,
    상기 광학 장치는, 상기 기판의 측면 프로파일 이미지를 획득하기 위해, 상기 기판과 동일 평면에 배치되고 상기 베벨 에지에 대해 접선 방향으로 향하는 카메라를 포함하는, 베벨 에칭 재현성을 개선시키는 장치.
  10. 삭제
  11. 제 8 항에 있어서,
    상기 베벨 에칭 프로세스 파라미터는, 베벨 에칭 시간, 베벨 에칭 화학물질, 전극간 갭, RF 전력, RF 주파수 및 챔버 압력 중 하나인, 베벨 에칭 재현성을 개선시키는 장치.
  12. 제 8 항에 있어서,
    상기 광학 장치는, 레이저 광원, 및 상기 베벨 에지에서 반사하는 상기 레이저 광원으로부터의 반사된 빔을 검출하도록 구성된 센서들의 어레이를 포함하는, 베벨 에칭 재현성을 개선시키는 장치.
  13. 제 8 항에 있어서,
    상기 광학 장치는, 카메라, 광원, 및 적어도 하나의 미러를 포함하고,
    상기 카메라는 상기 기판의 기판 평면에 대한 각도로 배치된, 베벨 에칭 재현성을 개선시키는 장치.
  14. 제 8 항에 있어서,
    상기 광학 장치를 이용하여 베벨 에지 두께를 획득하는 것을 더 포함하는, 베벨 에칭 재현성을 개선시키는 장치.
  15. 기판의 베벨 에칭과 관련하여 수행되며, 기판들 사이에서 베벨 에칭 재현성을 개선하기 위한 방법으로서,
    광학 장치를 제공하는 단계;
    상기 기판의 베벨 에지의 적어도 하나의 베벨 에지 특성을 확인하는 단계로서, 상기 적어도 하나의 베벨 에지 특성은 상기 기판의 에지로부터 미리 규정된 (predefined) 거리에서 측정된 베벨 에지 두께를 포함하는, 상기 적어도 하나의 베벨 에지 특성을 확인하는 단계;
    상기 적어도 하나의 베벨 에지 특성으로부터 적어도 하나의 보상 팩터를 도출하는 단계로서, 상기 적어도 하나의 보상 팩터는 베벨 에칭 프로세스 파라미터의 조절과 관련되는, 상기 적어도 하나의 보상 팩터를 도출하는 단계; 및
    상기 적어도 하나의 보상 팩터를 이용하여 상기 베벨 에칭을 수행하는 단계를 포함하고,
    상기 적어도 하나의 베벨 에지 특성은 필팩터 (fill-factor) 이고,
    상기 적어도 하나의 보상 팩터는 베벨 에칭 재현성을 개선시키도록 기판들 사이에서 미리 결정된 위치에서의 에칭 레이트에 따라 조절되는, 베벨 에칭 재현성을 개선시키는 방법.
  16. 제 15 항에 있어서,
    상기 광학 장치는, 상기 기판의 측면 프로파일 이미지를 획득하기 위해, 상기 기판과 동일 평면에 배치되고 상기 베벨 에지에 대해 접선 방향으로 향하는 카메라를 포함하는, 베벨 에칭 재현성을 개선시키는 방법.
  17. 삭제
  18. 제 15 항에 있어서,
    상기 베벨 에칭 프로세스 파라미터는, 베벨 에칭 시간, 베벨 에칭 화학물질, 전극간 갭, RF 전력, RF 주파수 및 챔버 압력 중 하나인, 베벨 에칭 재현성을 개선시키는 방법.
  19. 제 15 항에 있어서,
    상기 광학 장치는, 레이저 광원, 및 상기 베벨 에지에서 반사하는 상기 레이저 광원으로부터의 반사된 빔을 검출하도록 구성된 센서들의 어레이를 포함하는, 베벨 에칭 재현성을 개선시키는 방법.
  20. 제 15 항에 있어서,
    상기 광학 장치는, 카메라, 광원, 및 적어도 하나의 미러를 포함하고,
    상기 카메라는 상기 기판의 기판 평면에 대한 각도로 배치되는, 베벨 에칭 재현성을 개선시키는 방법.
KR1020117027723A 2009-05-22 2010-05-04 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치 및 방법 KR101730668B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/471,297 2009-05-22
US12/471,297 US7977123B2 (en) 2009-05-22 2009-05-22 Arrangements and methods for improving bevel etch repeatability among substrates
PCT/IB2010/051945 WO2010133989A2 (en) 2009-05-22 2010-05-04 Arrangements and methods for improving bevel etch repeatability among substrates

Publications (2)

Publication Number Publication Date
KR20120030378A KR20120030378A (ko) 2012-03-28
KR101730668B1 true KR101730668B1 (ko) 2017-04-26

Family

ID=43124827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027723A KR101730668B1 (ko) 2009-05-22 2010-05-04 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치 및 방법

Country Status (7)

Country Link
US (2) US7977123B2 (ko)
JP (1) JP5629762B2 (ko)
KR (1) KR101730668B1 (ko)
CN (1) CN102428546B (ko)
SG (1) SG175789A1 (ko)
TW (1) TWI515785B (ko)
WO (1) WO2010133989A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794468A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种晶边刻蚀方法
US9809898B2 (en) * 2013-06-26 2017-11-07 Lam Research Corporation Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems
US10937634B2 (en) 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
CN104916561B (zh) * 2014-03-12 2019-06-18 晶元光电股份有限公司 管芯检测方法
JP2016115738A (ja) * 2014-12-12 2016-06-23 東京エレクトロン株式会社 エッチング処理方法及びベベルエッチング装置
US9633862B2 (en) 2015-08-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing
NL2019007A (en) 2016-06-13 2017-12-20 Asml Netherlands Bv Methods and apparatus for determining the position of a target structure on a substrate, methods and apparatus for determining the position of a substrate
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
CN113905529B (zh) * 2021-10-15 2023-08-18 信丰迅捷兴电路科技有限公司 一种led电路板的gerber设计方法及其生产工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291752A (ja) * 2000-04-05 2001-10-19 Canon Inc 異物検査方法及び装置、及び該検査方法を用いた露光装置
JP2006237063A (ja) * 2005-02-22 2006-09-07 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2009025079A (ja) * 2007-07-18 2009-02-05 Kobelco Kaken:Kk 形状測定装置，形状測定方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756318A1 (en) 1995-07-24 1997-01-29 International Business Machines Corporation Method for real-time in-situ monitoring of a trench formation process
US5862057A (en) 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
US6808591B1 (en) * 2001-12-12 2004-10-26 Advanced Micro Devices, Inc. Model based metal overetch control
JP2004006672A (ja) * 2002-04-19 2004-01-08 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
WO2004036638A1 (ja) 2002-10-18 2004-04-29 Hitachi, Ltd. 半導体装置の製造方法
US7340087B2 (en) * 2003-07-14 2008-03-04 Rudolph Technologies, Inc. Edge inspection
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US9287158B2 (en) * 2005-04-19 2016-03-15 Ebara Corporation Substrate processing apparatus
JP4890039B2 (ja) * 2006-02-02 2012-03-07 大倉インダストリー株式会社 共焦点型撮像装置
US20070211241A1 (en) 2006-02-24 2007-09-13 Noriyuki Aizawa Optical defect inspection apparatus
US20070209684A1 (en) 2006-03-07 2007-09-13 Applied Materials, Inc. Copper deposition chamber having integrated bevel clean with edge bevel removal detection
JP4410771B2 (ja) * 2006-04-28 2010-02-03 パナソニック株式会社 ベベルエッチング装置およびベベルエッチング方法
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
US7479236B2 (en) 2006-09-29 2009-01-20 Lam Research Corporation Offset correction techniques for positioning substrates
JP2008091476A (ja) * 2006-09-29 2008-04-17 Olympus Corp 外観検査装置
US7486878B2 (en) 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
JP5318784B2 (ja) * 2007-02-23 2013-10-16 ルドルフテクノロジーズ インコーポレイテッド エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法
JPWO2008139735A1 (ja) * 2007-05-14 2010-07-29 株式会社ニコン 表面検査装置および表面検査方法
US8257503B2 (en) * 2008-05-02 2012-09-04 Lam Research Corporation Method and apparatus for detecting plasma unconfinement
US20100018648A1 (en) * 2008-07-23 2010-01-28 Applied Marterials, Inc. Workpiece support for a plasma reactor with controlled apportionment of rf power to a process kit ring
JP4734398B2 (ja) * 2008-12-04 2011-07-27 株式会社コベルコ科研 形状測定装置，形状測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291752A (ja) * 2000-04-05 2001-10-19 Canon Inc 異物検査方法及び装置、及び該検査方法を用いた露光装置
JP2006237063A (ja) * 2005-02-22 2006-09-07 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2009025079A (ja) * 2007-07-18 2009-02-05 Kobelco Kaken:Kk 形状測定装置，形状測定方法

Also Published As

Publication number Publication date
CN102428546B (zh) 2016-04-20
WO2010133989A2 (en) 2010-11-25
CN102428546A (zh) 2012-04-25
JP5629762B2 (ja) 2014-11-26
US7977123B2 (en) 2011-07-12
SG175789A1 (en) 2011-12-29
TWI515785B (zh) 2016-01-01
US20110259520A1 (en) 2011-10-27
US20100297788A1 (en) 2010-11-25
KR20120030378A (ko) 2012-03-28
WO2010133989A3 (en) 2011-03-31
TW201110224A (en) 2011-03-16
JP2012527760A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
KR101730668B1 (ko) 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치 및 방법
US8225683B2 (en) Wafer bow metrology arrangements and methods thereof
US7486878B2 (en) Offset correction methods and arrangement for positioning and inspecting substrates
US7479236B2 (en) Offset correction techniques for positioning substrates
US8135485B2 (en) Offset correction techniques for positioning substrates within a processing chamber
KR101431838B1 (ko) 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호테이프의 박리 방법
KR101127776B1 (ko) 통합된 다중-이용 광학 정렬을 위한 시스템 및 방법
US9490154B2 (en) Method of aligning substrate-scale mask with substrate
TW202131374A (zh) 設備及方法
US10796969B2 (en) System and method for fabricating semiconductor wafer features having controlled dimensions
KR102413432B1 (ko) 웨이퍼 및 그 형상 분석 방법
US20240085811A1 (en) Determining apparatus, pattern forming apparatus, and method for manufacturing article

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant