KR101431838B1 - 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호테이프의 박리 방법 - Google Patents

반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호테이프의 박리 방법 Download PDF

Info

Publication number
KR101431838B1
KR101431838B1 KR1020080062227A KR20080062227A KR101431838B1 KR 101431838 B1 KR101431838 B1 KR 101431838B1 KR 1020080062227 A KR1020080062227 A KR 1020080062227A KR 20080062227 A KR20080062227 A KR 20080062227A KR 101431838 B1 KR101431838 B1 KR 101431838B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
tape
wafer
peeling
adhesive tape
Prior art date
Application number
KR1020080062227A
Other languages
English (en)
Other versions
KR20090004609A (ko
Inventor
마사유끼 야마모또
사또시 이께다
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20090004609A publication Critical patent/KR20090004609A/ko
Application granted granted Critical
Publication of KR101431838B1 publication Critical patent/KR101431838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 웨이퍼의 외주부에 발생한 흠이나 깨짐 등의 결함의 위치를 검출하여, 그 위치 정보를 컨트롤러 내의 메모리 등에 기억한다. 당해 기억한 결함의 위치 정보를 각 공정의 컨트롤러가 네트워크 등을 통해 판독하고, 그 위치 정보를 기초로 하여 반도체 웨이퍼로의 다이싱 테이프의 부착 방향을 결정하거나, 또는 반도체 웨이퍼의 표면에 부착되어 있는 보호 테이프의 박리 방향을 결정한다.
반도체 웨이퍼, 점착 테이프, 보호 테이프, 컨트롤러, 다이싱 테이프

Description

반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호 테이프의 박리 방법{METHOD FOR JOINING ADHESIVE TAPE TO SEMICONDUCTOR WAFER AND METHOD FOR SEPARATING PROTECTIVE TAPE FROM SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼에 보호 테이프 등의 점착 테이프를 부착하거나, 반도체 웨이퍼의 패턴 형성면에 부착된 보호 테이프를 박리하기 위한 방법에 관한 것이다.
반도체 웨이퍼(이하, 적절하게 「웨이퍼」라고 함)로부터 칩 부품의 제조는 이하의 순서로 실시되고 있다. 예를 들어, 웨이퍼 표면에 회로 패턴이 형성 처리된 후, 웨이퍼 표면에 보호 테이프가 부착된다. 그 후, 웨이퍼 이면이 연삭 가공(백그라인드)되어 박형화된다. 박형 가공된 반도체 웨이퍼는 다이싱 테이프를 통해 링 프레임에 부착 유지되고, 그 후, 웨이퍼 표면의 보호 테이프가 박리되어 다이싱 공정으로 이송된다(일본 특허출원공개 제2002-124494호 공보를 참조).
이와 같이, 반도체 웨이퍼의 처리는 보호 테이프의 부착, 다이싱 테이프로의 부착 및 보호 테이프의 박리와 같이 각종 점착 테이프를 부착하거나, 혹은 박리하는 공정을 포함한다.
그러나, 박형화에 의해 강도가 저하되어 있는 반도체 웨이퍼에 점착 테이프의 부착이나 박리 처리를 행하는 경우, 부착 응력이나 박리 응력에 의해 반도체 웨이퍼가 파손되는 리스크가 높게 되어 있다. 특히, 백그라인드 가공 등에 있어서, 웨이퍼 외주에 미세한 흠이나 깨짐이 발생되어 있는 상태에서는 부착 응력이나 박리 응력에 의해 흠이나 깨짐이 진행되어 버릴 우려가 한층 높아지게 된다.
본 발명은 웨이퍼 외주부에 발생한 흠이나 깨짐의 영향이 적어 적절하게 점착 테이프를 부착하거나, 혹은 박리할 수 있는 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호 테이프의 박리 방법을 제공하는 것을 주된 목적으로 하고 있다.
본 발명은 이와 같은 목적을 달성하기 위해, 다음과 같은 구성을 채용한다.
반도체 웨이퍼로의 점착 테이프 부착 방법이며, 상기 방법은,
반도체 웨이퍼의 외주부에 발생한 결함을 검출하여 그 위치를 기억하고,
기억한 상기 결함의 위치 정보를 기초로 하여 상기 반도체 웨이퍼로의 점착 테이프의 부착 방향을 결정하는 과정을 포함한다.
본 발명의 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호 테이프의 박리 방법에 따르면, 백그라인드 처리가 종료된 웨이퍼를 링 프레임에 점착 테이프(다이싱 테이프)를 통해 부착 유지하여 마운트 프레임을 제작한다. 이 경우, 결함의 위치를 회피한 위치로부터 직경 방향으로 부착 방향(부착 롤러의 이동 방향)을 결정 함으로써, 웨이퍼에 작용하는 테이프 부착 응력을 저감시킬 수 있어, 흠이나 깨짐이 진행되는 것을 미연에 회피하는 것이 가능해진다.
또한, 점착 테이프의 부착 방향의 결정은 이하와 같이 하여 결정하는 것이 더욱 바람직하다.
예를 들어, 복수개의 결함이 반도체 웨이퍼의 외주부에 존재하는 경우, 상기 점착 테이프의 부착 방향은 각 결함의 면적을 비교하여, 면적이 넓은 부위를 회피한 위치로부터 직경 방향으로 결정한다.
또한, 결함이 깨짐인 경우, 상기 점착 테이프의 부착은 깨짐을 회피한 위치를 부착 개시 위치로 하고, 또한 부착 방향을 깨짐의 길이 방향을 따르게 한다.
또한, 본 발명은 이와 같은 목적을 달성하기 위해, 다음과 같은 구성을 채용한다.
반도체 웨이퍼에 부착되어 있는 보호 테이프의 박리 방법이며, 상기 방법은,
반도체 웨이퍼의 외주부에 발생한 결함의 위치를 검출하여 그 위치를 기억하고,
기억한 상기 결함의 위치 정보를 기초로 하여 상기 반도체 웨이퍼의 패턴 형성면에 부착되어 있는 보호 테이프의 박리 방향을 결정하는 과정을 포함한다.
이 보호 테이프의 박리 방법에 따르면, 박리 테이프를 웨이퍼 표면의 보호 테이프에 부착하면서 박리 테이프를 박리 회수함으로써, 박리 테이프와 일체로 보호 테이프를 웨이퍼 표면으로부터 박리할 수 있다. 이와 같은 박리를 행하는 경우, 결함의 위치를 회피한 위치로부터 직경 방향으로 테이프 박리 방향을 결정함으 로써, 웨이퍼에 작용하는 테이프 박리 응력이나 테이프 안내 부재의 압박력에 의해 흠이나 깨짐이 진행되는 것을 미연에 회피하는 것이 가능해진다.
또한, 보호 테이프의 박리 방향의 결정은 이하와 같이 하여 결정하는 것이 더욱 바람직하다.
예를 들어, 복수개의 결함이 반도체 웨이퍼의 외주부에 존재하는 경우, 상기 보호 테이프의 박리 방향은 각 결함의 면적을 비교하여, 면적이 넓은 부위를 회피한 위치로부터 직경 방향으로 결정한다.
또한, 결함이 깨짐인 경우, 상기 보호 테이프의 박리는 깨짐을 회피한 위치를 박리 개시 위치로 하고, 또한 박리 방향을 깨짐의 길이 방향을 따르게 한다.
이상과 같이 본 발명의 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호 테이프의 박리 방법에 따르면, 웨이퍼 외주부에 발생한 흠이나 깨짐 등의 결함의 영향이 적어 적절하게 점착 테이프를 반도체 웨이퍼에 부착하거나, 혹은 보호 테이프를 반도체 웨이퍼로부터 박리할 수 있어, 반도체 칩의 제조 공정에 있어서의 수율을 향상시키는 동시에 유효해진다.
본 발명에 따르면, 웨이퍼 외주부에 발생한 흠이나 깨짐의 영향이 적어 적절하게 점착 테이프를 부착하거나, 혹은 박리할 수 있는 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호 테이프의 박리 방법을 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다.
도1에 반도체 웨이퍼의 위치 결정에 이용되는 얼라이너의 주요부 사시도, 도2에 그 연계도가 각각 도시되어 있다. 또한, 도5에 처리되는 반도체 웨이퍼(이하, 단순히 「웨이퍼」라고 함)(W)의 이면측에서 본 사시도가, 도6에 웨이퍼(W)의 일부의 단면도가 도시되어 있다.
도5 및 도6에 도시한 바와 같이, 웨이퍼(W)는 회로 패턴이 형성된 표면에 보호 테이프(PT)가 부착되어 있다. 이 상태에서 웨이퍼(W)의 이면을 연삭하고, 얇아진 그 이면에 금속층(M)이 증착되어 있다. 따라서, 웨이퍼(W)의 외주에 위치 결정 부위로서 형성된 노치(K)의 부분에서, 노출된 보호 테이프(PT)의 이면에도 금속층(M)이 증착되어 있다.
도1 및 도2에 도시한 바와 같이, 얼라이너는 펄스 모터 등의 회전 구동 기구(2)에 의해 종축심(P) 방향으로 회전 가능하게 되어 있다. 또한, X축 구동 기구(3) 및 Y축 구동 기구(4)에 의해 서로 직교하는 X축 방향 및 Y축 방향으로 수평 이동 가능한 얼라이너 스테이지(1)가 구비되어 있다. 얼라이너 스테이지(1)는 보호 테이프(PT)로 보호된 표면을 상방향으로 하여 반입된 웨이퍼(W)를 흡착 유지한다.
얼라이너 스테이지(1)의 주위 방향에 있어서의 소정 위치에 제1 검출 수단으로서 광투과 형식의 주연 측정 기구(5)가 배치되는 동시에, 다른 소정 위치에 제2 검출 수단으로서 광반사식 결함 검출 기구(6)가 배치되어 있다.
주연 측정 기구(5)는 웨이퍼(W)에 상방으로부터 광을 조사하는 광원(7)과, 웨이퍼(W)의 하방에서 광원(7)에 대향하는 수광 센서(8)로 구성되어 있다. 수광 센서(8)는 다수의 수광 소자를 웨이퍼(W)의 반경 방향으로 직선 형상으로 배치한 CCD 라인 센서가 이용되어 있다. 이 수광 센서(8)에서의 검출 데이터는 마이크로 컴퓨터를 이용하는 컨트롤러(9)에 입력되도록 되어 있다.
결함 검출 기구(6)는 도면 중 하방으로부터 상방을 향해 웨이퍼 이면에 대해 수직으로 광을 조사하는 광원(10), 이 광원(10)으로부터의 광을 웨이퍼 이면에서 수직으로 전반사시켜 조사광과 동일 광로로 복귀시키고, 이 반사광을 직각의 도면 중 좌측 방향으로 변경하는 편광 빔 스플리터(11), 편광 빔 스플리터(11)로부터 횡방향으로 안내된 반사광을 받는 CCD 카메라(12)에 의해 구성되어 있다. CCD 카메라(12)에서 촬영된 화상 데이터는 컨트롤러(9) 내의 메모리 등의 기억 수단에 기억되도록 되어 있다.
얼라이너는 이상과 같이 구성되어 있고, 이것을 이용한 웨이퍼(W)의 위치 정렬 처리와 결함 검출 처리를 도3 및 도4의 흐름도를 기초로 하여 설명한다.
우선, 웨이퍼(W)가 로봇 아암 등의 적절한 핸들링 수단에 의해 반입되어, 보호 테이프(PT)가 부착된 표면을 상방향으로 하여 얼라이너 스테이지(1)에 적재된다. 적재된 웨이퍼(W)는 진공 흡착에 의해 유지된다(스텝 S01).
다음에, 얼라이너 스테이지(1)가 회전 구동 기구(2)에 의해 소정의 속도로 소정의 방향으로 1회전된다(스텝 S02). 동시에 주연 측정 기구(5)의 수광 센서(CCD 라인 센서)(8)에 의한 외주 단부의 검출이 행해져, 각 회전 위상에서의 외주 단부 위치가 계측되어 기억된다(스텝 S03).
컨트롤러(9)는 기억된 계측 데이터를 기초로 하여 웨이퍼(W)의 중심 위치가 XY 좌표 상의 좌표 위치(중심 좌표)로서 산출된다(스텝 S04).
산출된 웨이퍼(W)의 중심 좌표와 얼라이너 스테이지(1)의 중심에 대한 편차가 XY 보정 이동량으로서 산출된다(스텝 S05). 이 보정 이동량은 컨트롤러(9) 내의 메모리 등의 기억 수단에 기억된다(스텝 S06).
다음에, 얼라이너 스테이지(1)가 소정의 속도로 회전된다(스텝 S07). 이때, 광원(10)으로부터 웨이퍼 외주 부분이 이면(하면)을 향해 광이 조사되는 동시에, 웨이퍼 이면에서 전반사되어 조사광과 동일 광로로 복귀되는 반사광을 CCD 카메라(12)에 의해 연속적으로 촬상한다. 이 취득된 촬상 데이터가 컨트롤러(9) 내의 메모리 등에 기억된다(스텝 S08). 컨트롤러(9)의 연산 처리부가 취득된 촬상 데이터를 기초로 하여 노치 위치 산출 처리(스텝 S10), 웨이퍼 흠 위치 산출 처리(스텝 S20) 및 웨이퍼 깨짐 위치 산출 처리(스텝 S30)를 병행하여 실행한다. 이하에 각 연산 처리에 대해 도4의 흐름도를 기초로 하여 설명한다.
[노치 위치 산출 처리(스텝 S10)]
CCD 카메라(12)의 연속 촬상에 의해 얻어진 화상으로부터 노치(K)라고 판단되는 후보가, 면적 비교에 의해 일치하는 부분으로서 선택된다(스텝 S11). 이때 이용되는 화상은 광원(10)으로부터 조사된 광이 웨이퍼 이면에서 반사되어 복귀되는 반사광의 대략 전량을 수광하여 얻을 수 있다. 따라서, 웨이퍼 이면의 정상 상태의 부분은 백색으로 강조된다. 그 이외의 웨이퍼 외주 단부의 노치, 흠, 깨짐 및 웨이퍼 외주 영역에 대해서는 흑색으로 나타난다.
계속해서, 촬상 개시 위치로부터 노치 후보의 위치까지의 어긋남량(회전 각 도)이 산출된다(스텝 S12). 이 산출 결과를 기초로 하여 노치 후보가 촬상 위치로 오도록 얼라이너 스테이지(1)가 어긋남량만큼 회전 제어된다(스텝 S13).
촬상 위치에 노치 후보가 위치 정렬되면 노치 후보가 다시 촬상되어(스텝 S14), 미리 등록되어 있는 노치 형상과 패턴 매칭 등에 의해 비교되어 노치(K)가 판별된다(스텝 S15).
노치(K)가 판별되면, 그 위치의 좌표가 산출된다(스텝 S16). 이 좌표 데이터를 기초로 하여 노치(K)를 미리 설정한 기준 위치(회전 위상)로 이동시키기 위한 보정 이동량(θ)이 산출된다(스텝 S17). 이 보정 이동량(θ)은 컨트롤러(9) 내의 메모리 등에 기억된다(스텝 S18).
[웨이퍼 흠 위치 산출 처리(스텝 S20)]
CCD 카메라(12)의 연속 촬상에 의해 얻어진 화상으로부터 흠이라고 판단되는 후보가 면적 비교에 의해 선택된다(스텝 S21).
계속해서, 촬상 개시 위치로부터 흠 후보의 위치까지의 어긋남량(회전 각도)이 산출된다(스텝 S22). 이 산출 결과를 기초로 하여 흠 후보가 촬상 위치로 오도록 얼라이너 스테이지(1)가 어긋남량만큼 회전 제어된다(스텝 S23).
촬상 위치에 흠 후보가 위치 정렬되면 흠 후보가 다시 촬상되어(스텝 S24), 미리 등록되어 있는 노치 형상과 패턴 매칭 등에 의해 비교되어 매칭의 유무에 의해 흠인지 여부가 판별된다(스텝 S25).
흠이라고 판별되면, 그 위치의 좌표가 산출된다(스텝 S26). 그 좌표는 컨트롤러(9) 내의 메모리 등에 기억된다(스텝 S27).
[웨이퍼 깨짐 위치 산출 처리(스텝 S30)]
CCD 카메라(12)의 연속 촬상에 의해 얻어진 화상으로부터 농담의 변화에 의해 웨이퍼 깨짐이 선택된다(스텝 S31). 이때 이용되는 화상은 광원(10)으로부터 조사된 광이 웨이퍼 이면에서 반사되어 복귀되는 반사광의 대략 전량을 수광하여 얻어진 것이다. 따라서, 웨이퍼 이면의 정상 상태의 부분은 백색으로 강조된다. 그 이외의 웨이퍼 외주 단부의 노치, 흠, 깨짐 및 웨이퍼 외주 영역에 대해서는 흑색으로 나타난다. 즉, 웨이퍼 이면의 성상에 기인하는 난반사의 영향을 제거하여 백색 표시되는 웨이퍼 이면의 화상 상에 미세한 깨짐이 선명하게 표시된다.
웨이퍼(W)의 깨짐의 존재가 판별되면, 깨짐의 길이 및 그 좌표 위치가 산출된다(스텝 S32). 이 산출 결과는 컨트롤러(9) 내의 메모리 등에 기억된다(스텝 S33).
이상의 각 처리가 종료되면, 웨이퍼 위치 정렬 처리와 검출 정보의 전달 처리가 행해진다.
웨이퍼 위치 정렬 처리 공정에서는 메모리 등에 기억된 XY 보정 이동량을 기초로 하여 얼라이너 스테이지(1)가 도1에 도시하는 X-Y 평면 상에서 수평 이동된다. 동시에, 보정 이동량(θ)을 기초로 하여 얼라이너 스테이지(1)가 회전 이동되어 있다. 그 결과, 웨이퍼(W)는 중심 위치가 기준 위치에 있고, 노치(K)가 기준 회전 위상을 향한 소정의 자세로 보정된다(스텝 S41). 그 후, 웨이퍼(W)는 얼라이너 스테이지(1)로부터 반출되어 다음 공정으로 반송된다(스텝 S42).
검출 정보의 전달 처리 공정에서는 노치 위치, 웨이퍼 흠 위치 및 웨이퍼 깨 짐 위치의 검출 정보가 이후의 각 처리 공정의 각 컨트롤러 등에 네트워크나 기록 매체를 통해서 전달되거나, 각 위치 정보가 기록된 2차원 또는 3차원으로 코드화한 라벨 등으로서 웨이퍼(W)에 부착되거나 한다(스텝 S51).
웨이퍼(W)에 흠이나 깨짐이 발생하여, 이것이 검출된 경우의 처리의 일례를 이하에 예시한다.
백그라인드 처리가 종료된 웨이퍼(W)를 링 프레임(f)에 다이싱 테이프(DT)를 통해 부착 유지하고, 도7에 도시한 바와 같은 마운트 프레임(MF)을 제작하는 경우, 전공정에서 얻어져 전달된 각 위치 정보가 이용된다.
패턴 외주의 영역에 흠이나 깨짐이 검출된 웨이퍼(W)에 대해 흠 등의 위치 정보가 각 공정의 컨트롤러에 의해 판독된다. 이 위치 정보를 기초로 하여 흠이나 깨짐 등이 없는 부분을 테이프 부착 방향으로서 설정한다. 예를 들어, 도7에 도시한 바와 같이, 화살표로 나타내는 다이싱 테이프(DT)의 부착 방향에 있는 테이프 부착 종단부측에 흠이나 깨짐이 위치하도록 테이프 부착 방향(부착 롤러의 이동 방향)을 설정한다. 즉, 흠의 크기를 비교하여, 큰 것을 부착 종단부 위치에 우선하여 설정하거나, 깨짐의 길이 방향에 따르도록 테이프 부착 방향을 설정하거나 한다. 이와 같이 테이프 부착 방향을 설정함으로써, 이하와 같은 처리가 실시된다. 부착 롤러를 보호 테이프(PT)의 비점착면으로 압박하면서 구름 이동시킬 때, 깨짐 등을 갖지 않는 부분이 보호 테이프(PT)에 의해 미리 보강된다. 그 후, 깨짐 등의 부분에만 부착 롤러의 압박이 가해진다. 따라서, 웨이퍼(W)에 작용하는 테이프 부착 응력이 저감되어 흠이나 깨짐이 진행되는 것을 미연에 회피하는 것이 가능해진 다.
또한, 웨이퍼(W)를 링 프레임(f)에 다이싱 테이프(DT)를 개재하여 부착 유지한 후, 웨이퍼(W)의 표면에 부착되어 있는 보호 테이프(PT)를 박리하는 경우, 다음과 같이 하여 처리한다. 예를 들어, 도8에 있어서, 도시하지 않은 유지 테이블에 마운트 프레임(MF)이 유지되어 있다. 이 상태에서 유지 테이블을 화살표 방향으로 이동시키는 과정에서 폭이 좁은 박리 테이프(ST)를 엣지 부재(14)를 개재하여 보호 테이프(PT)에 부착하면서 엣지 부재(14)의 선단부에서 박리 테이프(ST)를 되접어 회수한다. 이에 의해, 박리 테이프(ST)를 보호 테이프(PT)와 일체로 하여 웨이퍼 표면으로부터 박리할 수 있다.
이와 같은 박리 처리에 있어서, 흠이나 깨짐이 검출된 웨이퍼(W)에 대해서는, 다이싱 테이프(DT)의 부착과 마찬가지로 흠이나 깨짐 등이 없는 부분을 테이프 박리 방향으로서 설정한다. 즉, 테이프 부착 종단부측에 흠이나 깨짐이 위치하도록 박리 테이프(ST)의 부착 방향[엣지부(14)의 이동 방향]을 설정한다. 도8의 경우, 화살표의 진행 방향과는 정반대의 위치에 웨이퍼(W)의 흠 또는 깨짐이 위치하고 있다. 이와 같은 박리 테이프(ST)의 부착을 행함으로써, 웨이퍼(W)의 흠 등에 작용하는 테이프 박리 응력이나 엣지 부재(14)의 압박력이 저감되는 동시에, 박리 시에 작용하는 박리 응력(휘어짐량)이 저감된다.
예를 들어, 흠이 박리 종단부 위치에 있는 경우에는, 다음과 같은 처치가 실시된다. 부착 개시 단부로부터 박리 테이프(ST)를 부착하여 흠의 위치에 도달하였을 때, 박리 테이프(ST)가 부착되는 거리는 흠의 부분만큼이다. 환언하면, 흠의 위치 이후에 흠을 기점으로 파손시키는 부분이 존재하지 않는다. 따라서, 박리 시에 웨이퍼(W)의 흠이나 깨짐이 진행되는 것을 미연에 회피하는 것이 가능해진다.
깨짐의 경우, 다음과 같은 처리가 실시된다. 일반적으로 깨짐의 길이 방향과 엣지 부재(14)의 박리 접점이 일치했을 때에, 즉 엣지 부재의 길이 방향과 깨짐의 길이 방향이 동일한 경우, 엣지 부재(14)의 박리 응력에 의해 그 부위로부터 웨이퍼(W)의 절곡이 조장된다. 그러나, 깨짐 길이 방향으로 엣지 부재(14)가 교차하고, 그 상태에서 깨짐에 따라서 보호 테이프(PT)를 박리함으로써 그와 같은 현상을 미연에 회피할 수 있다. 또한, 깨짐의 길이 방향의 중심을 기점으로 직경 방향(외측 방향)으로 박리함으로써, 웨이퍼(W)의 박리 시의 휘어짐량을 저감시킬 수 있어, 깨짐의 진행을 미연에 회피하는 것이 가능해진다.
본 발명은 상술한 실시예의 것으로 한정되지 않고, 다음과 같이 변형 실시할 수도 있다.
(1) 상기 실시예에서는 CCD 라인 센서(8)를 이용한 제1 검출 수단(5)으로 웨이퍼 중심 위치를 구하고 있으나, CCD 카메라를 이용한 화상 처리로 웨이퍼 중심 위치를 구하는 것도 가능하다.
(2) 상기 실시예에서는 노치 위치 산출 처리, 웨이퍼 흠 위치 산출 처리 및 웨이퍼 깨짐 위치 산출 처리를 병행하여 행하는 경우를 나타냈으나, 이들을 순차적으로 행하는 것도 가능하다.
(3) 상기 실시예에서는 웨이퍼(W)의 이면으로부터 수직으로 광을 조사하고 있었으나, 패턴 형성면의 표면측으로부터 광을 조사하도록 해도 좋다.
(4) 상기 실시예에 있어서, 박리 테이프(ST)의 부착 위치와 박리 방향 등은 상기 실시예의 형태로 한정되는 것이 아니라, 흠이나 깨짐의 위치를 회피한 위치이면 좋고, 흠 등의 진행을 억제할 수 있는 방향으로 결정된다.
본 발명은, 그 사상 또는 본질로부터 벗어나지 않고서 다른 구체적인 형태로 실시될 수도 있으며, 발명의 범위를 나타내는 것으로서, 이상의 설명이 아니라, 첨부된 청구 범위를 참조해야 한다.
도1은 얼라이너의 주요부를 도시하는 사시도.
도2는 얼라이너의 연계도.
도3은 반도체 웨이퍼의 전체의 처리 공정을 도시하는 흐름도.
도4는 처리 공정의 일부를 도시하는 흐름도.
도5는 반도체 웨이퍼를 이면측에서 본 사시도.
도6은 반도체 웨이퍼의 노치 부분에 있어서의 확대 단면도.
도7은 마운트 프레임의 사시도.
도8은 보호 테이프의 박리 처리 상태를 도시하는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 얼라이너 스테이지
5 : 주연 측정 기구
6 : 결함 검출 기구
7, 10 : 광원
8 : 수광 센서
11 : 편광 빔 스플리터
12 : CCD 카메라
W : 웨이퍼

Claims (8)

  1. 반도체 웨이퍼로의 점착 테이프 부착 방법이며, 상기 방법은,
    반도체 웨이퍼의 외주부에 발생한 결함을 검출하여 그 위치를 기억하고,
    기억한 상기 결함의 위치 정보를 기초로 하여, 상기 반도체 웨이퍼로의 점착 테이프의 부착 방향을 결정하는 과정을 포함하는 반도체 웨이퍼로의 점착 테이프 부착 방법.
  2. 제1항에 있어서, 상기 점착 테이프의 부착 방향은, 상기 결함의 위치를 회피한 위치로부터 직경 방향으로 결정하는 반도체 웨이퍼로의 점착 테이프 부착 방법.
  3. 제1항에 있어서, 복수개의 결함이 반도체 웨이퍼의 외주부에 존재하는 경우, 상기 점착 테이프의 부착 방향은, 각 결함의 면적을 비교하여, 면적이 넓은 부위를 회피한 위치로부터 직경 방향으로 결정하는 반도체 웨이퍼로의 점착 테이프 부착 방법.
  4. 제1항에 있어서, 결함이 깨짐인 경우, 상기 점착 테이프의 부착은, 깨짐을 회피한 위치를 부착 개시 위치로 하고, 또한, 부착 방향을 깨짐의 길이 방향을 따르게 하는 반도체 웨이퍼로의 점착 테이프 부착 방법.
  5. 반도체 웨이퍼에 부착되어 있는 보호 테이프의 박리 방법이며, 상기 방법은,
    반도체 웨이퍼의 외주부에 발생한 결함의 위치를 검출하여 그 위치를 기억하고,
    기억한 상기 결함의 위치 정보를 기초로 하여 상기 반도체 웨이퍼의 패턴 형성면에 부착되어 있는 보호 테이프의 박리 방향을 결정하는 과정을 포함하는 보호 테이프의 박리 방법.
  6. 제5항에 있어서, 상기 보호 테이프의 박리 방향은, 상기 결함의 위치를 회피한 위치로부터 직경 방향으로 결정하는 보호 테이프의 박리 방법.
  7. 제5항에 있어서, 복수개의 결함이 반도체 웨이퍼의 외주부에 존재하는 경우, 상기 보호 테이프의 박리 방향은, 각 결함의 면적을 비교하여, 면적이 넓은 부위를 회피한 위치로부터 직경 방향으로 결정하는 보호 테이프의 박리 방법.
  8. 제5항에 있어서, 결함이 깨짐인 경우, 상기 보호 테이프의 박리는, 깨짐을 회피한 위치를 박리 개시 위치로 하고, 또한, 박리 방향을 깨짐의 길이 방향을 따르게 하는 보호 테이프의 박리 방법.
KR1020080062227A 2007-07-02 2008-06-30 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호테이프의 박리 방법 KR101431838B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007174112A JP4693817B2 (ja) 2007-07-02 2007-07-02 半導体ウエハへの粘着テープ貼付け方法および保護テープの剥離方法
JPJP-P-2007-00174112 2007-07-02

Publications (2)

Publication Number Publication Date
KR20090004609A KR20090004609A (ko) 2009-01-12
KR101431838B1 true KR101431838B1 (ko) 2014-08-25

Family

ID=40213924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062227A KR101431838B1 (ko) 2007-07-02 2008-06-30 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호테이프의 박리 방법

Country Status (5)

Country Link
US (1) US7723211B2 (ko)
JP (1) JP4693817B2 (ko)
KR (1) KR101431838B1 (ko)
CN (1) CN101339896B (ko)
TW (1) TW200903608A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4740297B2 (ja) * 2008-09-04 2011-08-03 リンテック株式会社 マウント装置及びマウント方法
JP4918537B2 (ja) * 2008-12-11 2012-04-18 日東電工株式会社 半導体ウエハの保護テープ剥離方法および保護テープ剥離装置
JP5378089B2 (ja) * 2009-07-16 2013-12-25 株式会社ディスコ 保護テープ剥離装置
DE102009044294A1 (de) * 2009-10-20 2011-05-05 Kla-Tencor Mie Gmbh Koordinatenmessmaschine zur Bestimmung der Lage von Strukturen auf einer Maske
CN102263009A (zh) * 2011-01-19 2011-11-30 沈阳芯源微电子设备有限公司 晶圆视觉对中单元
JP5833959B2 (ja) * 2011-09-28 2015-12-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP5957220B2 (ja) * 2011-12-20 2016-07-27 株式会社ディスコ 板状ワークの割れ判断方法
US9059097B2 (en) 2012-08-09 2015-06-16 International Business Machines Corporation Inhibiting propagation of imperfections in semiconductor devices
CN103728989B (zh) * 2013-12-31 2016-07-06 北京中电科电子装备有限公司 一种划片机回转轴中心位置调整方法、装置及划片机
JP6120791B2 (ja) * 2014-03-13 2017-04-26 東京エレクトロン株式会社 剥離方法、プログラム、コンピュータ記憶媒体、剥離装置及び剥離システム
JP6316706B2 (ja) * 2014-08-25 2018-04-25 日東電工株式会社 粘着テープ剥離方法および粘着テープ剥離装置
JP6316705B2 (ja) * 2014-08-25 2018-04-25 日東電工株式会社 粘着テープ剥離方法および粘着テープ剥離装置
US12148646B2 (en) * 2021-06-24 2024-11-19 Kawasaki Jukogyo Kabushiki Kaisha Aligner apparatus
JP6716263B2 (ja) * 2016-01-22 2020-07-01 株式会社ディスコ ウエーハの加工方法
CN109427602B (zh) * 2017-08-28 2021-04-13 姜延华 用于晶圆地域性零件平均测试的线性缺陷侦测方法
SG11202010479PA (en) 2018-04-24 2020-11-27 Disco Hi Tec Europe Gmbh Alignment device and alignment method
US11430677B2 (en) * 2018-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer taping apparatus and method
JP2020191430A (ja) * 2019-05-24 2020-11-26 株式会社ディスコ ウェーハの処理方法及びテープ剥離装置
CN110390325B (zh) * 2019-07-30 2021-07-02 深圳市静尚云科技有限公司 一种网络集中式ocr识别系统及方法
CN111554601B (zh) * 2020-04-27 2021-12-28 上海果纳半导体技术有限公司 晶圆前端传送系统
JP2023127749A (ja) * 2022-03-02 2023-09-14 株式会社ディスコ 検査装置
KR102681106B1 (ko) * 2022-03-23 2024-07-04 (주) 헬릭스 웨이퍼 얼라이너 및 이를 모니터링하여 자동으로 상태 정보를 생성하는 얼라이너 모니터링 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305071A (ja) 2000-04-21 2001-10-31 Nikon Corp 欠陥検査装置
KR20030012791A (ko) * 2001-08-03 2003-02-12 각코호진 와세다다이가쿠 포도당 농도 측정 장치
KR100639587B1 (ko) 2003-12-15 2006-10-30 닛토덴코 가부시키가이샤 보호테이프의 접착방법 및 그것을 사용한 장치 및보호테이프의 박리방법 및 그것을 사용한 장치
KR20070055407A (ko) * 2005-11-25 2007-05-30 도쿄 세이미츄 코퍼레이션 리미티드 다이싱 테이프 부착 장치 및 다이싱 테이프 부착 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120039A (ja) * 1985-11-20 1987-06-01 Sankyo Seiki Mfg Co Ltd 画像処理装置
JPS63155635A (ja) * 1986-12-18 1988-06-28 Nitto Electric Ind Co Ltd 半導体ウエハの自動貼付け装置
JP4502547B2 (ja) 2000-08-07 2010-07-14 日東電工株式会社 半導体ウエハの保護テープ除去方法およびその装置
WO2003028089A1 (fr) * 2001-09-19 2003-04-03 Olympus Optical Co., Ltd. Systeme de controle de tranches en semiconducteur
US7046353B2 (en) * 2001-12-04 2006-05-16 Kabushiki Kaisha Topcon Surface inspection system
CN1677182A (zh) * 2004-03-30 2005-10-05 广辉电子股份有限公司 显示面板缺陷的检测方法
JP2006100413A (ja) * 2004-09-28 2006-04-13 Tokyo Seimitsu Co Ltd フィルム貼付方法およびフィルム貼付装置
JP5022793B2 (ja) * 2007-07-02 2012-09-12 日東電工株式会社 半導体ウエハの欠陥位置検出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305071A (ja) 2000-04-21 2001-10-31 Nikon Corp 欠陥検査装置
KR20030012791A (ko) * 2001-08-03 2003-02-12 각코호진 와세다다이가쿠 포도당 농도 측정 장치
KR100639587B1 (ko) 2003-12-15 2006-10-30 닛토덴코 가부시키가이샤 보호테이프의 접착방법 및 그것을 사용한 장치 및보호테이프의 박리방법 및 그것을 사용한 장치
KR20070055407A (ko) * 2005-11-25 2007-05-30 도쿄 세이미츄 코퍼레이션 리미티드 다이싱 테이프 부착 장치 및 다이싱 테이프 부착 방법

Also Published As

Publication number Publication date
US20090011525A1 (en) 2009-01-08
US7723211B2 (en) 2010-05-25
KR20090004609A (ko) 2009-01-12
TW200903608A (en) 2009-01-16
CN101339896A (zh) 2009-01-07
JP4693817B2 (ja) 2011-06-01
CN101339896B (zh) 2011-09-07
JP2009016438A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
KR101431838B1 (ko) 반도체 웨이퍼로의 점착 테이프 부착 방법 및 보호테이프의 박리 방법
KR101368157B1 (ko) 반도체 웨이퍼의 결함 위치 검출 방법
US9576854B2 (en) Peeling apparatus, peeling system, and peeling method
KR101730668B1 (ko) 기판들 사이에서 베벨 에칭 재현성을 개선시키기 위한 장치 및 방법
US20140106545A1 (en) Laser processing method for workpiece
CN113543924B (zh) 基板处理装置和基板处理方法
JP4530891B2 (ja) 支持板付き半導体ウエハの位置決め方法およびこれを用いた半導体ウエハの製造方法並びに支持板付き半導体ウエハの位置決め装置
JP2007329266A (ja) チップの実装装置及び実装方法
JP2007189211A (ja) 検査方法および検査装置
CN110071065A (zh) 被加工物的切削方法
TWI837411B (zh) 工件之確認方法以及加工方法
JP2002134575A (ja) 基板周縁検査方法、電子基板の製造方法および基板周縁検査装置
JP2008021884A (ja) 検査装置
JP2021125646A (ja) ウエーハの中心検出方法及びウエーハの中心検出装置
WO2023238542A1 (ja) 基板処理システム及び基板処理方法
US7129507B2 (en) Chip mis-position detection method
JP2022114447A (ja) ダイボンディング装置および半導体装置の製造方法
JP2007278929A (ja) 結晶方位測定方法及び結晶方位測定装置
WO2023157566A1 (ja) 処理方法及び処理システム
JP6120791B2 (ja) 剥離方法、プログラム、コンピュータ記憶媒体、剥離装置及び剥離システム
CN117999636A (zh) 处理方法和处理系统
WO2024241733A1 (ja) 観察装置、検査装置、基板処理装置、観察方法および検査方法
JP2024138637A (ja) 画像処理方法、観察方法、基板処理方法および基板処理装置
JP2005037189A (ja) フレーム搬送プローバ
JP2024043868A (ja) 被加工物の検査方法及び検査装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140812

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140812

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170720

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190523