JP4169004B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4169004B2 JP4169004B2 JP2004544716A JP2004544716A JP4169004B2 JP 4169004 B2 JP4169004 B2 JP 4169004B2 JP 2004544716 A JP2004544716 A JP 2004544716A JP 2004544716 A JP2004544716 A JP 2004544716A JP 4169004 B2 JP4169004 B2 JP 4169004B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- manufacturing
- etching
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000005530 etching Methods 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 37
- 238000007689 inspection Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000004070 electrodeposition Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 49
- 238000005259 measurement Methods 0.000 description 34
- 238000001514 detection method Methods 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000005299 abrasion Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000002847 impedance measurement Methods 0.000 description 3
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体技術分野、特に層間絶縁膜のコンタクトホール形成工程を含む半導体装置の製造方法に関するものである。
半導体装置の製造過程において、ウエハ主面に形成された層間絶縁膜（主に酸化シリコンを主成分とする絶縁膜）に、プラズマを利用したドライエッチング方法でコンタクトホールを形成し、そのコンタクトホール内に、半導体もしくは金属を充填する工程がある。このコンタクトホール形成では、下地の半導体領域表面もしくは下層配線が露出するまでエッチストップしないで完全に開孔することが半導体装置の歩留まり向上に不可欠である。したがって、コンタクトホールの微細化に伴い、エッチングの難易度が高まっている状況下において、所望のエッチング処理を行うために、エッチングの進行状況、特にエッチング深さを正確に把握し、プロセス条件に反映させることが極めて重要になる。
コンタクトホール形成が途中でエッチストップして下地の半導体領域または配線が露出しない状況を非開孔という。従来、この非開孔による歩留まりの低下を抑制するために、走査電子顕微鏡ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）等による断面観察や電位コントラスト方式による非開孔検査を行い、不良の原因を特定していた。
しかしながら、従来の方法では、実際にロットからウエハを抜き出してＳＥＭ等の検査装置用のサンプル（試料）を作成する必要がある。このため、ノンプロダクトウエハが必要であることと、製造プロセスへのフィードバックに時間がかかることから、生産性の低下を招いていた。なお、ノンプロダクトウエハとは半導体装置の製造に直接寄与しないウエハを言う。
また、ホール径の微細化が進み、直径が１００ｎｍ以下となりつつある状況下では、紫外から可視域の波長の光はパターン境界の影響無しにパターン底部まで入射しにくく、パターン上部と底部との光路長差を利用した干渉波形測定方式では、実用に耐え得るＳ／Ｎ比が充分得られない。
なお、特開２０００−１３１０２８号公報や特開２００１−２８４３２３号公報に示されているように、コンタクトホールのエッチング深さをリアルタイムにモニターする手段としては、パターン上部と底部との光路長差による干渉波形からエッチング深さを求める方式がある。
コンタクトホール形成が途中でエッチストップして下地の半導体領域または配線が露出しない状況を非開孔という。従来、この非開孔による歩留まりの低下を抑制するために、走査電子顕微鏡ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）等による断面観察や電位コントラスト方式による非開孔検査を行い、不良の原因を特定していた。
しかしながら、従来の方法では、実際にロットからウエハを抜き出してＳＥＭ等の検査装置用のサンプル（試料）を作成する必要がある。このため、ノンプロダクトウエハが必要であることと、製造プロセスへのフィードバックに時間がかかることから、生産性の低下を招いていた。なお、ノンプロダクトウエハとは半導体装置の製造に直接寄与しないウエハを言う。
また、ホール径の微細化が進み、直径が１００ｎｍ以下となりつつある状況下では、紫外から可視域の波長の光はパターン境界の影響無しにパターン底部まで入射しにくく、パターン上部と底部との光路長差を利用した干渉波形測定方式では、実用に耐え得るＳ／Ｎ比が充分得られない。
なお、特開２０００−１３１０２８号公報や特開２００１−２８４３２３号公報に示されているように、コンタクトホールのエッチング深さをリアルタイムにモニターする手段としては、パターン上部と底部との光路長差による干渉波形からエッチング深さを求める方式がある。
本発明の目的は歩留りおよび生産性向上が図れる半導体装置の製造方法を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば次のとおりである。
本発明は、真空容器と、前記真空容器内に設けられた半導体ウエハを設置するためのサセプタと、前記真空容器に原料ガスを導入するためのガス導入手段と、および高周波電力導入手段とを有するプラズマエッチング装置が準備され、前記ガス導入手段により前記真空容器内に導入されたガスを前記高周波電力でプラズマ化し、前記プラズマ雰囲気中で半導体ウエハ主面に選択的に複数の穴を形成する工程を含む半導体装置の製造方法であって、前記穴を形成する工程の間もしくはその後に前記半導体ウエハ主面の平坦部と穴部とに連続スペクトルを有する光を照射させ、前記平坦部と前記穴部との反射率変化を測定する工程を備えていることを特徴とする。
本発明によれば、エッチング過程において、簡便に光学特性を測定することにより、非破壊でエッチング状態、特にコンタクトホールのエッチング深さをモニターし、早期のロット停止やプロセス条件へのフィードバックを行うものである。これにより、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に代表される多量少品種生産だけでなく、少量多品種生産が必要なロジック製品等でも生産性の向上に貢献できる。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば次のとおりである。
本発明は、真空容器と、前記真空容器内に設けられた半導体ウエハを設置するためのサセプタと、前記真空容器に原料ガスを導入するためのガス導入手段と、および高周波電力導入手段とを有するプラズマエッチング装置が準備され、前記ガス導入手段により前記真空容器内に導入されたガスを前記高周波電力でプラズマ化し、前記プラズマ雰囲気中で半導体ウエハ主面に選択的に複数の穴を形成する工程を含む半導体装置の製造方法であって、前記穴を形成する工程の間もしくはその後に前記半導体ウエハ主面の平坦部と穴部とに連続スペクトルを有する光を照射させ、前記平坦部と前記穴部との反射率変化を測定する工程を備えていることを特徴とする。
本発明によれば、エッチング過程において、簡便に光学特性を測定することにより、非破壊でエッチング状態、特にコンタクトホールのエッチング深さをモニターし、早期のロット停止やプロセス条件へのフィードバックを行うものである。これにより、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に代表される多量少品種生産だけでなく、少量多品種生産が必要なロジック製品等でも生産性の向上に貢献できる。
図１は本発明の実施例１で用いるエッチング深さ検査機能付きドライエッチング装置の概略図である。
図２は本発明の実施例１に係わるウエハの部分断面図である。
図３は本発明の実施例１に係わるウエハの平面図である。
図４は本発明の実施例１に係わる検出光照射位置の走査過程を示す説明図である。
図５は本発明の実施例１に係わる平坦部と穴部の反射率の波長依存性と干渉ピークの波長シフト量を示す特性図である。
図６は本発明の実施例１に係わる干渉ピークの波長シフト量とエッチング時間の関係を示す特性図である。
図７は本発明の実施例１に係わるエッチング完了時の波長シフト量とウエハ処理枚数の関係を示す特性図である。
図８は本発明の実施例１で用いるマルチチャンバー方式のプラズマエッチング装置の概略図である。
図９は本発明の実施例２で用いるエッチング深さ検査機能付きアンロードロック室の概略図である。
図１０は本発明の実施例２に係わるインピーダンス測定の測定確度と測定周波数の関係を示す特性図である。
図１１は本発明の実施例２に係わるウエハ主面の平坦部における上部電極と下部電極と間の容量を示す等価回路図である。
図１２は本発明の実施例２に係わるウエハ主面の穴部における上部電極と下部電極と間の容量を示す等価回路図である。
図１３は本発明の実施例２に係わるエッチング深さとΔＣの関係を示す特性図である。
図１４は本発明の実施例３で用いるエッチング深さ検査機能付きドライエッチング装置の概略図である。
図１５は本発明の実施例３に係わる添加Ｏ２流量とエッチストップが発生する最大アスペクト比の関係を示す特性図である。
図１６は本発明の実施例３に係わるＯ２流量の制御ステップを示すシーケンス図である。
図１７は本発明の実施例３に係わるＨＡＲＣ形成工程における半導体装置の部分断面図である。
図１８は本発明の実施例３に係わるＳＡＣ形成工程における半導体装置の部分断面図である。
図２は本発明の実施例１に係わるウエハの部分断面図である。
図３は本発明の実施例１に係わるウエハの平面図である。
図４は本発明の実施例１に係わる検出光照射位置の走査過程を示す説明図である。
図５は本発明の実施例１に係わる平坦部と穴部の反射率の波長依存性と干渉ピークの波長シフト量を示す特性図である。
図６は本発明の実施例１に係わる干渉ピークの波長シフト量とエッチング時間の関係を示す特性図である。
図７は本発明の実施例１に係わるエッチング完了時の波長シフト量とウエハ処理枚数の関係を示す特性図である。
図８は本発明の実施例１で用いるマルチチャンバー方式のプラズマエッチング装置の概略図である。
図９は本発明の実施例２で用いるエッチング深さ検査機能付きアンロードロック室の概略図である。
図１０は本発明の実施例２に係わるインピーダンス測定の測定確度と測定周波数の関係を示す特性図である。
図１１は本発明の実施例２に係わるウエハ主面の平坦部における上部電極と下部電極と間の容量を示す等価回路図である。
図１２は本発明の実施例２に係わるウエハ主面の穴部における上部電極と下部電極と間の容量を示す等価回路図である。
図１３は本発明の実施例２に係わるエッチング深さとΔＣの関係を示す特性図である。
図１４は本発明の実施例３で用いるエッチング深さ検査機能付きドライエッチング装置の概略図である。
図１５は本発明の実施例３に係わる添加Ｏ２流量とエッチストップが発生する最大アスペクト比の関係を示す特性図である。
図１６は本発明の実施例３に係わるＯ２流量の制御ステップを示すシーケンス図である。
図１７は本発明の実施例３に係わるＨＡＲＣ形成工程における半導体装置の部分断面図である。
図１８は本発明の実施例３に係わるＳＡＣ形成工程における半導体装置の部分断面図である。
本発明をより詳細に説述するために、添付の図面にしたがってこれを説明する。
本発明の実施例に用いるエッチング深さ検査機能付きドライエッチング装置の構成図を図１に示す。このエッチング装置によれば、ガス導入管２、シャワープレート３を介し真空容器１に原料ガスを導入して、高周波電源６にて発生した高周波電界によりプラズマを形成する。真空容器１（エッチング処理室）内はターボ分子ポンプの如き高排気は可能な真空排気手段（図示せず）により減圧され、その内部の圧力調整はコンダクタンスバルブ２１で行う。真空容器１内には下部電極７があり、この下部電極７上に半導体ウエハ８が設置される。半導体ウエハ８は例えば単結晶シリコン（Ｓｉ）から成り、その内部には浅溝分離領域およびその浅溝分離領域に区画された半導体領域（活性領域）を有する。そして、半導体ウエハ８の主面には二酸化シリコン（具体的にはＴＥＯＳ膜）から成る絶縁膜（層間絶縁膜）を有する。この下部電極７には高周波バイアス電源９が接続されている。高周波バイアス電源９の周波数は４００ｋＨｚ〜１．５６ＭＨｚ、好ましくは８００ｋＨｚである。真空容器１内を減圧雰囲気に保ち、高周波バイアス電源９により下部電極７に発生するおよそ０．５ｋＶ〜２ｋＶのＶｐｐ（Ｐｅａｋ ｔｏ Ｐｅａｋ）電圧によってプラズマ中のイオンを引き込んで絶縁膜のエッチングを行う。
次に、エッチング装置に内蔵されたエッチング深さ検査機能（エッチング深さ測定装置）について詳しく説明する。
本実施例のエッチング深さ測定装置は真空容器１の上部に設置されている。すなわち、真空容器１の天井部には検出光１５を導入するための石英窓１４が備えられている。この石英窓にはレンズ１３を介して検出光であるＸｅランプ１１からの白色光（３５０ｎｍ以上の連続スペクトル）が入射する。検出光の一部成分はウエハ８上を照射し、反射光が同一光路を通ってビームスプリッタにて反射され、検出系に入射する。また、検出光のうち、他の成分は参照光としてビームスプリッタ１２を経て直接検出系に導かれる。検出系は分光器１６、ダイオードアレイ１７により構成されており、入射した入射光強度、反射光強度の波長分布を瞬時に測定できる。レンズ１３はウエハ８上に焦点をあわせるために、上下移動ステージ（図示せず）に設置されている。そして、これらのエッチング深さ測定装置は水平方向に移動可能なＸＹ移動テーブル１８に設置されている。ＸＹ移動テーブル１８はＤ／Ａ変換部３８を介して計算機２０に電気的に接続されている。また、計算機２０はＡ／Ｄ変換部１９を介してダイオードアレイ１７に電気的接続されている。
なお、本実施例では光源、光学系、検出系が１式備えられ、平坦部測定および穴部測定がリアルタイム行われるものである。しかしながら、検査スループット向上のために、光源、光学系および検出系を２式備え、一つは穴部測定用、他の一つは平坦部測定用としてもよい。
上記のように構成されたエッチング深さ測定装置を用いた測定方法を、図１乃至図５を参照し、以下に説明する。なお、図２はウエハ（Ｓｉ基板４０）上に酸化膜２３を堆積させ、複数のコンタクトホール形成用の穴を有するレジストマスク２２で酸化膜２３にホールパターンを転写している状態を示すウエハの部分断面図である。図２に示すように、酸化膜２３（絶縁膜）上に形成されたレジストマスク２２は複数の穴パターン部と穴パターンが形成されていない平坦部とを有する。図３はホールパターンが形成されたウエハの平面図である。ウエハ８の主面にはＩＣチップを構成するパターン２４が格子状に配列されている。そして、各チップパターン２４内にはホールパターン（複数の穴）が形成されている。図４はホールパターンが密集しているチップパターン内の一部分を示す平面図である。
まず、図１において、図３に示したウエハパターン２４のデータが入力されている計算機２０から、ホールパターンが形成されていない平坦部の位置を割り出し、ＸＹ移動テーブル１８にて平坦部測定用の検出光位置を決定する。検出光１５はＸｅランプ１１からレンズ１３を介し、ウエハ８上の測定位置に照射される。すなわち、図２に示すように、ホールパターンが形成されていない平坦部２２Ａに検出光１５Ａが垂直入射もしくは所定角度を保って斜入射される。その際、ウエハ上の測定位置で焦点が合うように、上下移動ステージを上下させる。ここで、分光器１６、ダイオードアレイ１７を用いて、入射光と反射光の強度比である反射率の波長依存性を測定し、参照データとして計算機２０に格納する。平坦部測定では、レジストマスク２２表面での反射光と、レジスト２２と酸化膜２３との界面での反射光との位相ずれにより干渉が発生することになる。
次に、実際に測定する測定位置を計算機２０から出力し、ＸＹ移動テーブル１８を駆動し、検出光の位置を一旦決定する。平坦部同様、検出光１５はＸｅランプからレンズを介し、ウエハ上の測定位置に照射される。また、ウエハ上の測定位置で焦点が合うように、上下移動ステージを上下させる。すなわち、図２に示すように、ホールパターンが形成されている穴部２２Ｂに検出光１５Ｂが入射される。この時の入射は前記平坦部２２Ａへの入射と同一条件で行われるつまり、平坦部２２Ａへの入射が垂直入射であるならば穴部２２Ｂへの入射も垂直入射となる。
そして、図４に示すように、ＸＹ移動テーブルを走査させ、検出光の反射率の波長依存性を各点において測定する。先に取得した参照データの干渉ピーク位置に対する波長シフト量を計算し、その値が最大となるところにＸＹ移動テーブルを固定する。この工程により、ロジック製品のように穴部のピッチが大きいパターンでも、ウエハ毎に常に検出光照射領域２５に収まる穴の数を一定且つ最大に保つことができ、測定精度を向上させることが可能となる。
本実施例では検出光の波長を測定対象の穴径の２倍以上に設定しているため、穴部はエッチングの進行とともにマクロなポーラス化が進行していると捉えることができ、図５に示すように干渉ピークの波長シフトが生じる。この参照データとの干渉ピークの波長シフト量Δλは測定領域の体積変化を与える。
したがって、穴部の酸化膜厚とレジスト膜厚が、平坦部のそれと等しいと想定し、パターンデータから穴径を割り出すと、体積変化量はエッチン深さに変換される。上記工程のうち、平坦部及び穴部の測定位置決定工程以外の工程をエッチング最中に繰返し実施することで、リアルタイムにエッチング深さを測定することが可能となる。
次に、レジスト選択比の算出方法を説明する。先に取得した平坦部における反射率の波長依存性の参照データと、予め格納されているウエハの膜厚構造の酸化膜厚を用いて多重反射干渉モデルに基づき算出した理論曲線データとの比較から、その時点におけるレジスト膜厚が算出できる。したがって、初期膜厚との差がその時点におけるレジスト削れ量となる。一方、既に説明したように、参照データに対する干渉ピーク位置の波長シフト量から穴部のエッチング深さが求められているため、その値をレジスト削れ量で割ることで、レジスト選択比を求めることができる。
図６はエッチング時間と波長シフト量の関係を示したものである。エッチングが進行する場合は曲線ａに示すように、エッチング時間に対し波長シフト量が増加していくが、途中でエッチストップが発生した場合は曲線ｂのようにその時点から波長シフト量が一定値を示す。本実施例では、例えば、エッチング処理中に曲線ｂが得られた場合、エッチストップと判断し、図７に示すように、高開孔性条件にレシピを変更して処理を継続する。これにより非開口に対する金属埋め込み、すなわちコンタクト不良が防止でき、スループットを維持したまま、歩留まり向上および生産性を向上できるシステムを構築することが可能となる。
本実施例では、光源、光学系、検出系が１式備えられている場合を説明したが、光源からの検出光をビームスプリッタ等光学素子で分割して光学系、検出系を２式備えることでも同様の効果が得られる。さらに、穴部における検出光の反射率測定のみをウエハ毎に行うことで、経時変化のモニターにも利用できる。
また、本実施例では、リアルタイムにエッチング深さ測定を行う構成を説明したが、このエッチング深さ測定装置はガス雰囲気を問わず設置が可能である。すなわち、エッチング深さ測定装置は、エッチングを行う真空容器以外、例えば、図８に示すアンロードロック室２９のような、エッチング後にウエハを搬送してある時間停滞する場所にも設置可能である。これにより、スループットを低下させることなく、エッチンク深さをモニターできる。コンタクトホールのエッチング深さをモニターすることで、続いてエッチング処理すべき半導体ウエハに対する処理停止やエッチングプロセス条件へのフィードバックを行う。
続いて、このようにして形成されたスルーホール内には、タングステン（Ｗ）あるいは銅（Ｃｕ）の如き金属が埋め込まれる。
次に、エッチング装置に内蔵されたエッチング深さ検査機能（エッチング深さ測定装置）について詳しく説明する。
本実施例のエッチング深さ測定装置は真空容器１の上部に設置されている。すなわち、真空容器１の天井部には検出光１５を導入するための石英窓１４が備えられている。この石英窓にはレンズ１３を介して検出光であるＸｅランプ１１からの白色光（３５０ｎｍ以上の連続スペクトル）が入射する。検出光の一部成分はウエハ８上を照射し、反射光が同一光路を通ってビームスプリッタにて反射され、検出系に入射する。また、検出光のうち、他の成分は参照光としてビームスプリッタ１２を経て直接検出系に導かれる。検出系は分光器１６、ダイオードアレイ１７により構成されており、入射した入射光強度、反射光強度の波長分布を瞬時に測定できる。レンズ１３はウエハ８上に焦点をあわせるために、上下移動ステージ（図示せず）に設置されている。そして、これらのエッチング深さ測定装置は水平方向に移動可能なＸＹ移動テーブル１８に設置されている。ＸＹ移動テーブル１８はＤ／Ａ変換部３８を介して計算機２０に電気的に接続されている。また、計算機２０はＡ／Ｄ変換部１９を介してダイオードアレイ１７に電気的接続されている。
なお、本実施例では光源、光学系、検出系が１式備えられ、平坦部測定および穴部測定がリアルタイム行われるものである。しかしながら、検査スループット向上のために、光源、光学系および検出系を２式備え、一つは穴部測定用、他の一つは平坦部測定用としてもよい。
上記のように構成されたエッチング深さ測定装置を用いた測定方法を、図１乃至図５を参照し、以下に説明する。なお、図２はウエハ（Ｓｉ基板４０）上に酸化膜２３を堆積させ、複数のコンタクトホール形成用の穴を有するレジストマスク２２で酸化膜２３にホールパターンを転写している状態を示すウエハの部分断面図である。図２に示すように、酸化膜２３（絶縁膜）上に形成されたレジストマスク２２は複数の穴パターン部と穴パターンが形成されていない平坦部とを有する。図３はホールパターンが形成されたウエハの平面図である。ウエハ８の主面にはＩＣチップを構成するパターン２４が格子状に配列されている。そして、各チップパターン２４内にはホールパターン（複数の穴）が形成されている。図４はホールパターンが密集しているチップパターン内の一部分を示す平面図である。
まず、図１において、図３に示したウエハパターン２４のデータが入力されている計算機２０から、ホールパターンが形成されていない平坦部の位置を割り出し、ＸＹ移動テーブル１８にて平坦部測定用の検出光位置を決定する。検出光１５はＸｅランプ１１からレンズ１３を介し、ウエハ８上の測定位置に照射される。すなわち、図２に示すように、ホールパターンが形成されていない平坦部２２Ａに検出光１５Ａが垂直入射もしくは所定角度を保って斜入射される。その際、ウエハ上の測定位置で焦点が合うように、上下移動ステージを上下させる。ここで、分光器１６、ダイオードアレイ１７を用いて、入射光と反射光の強度比である反射率の波長依存性を測定し、参照データとして計算機２０に格納する。平坦部測定では、レジストマスク２２表面での反射光と、レジスト２２と酸化膜２３との界面での反射光との位相ずれにより干渉が発生することになる。
次に、実際に測定する測定位置を計算機２０から出力し、ＸＹ移動テーブル１８を駆動し、検出光の位置を一旦決定する。平坦部同様、検出光１５はＸｅランプからレンズを介し、ウエハ上の測定位置に照射される。また、ウエハ上の測定位置で焦点が合うように、上下移動ステージを上下させる。すなわち、図２に示すように、ホールパターンが形成されている穴部２２Ｂに検出光１５Ｂが入射される。この時の入射は前記平坦部２２Ａへの入射と同一条件で行われるつまり、平坦部２２Ａへの入射が垂直入射であるならば穴部２２Ｂへの入射も垂直入射となる。
そして、図４に示すように、ＸＹ移動テーブルを走査させ、検出光の反射率の波長依存性を各点において測定する。先に取得した参照データの干渉ピーク位置に対する波長シフト量を計算し、その値が最大となるところにＸＹ移動テーブルを固定する。この工程により、ロジック製品のように穴部のピッチが大きいパターンでも、ウエハ毎に常に検出光照射領域２５に収まる穴の数を一定且つ最大に保つことができ、測定精度を向上させることが可能となる。
本実施例では検出光の波長を測定対象の穴径の２倍以上に設定しているため、穴部はエッチングの進行とともにマクロなポーラス化が進行していると捉えることができ、図５に示すように干渉ピークの波長シフトが生じる。この参照データとの干渉ピークの波長シフト量Δλは測定領域の体積変化を与える。
したがって、穴部の酸化膜厚とレジスト膜厚が、平坦部のそれと等しいと想定し、パターンデータから穴径を割り出すと、体積変化量はエッチン深さに変換される。上記工程のうち、平坦部及び穴部の測定位置決定工程以外の工程をエッチング最中に繰返し実施することで、リアルタイムにエッチング深さを測定することが可能となる。
次に、レジスト選択比の算出方法を説明する。先に取得した平坦部における反射率の波長依存性の参照データと、予め格納されているウエハの膜厚構造の酸化膜厚を用いて多重反射干渉モデルに基づき算出した理論曲線データとの比較から、その時点におけるレジスト膜厚が算出できる。したがって、初期膜厚との差がその時点におけるレジスト削れ量となる。一方、既に説明したように、参照データに対する干渉ピーク位置の波長シフト量から穴部のエッチング深さが求められているため、その値をレジスト削れ量で割ることで、レジスト選択比を求めることができる。
図６はエッチング時間と波長シフト量の関係を示したものである。エッチングが進行する場合は曲線ａに示すように、エッチング時間に対し波長シフト量が増加していくが、途中でエッチストップが発生した場合は曲線ｂのようにその時点から波長シフト量が一定値を示す。本実施例では、例えば、エッチング処理中に曲線ｂが得られた場合、エッチストップと判断し、図７に示すように、高開孔性条件にレシピを変更して処理を継続する。これにより非開口に対する金属埋め込み、すなわちコンタクト不良が防止でき、スループットを維持したまま、歩留まり向上および生産性を向上できるシステムを構築することが可能となる。
本実施例では、光源、光学系、検出系が１式備えられている場合を説明したが、光源からの検出光をビームスプリッタ等光学素子で分割して光学系、検出系を２式備えることでも同様の効果が得られる。さらに、穴部における検出光の反射率測定のみをウエハ毎に行うことで、経時変化のモニターにも利用できる。
また、本実施例では、リアルタイムにエッチング深さ測定を行う構成を説明したが、このエッチング深さ測定装置はガス雰囲気を問わず設置が可能である。すなわち、エッチング深さ測定装置は、エッチングを行う真空容器以外、例えば、図８に示すアンロードロック室２９のような、エッチング後にウエハを搬送してある時間停滞する場所にも設置可能である。これにより、スループットを低下させることなく、エッチンク深さをモニターできる。コンタクトホールのエッチング深さをモニターすることで、続いてエッチング処理すべき半導体ウエハに対する処理停止やエッチングプロセス条件へのフィードバックを行う。
続いて、このようにして形成されたスルーホール内には、タングステン（Ｗ）あるいは銅（Ｃｕ）の如き金属が埋め込まれる。
図９乃至図１３を参照し、静電容量測定によってエッチング深さを観測する実施例を説明する。
本実施例によれば、測定手段はアンロードロック室、例えば図８に示したアンロードロック室２９に設置されている。アンロードロック室は、エッチング処理室で処理されたウエハをウエハカセットへ排出するための中間真空室である。
図９において、アンロードロック室２９の天井部には、ウエハの表面に対向するように、測定用上部電極（第２の電極）３０が設置されている。この測定用上部電極３０は真空容器と絶縁体３１で電気的にアイソレーションされている。ウエハに対向する上部電極３０の端部面は直径０．１ｍｍから３ｍｍの円状平面を成している。そして、この上部電極３０はウエハ表面との間隔を０．１μｍから５０μｍに設定できるように上下移動ステージ３２に設置されており、間隔をモニターするために、電極先端部には、レーザ変位計３３が取り付けてある。一方、ウエハが設置される測定用下部電極（第１の電極）３５はＸＹ両方向に移動できるＸＹ移動テーブル３６上に設置されており、任意の位置を測定できる。このＸＹ移動テーブル３６はＡ／Ｄ変換部３８Ａを介して計算機２０に電気的接続されている。上下移動ステージ３２はＡ／Ｄ変換部３８Ｂを介して計算機２０に電気的接続されている。レーザ変位計３３はＡ／Ｄ変換部１９を介して計算機２０に電気的接続されている。下部電極３５にはウエハ裏面の酸化膜を貫き、常に安定してコンタクトが取れるように先端が鋭利な突起電極３４が複数備えられている。そして、上部電極３０、下部電極３５間にはインピーダンスメータ３７が電気的接続されており、電極間の容量を測定できる。インピーダンスメータ３７はＡ／Ｄ変換部３８Ｃを介して計算機２０に電気的接続されている。
次に、エッチング深さの測定方法を説明する。
まず、図９に示すようにエッチング後のウエハ８を搬送して下部電極３５上に設置する。ウエハによっては裏面に酸化膜が形成されているため、突起電極を当てて確実にコンタクトを取る。この場合、ある２点の突起間の抵抗をウエハ設置毎に測定すれば、裏面コンタクトの再現性が保証される。但し、微小な突起電極でなくても確実にコンタクトが取れる手段であれば、本実施例の範囲に入ることは言うまでもない。
次に、計算機２０に予め格納されているウエハのパターンデータをもとに、ＸＹ移動テーブル３６を駆動させ、パターンの無い平坦部の測定位置に電極３０を移動する。その後、レーザ変位計３３の出力値をフィードバックしながら上下移動ステージ３２を駆動し、ウエハ８表面と上部電極３０の表面との間隔を設定値に固定する。図１０はインピーダンスメータの測定確度と測定周波数の関係を示したものである。本実施例では、測定確度が最小となるように測定周波数を１００ｋＨｚとした。
この平坦部の測定位置でインピーダンス測定を行う。測定結果は、図１１に示すように電極−ウエハ間隔容量Ｃｇ、レジスト容量Ｃｍ、酸化膜容量Ｃｆが直列に接続された合成容量と等価である。
次に、ＸＹ移動テーブル３６にて上部電極３０の位置を測定位置である穴部にもっていく。ここでも平坦部の測定と同様にインピーダンス測定から合成容量を測定する。ここで、実施例１と同様に、エッチングにより形成された穴群をマクロなポーラス化と想定すると、図１２に示すように、穴部の容量Ｃｈと、酸化膜が充填されている部分（穴部周辺部分）の容量Ｃｆ’との並列容量と捉えることができる。したがって、エッチングによって合成容量は減少するため、平坦部の値との差であるΔＣとエッチング深さの関係は図１３のようになる。ここでは、酸化膜厚２μｍ、開孔面積の率２０％、電極−ウエハ間隔１μｍを想定した。この場合、ΔＣはエッチング深さと伴に増大し、エッチング深さ２μｍでΔＣ＝０．４７（ｐＦ）となる。これは、合成容量に対し約５％の値であり十分測定できる値である。
次に、測定位置の再現性向上について説明する。実施例１で説明した場合と同様に、ウエハが設置されているＸＹ移動テーブルを穴部の測定位置付近で走査させる。各位置にて合成容量を測定し、その値の最小値と先に求めた平坦部の合成容量との差を真のΔＣとする。この工程により、ロジック製品のように穴部のピッチが大きいパターンでも、ウエハ毎に常に上部電極の測定範囲に収まる穴の数を一定、且つ最大に保つことができるため、測定精度を向上させることが可能となる。
上記検査によりエッチングによるスルーホール形成が確実に実行されていれば、その形成されたスルーホール内には、タングステン（Ｗ）あるいは銅（Ｃｕ）の如き金属が埋め込まれる。すなわち、スルーホール内に金属を埋め込む工程が実行される。もし、スルーホールが非開口であるならば、エッチング処理されるべき次の半導体ウエハに対し、そのエッチング条件は確実に開口されるレシピに変更される。
本実施例でも、実施例１と同様に、レジスト選択比を算出することができる。先に取得した平坦部における合成容量と、予め格納されているウエハの膜厚構造から算出した理論合成容量との比較から、その時点におけるレジスト膜厚が算出できる。したがって、初期膜厚との差がエッチング完了後のレジスト削れ量となる。一方、先に説明したように、平坦部での合成容量に対する穴部での合成容量の差と酸化膜厚、開孔面積、電極−ウエハ間隔の膜構造からエッチング深さが求まっているため、その値をレジスト削れ量で割ることで、レジスト選択比を求めることができる。
本実施例によれば、測定手段はアンロードロック室、例えば図８に示したアンロードロック室２９に設置されている。アンロードロック室は、エッチング処理室で処理されたウエハをウエハカセットへ排出するための中間真空室である。
図９において、アンロードロック室２９の天井部には、ウエハの表面に対向するように、測定用上部電極（第２の電極）３０が設置されている。この測定用上部電極３０は真空容器と絶縁体３１で電気的にアイソレーションされている。ウエハに対向する上部電極３０の端部面は直径０．１ｍｍから３ｍｍの円状平面を成している。そして、この上部電極３０はウエハ表面との間隔を０．１μｍから５０μｍに設定できるように上下移動ステージ３２に設置されており、間隔をモニターするために、電極先端部には、レーザ変位計３３が取り付けてある。一方、ウエハが設置される測定用下部電極（第１の電極）３５はＸＹ両方向に移動できるＸＹ移動テーブル３６上に設置されており、任意の位置を測定できる。このＸＹ移動テーブル３６はＡ／Ｄ変換部３８Ａを介して計算機２０に電気的接続されている。上下移動ステージ３２はＡ／Ｄ変換部３８Ｂを介して計算機２０に電気的接続されている。レーザ変位計３３はＡ／Ｄ変換部１９を介して計算機２０に電気的接続されている。下部電極３５にはウエハ裏面の酸化膜を貫き、常に安定してコンタクトが取れるように先端が鋭利な突起電極３４が複数備えられている。そして、上部電極３０、下部電極３５間にはインピーダンスメータ３７が電気的接続されており、電極間の容量を測定できる。インピーダンスメータ３７はＡ／Ｄ変換部３８Ｃを介して計算機２０に電気的接続されている。
次に、エッチング深さの測定方法を説明する。
まず、図９に示すようにエッチング後のウエハ８を搬送して下部電極３５上に設置する。ウエハによっては裏面に酸化膜が形成されているため、突起電極を当てて確実にコンタクトを取る。この場合、ある２点の突起間の抵抗をウエハ設置毎に測定すれば、裏面コンタクトの再現性が保証される。但し、微小な突起電極でなくても確実にコンタクトが取れる手段であれば、本実施例の範囲に入ることは言うまでもない。
次に、計算機２０に予め格納されているウエハのパターンデータをもとに、ＸＹ移動テーブル３６を駆動させ、パターンの無い平坦部の測定位置に電極３０を移動する。その後、レーザ変位計３３の出力値をフィードバックしながら上下移動ステージ３２を駆動し、ウエハ８表面と上部電極３０の表面との間隔を設定値に固定する。図１０はインピーダンスメータの測定確度と測定周波数の関係を示したものである。本実施例では、測定確度が最小となるように測定周波数を１００ｋＨｚとした。
この平坦部の測定位置でインピーダンス測定を行う。測定結果は、図１１に示すように電極−ウエハ間隔容量Ｃｇ、レジスト容量Ｃｍ、酸化膜容量Ｃｆが直列に接続された合成容量と等価である。
次に、ＸＹ移動テーブル３６にて上部電極３０の位置を測定位置である穴部にもっていく。ここでも平坦部の測定と同様にインピーダンス測定から合成容量を測定する。ここで、実施例１と同様に、エッチングにより形成された穴群をマクロなポーラス化と想定すると、図１２に示すように、穴部の容量Ｃｈと、酸化膜が充填されている部分（穴部周辺部分）の容量Ｃｆ’との並列容量と捉えることができる。したがって、エッチングによって合成容量は減少するため、平坦部の値との差であるΔＣとエッチング深さの関係は図１３のようになる。ここでは、酸化膜厚２μｍ、開孔面積の率２０％、電極−ウエハ間隔１μｍを想定した。この場合、ΔＣはエッチング深さと伴に増大し、エッチング深さ２μｍでΔＣ＝０．４７（ｐＦ）となる。これは、合成容量に対し約５％の値であり十分測定できる値である。
次に、測定位置の再現性向上について説明する。実施例１で説明した場合と同様に、ウエハが設置されているＸＹ移動テーブルを穴部の測定位置付近で走査させる。各位置にて合成容量を測定し、その値の最小値と先に求めた平坦部の合成容量との差を真のΔＣとする。この工程により、ロジック製品のように穴部のピッチが大きいパターンでも、ウエハ毎に常に上部電極の測定範囲に収まる穴の数を一定、且つ最大に保つことができるため、測定精度を向上させることが可能となる。
上記検査によりエッチングによるスルーホール形成が確実に実行されていれば、その形成されたスルーホール内には、タングステン（Ｗ）あるいは銅（Ｃｕ）の如き金属が埋め込まれる。すなわち、スルーホール内に金属を埋め込む工程が実行される。もし、スルーホールが非開口であるならば、エッチング処理されるべき次の半導体ウエハに対し、そのエッチング条件は確実に開口されるレシピに変更される。
本実施例でも、実施例１と同様に、レジスト選択比を算出することができる。先に取得した平坦部における合成容量と、予め格納されているウエハの膜厚構造から算出した理論合成容量との比較から、その時点におけるレジスト膜厚が算出できる。したがって、初期膜厚との差がエッチング完了後のレジスト削れ量となる。一方、先に説明したように、平坦部での合成容量に対する穴部での合成容量の差と酸化膜厚、開孔面積、電極−ウエハ間隔の膜構造からエッチング深さが求まっているため、その値をレジスト削れ量で割ることで、レジスト選択比を求めることができる。
図１４乃至図１８を参照し、より具体的な半導体装置の製造方法の実施例を以下に説明する。半導体装置（ＬＳＩ）の微細化に伴なって高精度エッチングが要求されるコンタクトホール形成工程を図１７および図１８に示す。
まず、図１７は層間絶縁膜（具体的にはＴＥＯＳ膜）に対するＨＡＲＣ（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｃｏｎｔａｃｔ ｈｏｌｅ）と呼ばれるコンタクトホール形成工程の断面図を示す。ＨＡＲＣ形成は孔径０．１３μｍから将来的には０．１μｍ以下で深さ２μｍと非常に深い孔を層間絶縁膜２３Ｂに形成する必要がある。この時のドライエッチング加工では孔底での開口不良、テーパ形状等による形状不良によりコンタクト不良が発生し、歩留まり低下を引き起こしやすい。
図１８はＳＡＣ（セルフアラインコンタクト）と呼ばれるコンタクトホール形成工程の断面図を示す。ＳＡＣ形成は、ゲート電極４１を保護するシリコン窒化膜４２をエッチングせずにシリコン酸化膜２３Ａをドライエッチングし、シリコン基板（より具体的にはソースもしくはドレインの如き半導体領域）４０の主面を露出する工程である。シリコン窒化膜４２とシリコン酸化膜２３の選択性を得るには高度な堆積制御が必要であり、エッチング条件が微妙に変化することでコンタクト部の開口不良あるいはテーパ形状等の形状不良を引き起こす。
このような図１７あるいは図１８に示したコンタクトホール形成工程に、実施例１あるいは実施例２で述べたエッチング結果の評価方法が適用される。
また、これらのコンタクトホール形成工程では、図１４に示すエッチング装置が適用される。以下、その実施例を説明する。
原料ガスとして、Ａｒ／Ｃ５Ｆ８／Ｏ２混合ガス系を用い、ガス圧力が２Ｐａになる様に設定する。このガス条件で例えば、図１７に示した直径０．１μｍの微細ホール（コンタクトホールＣＨ）をエッチングする場合、添加するＯ２流量とエッチストップが発生する最大アスペクト比はＯ２流量に対し、図１５の関係が成り立つ。これより、エッチストップはＯ２流量に対し急激に改善し、アスペクト比４付近にエッチングを抑制する領域が存在することが分る。すなわち、添加するＯ２流量を必要最低限に抑制し、マスク選択比を向上するには、アスペクト比４付近までＯ２流量を増加し、それ以降ではＯ２流量を低減するステップエッチが有効であることが明らかになった。
本実施例では図１４に示すように、基本構成は図１を参照し、実施例１で述べたとおりである。特に、Ｏ２流量制御のためにガス流量計１０がＡ／Ｄ変換部３８を介してレシピ制御用計算機３９に電気的接続されている。本実施例では図１６に示したＯ２流量の制御ステップによりエッチングが行われる。予めレシピ制御用計算機３９にアスペクト比と添加Ｏ２流量の関係を入力しておくことで、経時変化よるエッチングレートの変動に左右されず、上記課題を解決できる。ここではガス流量の制御系のみを示したが、ガス圧力、高周波電力、高周波バイアス電力等、他の外部パラメータの制御にも適用できる。
コンタクトホール形成工程の後、そのコンタクトホールＣＨ内には金属を埋め込む、いわゆるプラグ形成工程が成される。そして、このプラグ形成工程の後、配線形成工程が周知のスパッタリング法およびフォトリゾグラフィ技術を用いて行われる。
なお、半導体装置の製造過程において、図１８に示すＳＡＣ形成工程は、図１７に示すＨＡＲＣ形成工程に先立って行われる。図１８に示すＨＡＲＣ形成工程は図１８に示す層間絶縁膜２３Ａ上に形成される絶縁膜２３Ｂに対して行われる。
以上、具体的実施例に基づき説明した本発明によれば、エッチングでコンタクトホールの形成を行うエッチング方法において、エッチング深さやレジスト等のマスク選択比をエッチングを行っている過程、もしくはエッチング終了後のエッチング処理室からウエハを搬送する過程において、非破壊かつ簡便にモニターし、早期のロット停止やプロセス条件へのフィードバックを可能にする。これにより、ＤＲＡＭに代表される多量少品種生産だけでなく、少量多品種生産が必要なロジック製品等でも生産性の向上が可能となる。
まず、図１７は層間絶縁膜（具体的にはＴＥＯＳ膜）に対するＨＡＲＣ（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｃｏｎｔａｃｔ ｈｏｌｅ）と呼ばれるコンタクトホール形成工程の断面図を示す。ＨＡＲＣ形成は孔径０．１３μｍから将来的には０．１μｍ以下で深さ２μｍと非常に深い孔を層間絶縁膜２３Ｂに形成する必要がある。この時のドライエッチング加工では孔底での開口不良、テーパ形状等による形状不良によりコンタクト不良が発生し、歩留まり低下を引き起こしやすい。
図１８はＳＡＣ（セルフアラインコンタクト）と呼ばれるコンタクトホール形成工程の断面図を示す。ＳＡＣ形成は、ゲート電極４１を保護するシリコン窒化膜４２をエッチングせずにシリコン酸化膜２３Ａをドライエッチングし、シリコン基板（より具体的にはソースもしくはドレインの如き半導体領域）４０の主面を露出する工程である。シリコン窒化膜４２とシリコン酸化膜２３の選択性を得るには高度な堆積制御が必要であり、エッチング条件が微妙に変化することでコンタクト部の開口不良あるいはテーパ形状等の形状不良を引き起こす。
このような図１７あるいは図１８に示したコンタクトホール形成工程に、実施例１あるいは実施例２で述べたエッチング結果の評価方法が適用される。
また、これらのコンタクトホール形成工程では、図１４に示すエッチング装置が適用される。以下、その実施例を説明する。
原料ガスとして、Ａｒ／Ｃ５Ｆ８／Ｏ２混合ガス系を用い、ガス圧力が２Ｐａになる様に設定する。このガス条件で例えば、図１７に示した直径０．１μｍの微細ホール（コンタクトホールＣＨ）をエッチングする場合、添加するＯ２流量とエッチストップが発生する最大アスペクト比はＯ２流量に対し、図１５の関係が成り立つ。これより、エッチストップはＯ２流量に対し急激に改善し、アスペクト比４付近にエッチングを抑制する領域が存在することが分る。すなわち、添加するＯ２流量を必要最低限に抑制し、マスク選択比を向上するには、アスペクト比４付近までＯ２流量を増加し、それ以降ではＯ２流量を低減するステップエッチが有効であることが明らかになった。
本実施例では図１４に示すように、基本構成は図１を参照し、実施例１で述べたとおりである。特に、Ｏ２流量制御のためにガス流量計１０がＡ／Ｄ変換部３８を介してレシピ制御用計算機３９に電気的接続されている。本実施例では図１６に示したＯ２流量の制御ステップによりエッチングが行われる。予めレシピ制御用計算機３９にアスペクト比と添加Ｏ２流量の関係を入力しておくことで、経時変化よるエッチングレートの変動に左右されず、上記課題を解決できる。ここではガス流量の制御系のみを示したが、ガス圧力、高周波電力、高周波バイアス電力等、他の外部パラメータの制御にも適用できる。
コンタクトホール形成工程の後、そのコンタクトホールＣＨ内には金属を埋め込む、いわゆるプラグ形成工程が成される。そして、このプラグ形成工程の後、配線形成工程が周知のスパッタリング法およびフォトリゾグラフィ技術を用いて行われる。
なお、半導体装置の製造過程において、図１８に示すＳＡＣ形成工程は、図１７に示すＨＡＲＣ形成工程に先立って行われる。図１８に示すＨＡＲＣ形成工程は図１８に示す層間絶縁膜２３Ａ上に形成される絶縁膜２３Ｂに対して行われる。
以上、具体的実施例に基づき説明した本発明によれば、エッチングでコンタクトホールの形成を行うエッチング方法において、エッチング深さやレジスト等のマスク選択比をエッチングを行っている過程、もしくはエッチング終了後のエッチング処理室からウエハを搬送する過程において、非破壊かつ簡便にモニターし、早期のロット停止やプロセス条件へのフィードバックを可能にする。これにより、ＤＲＡＭに代表される多量少品種生産だけでなく、少量多品種生産が必要なロジック製品等でも生産性の向上が可能となる。
本発明によれば、半導体装置の製造過程、特にコンタクトホール形成工程において、エッチング深さやレジスト等のマスク選択比を、エッチングの過程もしくはエッチング終了後、エッチング処理室からウエハを搬送する過程で非破壊かつ簡便にモニターし、早期のロット停止やプロセス条件へのフィードバックを可能にする。これにより、半導体装置の歩留りの向上及び生産性の向上が図れる。
Claims (5)
- 真空容器と、前記真空容器に原料ガスを導入するためのガス導入手段と、および高周波電力導入手段とを有するプラズマエッチング装置が準備され、前記ガス導入手段により前記真空容器内に導入されたガスを前記高周波電力でプラズマ化し、前記プラズマ雰囲気中で半導体ウエハ主面に選択的に複数の穴を形成する工程を含む半導体装置の製造方法であって、
前記プラズマエッチング装置は、半導体ウエハが接して設置される、水平方向に移動が可能な第１の電極と、前記第１の電極に対向して配置され、上下方向に移動が可能な第２の電極と、前記第１、第２の電極とに電気的接続されたインピーダンスメータと、前記インピーダンスメータにA/D変換部を介して電気的に接続された計算機とを備えたエッチング深さ検査装置を備え、
前記穴を形成した後に、エッチング深さ検査装置により、前記半導体ウエハ主面の平坦部と穴部との静電容量を測定する工程と、前記平坦部と前記穴部とで取得した静電容量を比較し、前記平坦部の静電容量の測定値と前記穴部の静電容量の測定値との差を求める工程とを有し、
前記穴部を測定する前記第２の電極が半導体ウエハを走査する工程を備えており、この走査工程によって前記静電容量が最小となるように前記第２の電極位置を決定することを特徴とする半導体装置の製造方法。 - 請求の範囲第１に記載の半導体装置の製造方法において、
前記プラズマエッチング装置はロードロック室およびアンロードロック室を具備し、前記アンロードロック室に前記第１、第２の電極が設置されていることを特徴とする半導体装置の製造方法。 - 請求の範囲第１に記載の半導体装置の製造方法において、
前記第１の電極には前記半導体ウエハの裏面に接する複数の突起電極が配置されていることを特徴とする半導体装置の製造方法。 - 請求の範囲第１項に記載の半導体装置の製造装置において、
前記第２の電極の先端部は直径が０．１ｍｍから３ｍｍである円状面であることを特徴とする半導体装置の製造装置。 - 請求の範囲第１項に記載の半導体装置の製造方法において、
前記第２の電極と前記半導体ウエハの表面との間隔を０．１μｍから５０μｍの間とすることを特徴とする半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2002/010844 WO2004036638A1 (ja) | 2002-10-18 | 2002-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004036638A1 JPWO2004036638A1 (ja) | 2006-02-16 |
| JP4169004B2 true JP4169004B2 (ja) | 2008-10-22 |
Family
ID=32104842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004544716A Expired - Fee Related JP4169004B2 (ja) | 2002-10-18 | 2002-10-18 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7372582B2 (ja) |
| JP (1) | JP4169004B2 (ja) |
| WO (1) | WO2004036638A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100530500B1 (ko) * | 2003-07-31 | 2005-11-22 | 삼성전자주식회사 | 포토리소그래피 공정 모니터링 방법과 장치 |
| US7486878B2 (en) * | 2006-09-29 | 2009-02-03 | Lam Research Corporation | Offset correction methods and arrangement for positioning and inspecting substrates |
| US7479236B2 (en) * | 2006-09-29 | 2009-01-20 | Lam Research Corporation | Offset correction techniques for positioning substrates |
| US8135485B2 (en) | 2007-09-28 | 2012-03-13 | Lam Research Corporation | Offset correction techniques for positioning substrates within a processing chamber |
| US7977123B2 (en) * | 2009-05-22 | 2011-07-12 | Lam Research Corporation | Arrangements and methods for improving bevel etch repeatability among substrates |
| JP5730521B2 (ja) * | 2010-09-08 | 2015-06-10 | 株式会社日立ハイテクノロジーズ | 熱処理装置 |
| US8778204B2 (en) * | 2010-10-29 | 2014-07-15 | Applied Materials, Inc. | Methods for reducing photoresist interference when monitoring a target layer in a plasma process |
| JP2012227200A (ja) * | 2011-04-15 | 2012-11-15 | Disco Abrasive Syst Ltd | エッチング量検出方法 |
| CN103000549B (zh) * | 2011-09-15 | 2015-01-14 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 腔室装置和具有它的基片处理设备 |
| KR20210041654A (ko) * | 2019-10-07 | 2021-04-16 | 삼성전자주식회사 | 반도체 기판 측정 장치, 이를 이용한 반도체 기판 처리 장치 및 반도체 소자 형성 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4615620A (en) * | 1983-12-26 | 1986-10-07 | Hitachi, Ltd. | Apparatus for measuring the depth of fine engraved patterns |
| JPH0654221B2 (ja) * | 1985-04-12 | 1994-07-20 | 株式会社日立製作所 | 段差測定装置およびその方法 |
| JPH06177219A (ja) * | 1992-12-07 | 1994-06-24 | Mitsubishi Electric Corp | エッチング深さ測定方法および測定装置 |
| US5792376A (en) * | 1995-01-06 | 1998-08-11 | Kabushiki Kaisha Toshiba | Plasma processing apparatus and plasma processing method |
| JP2000131028A (ja) | 1998-10-29 | 2000-05-12 | Toshiba Corp | 深さ測定方法、深さ測定装置、エッチング方法及びエッチング装置 |
| US6268293B1 (en) * | 1999-11-18 | 2001-07-31 | International Business Machines Corporation | Method of forming wires on an integrated circuit chip |
| JP2001284323A (ja) | 2000-03-30 | 2001-10-12 | Toshiba Corp | エッチング深さ検出装置、エッチング装置及びエッチング深さ検出方法、エッチング方法、半導体装置製造方法 |
| JP3713426B2 (ja) * | 2000-09-11 | 2005-11-09 | 株式会社東芝 | エッチング深さ測定方法および装置、エッチング方法 |
-
2002
- 2002-10-18 JP JP2004544716A patent/JP4169004B2/ja not_active Expired - Fee Related
- 2002-10-18 US US10/531,700 patent/US7372582B2/en not_active Expired - Fee Related
- 2002-10-18 WO PCT/JP2002/010844 patent/WO2004036638A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004036638A1 (ja) | 2004-04-29 |
| US7372582B2 (en) | 2008-05-13 |
| JPWO2004036638A1 (ja) | 2006-02-16 |
| US20060141795A1 (en) | 2006-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601396B2 (en) | 3D NAND staircase CD control by using interferometric endpoint detection | |
| KR101116589B1 (ko) | 에칭 깊이 제어용 장치 및 방법 | |
| US6383824B1 (en) | Method of using scatterometry measurements to control deposition processes | |
| KR101124186B1 (ko) | 유전체 에칭 효율 개선을 위해 통합된 계측을 이용하는방법 및 장치 | |
| JP4601295B2 (ja) | コンタクト開口の製造を監視して検査する方法 | |
| US9362185B2 (en) | Uniformity in wafer patterning using feedback control | |
| JP4169004B2 (ja) | 半導体装置の製造方法 | |
| US6365423B1 (en) | Method of inspecting a depth of an opening of a dielectric material layer | |
| US7733502B2 (en) | Roughness evaluation method and system | |
| US6869810B2 (en) | Manufacturing method of semiconductor device | |
| CN109285793A (zh) | 介电质层中的空洞检测方法及半导体器件的制造方法 | |
| US7923268B2 (en) | Method of measuring resistivity of sidewall of contact hole | |
| KR100704822B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20040072780A (ko) | 박막의 두께 측정 방법 | |
| KR101018837B1 (ko) | 반도체 제조 공정을 제어하기 위한 고수율의 분광 스케테로메트리측정을 사용하는 방법과 이를 구현하는 시스템 | |
| US8492174B2 (en) | Etch tool process indicator method and apparatus | |
| US8034721B2 (en) | Manufacturing method of semiconductor device | |
| JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
| Hodges et al. | Improved gate process control at the 130-nm node using spectroscopic-ellipsometry-based profile metrology | |
| US7989228B2 (en) | Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing | |
| Nowakowski et al. | An innovative technique for large-scale delayering of semiconductor devices with nanometric-scale surface flatness | |
| US11385187B1 (en) | Method of fabricating particle size standards on substrates | |
| US20220392785A1 (en) | Small gas flow monitoring of dry etcher by oes signal | |
| KR920001876B1 (ko) | Sem의 파형을 이용한 마스킹(masking) 및 에칭(etching) 공정의 안정성 확인방법 | |
| JPH07263418A (ja) | 平坦度制御装置および平坦度制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |