KR100704822B1

KR100704822B1 - 반도체 장치의 제조 방법

Info

Publication number: KR100704822B1
Application number: KR1020057006544A
Authority: KR
Inventors: 노부유끼 네기시; 게네쯔 요꼬가와; 마사루 이자와
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2005-04-15
Filing date: 2002-10-18
Publication date: 2007-04-09
Also published as: KR20050059266A

Abstract

본 발명의 목적은 수율 및 생산성 향상을 도모할 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다. 본 발명에 관한 반도체 장치의 제조 방법은, 본 발명은 진공 용기(1)와, 상기 진공 용기(1)내에 설치된 웨이퍼(8)를 설치하기 위한 서셉터(7)와, 상기 진공 용기에 원료 가스를 도입하기 위한 가스 도입 수단(2), 및 고주파 전력 도입 수단(6)을 갖는 플라즈마 에칭 장치가 준비되고, 상기 가스 도입 수단(2)에 의해 상기 진공 용기(1)내에 도입된 가스를 상기 고주파 전력으로 플라즈마화하여, 상기 플라즈마 분위기 내에서 웨이퍼 주면의 산화막(23)에 선택적으로 복수의 홀을 형성하는 공정을 포함하는 반도체 장치의 제조 방법으로서, 상기 홀을 형성하는 공정에서 상기 반도체 웨이퍼 주면의 평탄부와 홀부에 연속 스펙트럼을 갖는 광(15)을 조사시켜, 상기 평탄면과 상기 홀부의 반사율 변화를 측정하는 것을 특징으로 한다.

반도체 장치, 플라즈마 에칭, 층간 절연막, 콘택트 홀, 마스크 선택비

Description

반도체 장치의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

본 발명은 반도체 기술 분야, 특히 층간 절연막의 콘택트 홀 형성 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.

반도체 장치의 제조 과정에 있어서, 웨이퍼 주면에 형성된 층간 절연막(주로 산화 실리콘을 주성분으로 하는 절연막)에, 플라즈마를 이용한 드라이 에칭 방법으로 콘택트 홀을 형성하고, 그 콘택트 홀내에 반도체 혹은 금속을 충전하는 공정이 있다. 이 콘택트 홀 형성에서는, 베이스의 반도체 영역 표면 혹은 하층 배선이 노출할 때까지 에치 스톱하지 않고 완전하게 개공하는 것이 반도체 장치의 수율 향상에 불가결하다. 따라서, 콘택트 홀의 미세화에 수반하여, 에칭의 난이도가 높아지고 있는 상황하에 있어서, 원하는 에칭 처리를 행하기 위해, 에칭의 진행 상황, 특히 에칭 깊이를 정확하게 파악하여, 프로세스 조건에 반영시키는 것이 극히 중요하게 된다.

콘택트 홀 형성이 도중에 에치 스톱하여 베이스의 반도체 영역 또는 배선이 노출하지 않는 상황을 비개공(非開孔)이라고 한다. 종래, 이 비개공에 의한 수율의 저하를 억제하기 위해, 주사 전자 현미경 SEM(Scanning Electron Microscopy) 등에 의한 단면 관찰이나 전위 콘트라스트 방식에 의한 비개공 검사를 행하여, 불 량의 원인을 특정하고 있었다.

그러나, 종래의 방법에서는, 실제로 로트로부터 웨이퍼를 발출하여 SEM 등의 검사 장치용의 샘플(시료)을 작성할 필요가 있다. 이 때문에, 논프로덕트 웨이퍼가 필요한 점과, 제조 프로세스에의 피드백에 시간이 걸리는 점 때문에, 생산성의 저하를 초래하고 있었다. 또, 논프로덕트 웨이퍼란 반도체 장치의 제조에 직접 기여하지 않는 웨이퍼를 말한다.

또한, 홀 지름의 미세화가 진행하여, 직경이 100nm 이하로 되어가고 있는 상황하에서는, 자외로부터 가시역 파장의 광은 패턴 경계의 영향없이 패턴 저부까지 입사하기 어렵고, 패턴 상부와 저부의 광로 길이차를 이용한 간섭 파형 측정 방식으로는, 실용할 만한 S/N비를 충분히 얻을 수 없다.

또, 일본 특허공개 2000-131028호 공보나 일본 특허공개 2001-284323호 공보에 개시되어 있는 바와 같이, 콘택트 홀의 에칭 깊이를 실시간으로 모니터링하는 수단으로서는, 패턴 상부와 저부의 광로 길이차에 의한 간섭 파형으로부터 에칭 깊이를 구하는 방식이 있다.

본 발명의 목적은 수율 및 생산성 향상을 도모할 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.

본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

본 발명은 진공 용기와, 상기 진공 용기 내에 설치된 반도체 웨이퍼를 설치하기 위한 서셉터와, 상기 진공 용기에 원료 가스를 도입하기 위한 가스 도입 수단, 및 고주파 전력 도입 수단을 갖는 플라즈마 에칭 장치가 준비되고, 상기 가스 도입 수단에 의해 상기 진공 용기 내에 도입된 가스를 상기 고주파 전력으로 플라즈마화하여, 상기 플라즈마 분위기 내에서 반도체 웨이퍼 주면에 선택적으로 복수의 홀을 형성하는 공정을 포함하는 반도체 장치의 제조 방법으로서, 상기 홀을 형성하는 공정의 동안 혹은 그 후에 상기 반도체 웨이퍼 주면의 평탄부와 홀부에 연속 스펙트럼을 갖는 광을 조사시켜, 상기 평탄부와 상기 홀부의 반사율 변화를 측정하는 공정을 구비하는 것을 특징으로 한다.

본 발명에 따르면, 에칭 과정에 있어서, 간편하게 광학 특성을 측정함으로써, 비파괴로 에칭 상태, 특히 콘택트 홀의 에칭 깊이를 모니터링하여, 조기의 로트 정지나 프로세스 조건으로의 피드백을 행하는 것이다. 이에 따라, DRAM(Dynamic Randam Access Memory)으로 대표되는 다량 소품종 생산 뿐만 아니라, 소량 다품종 생산이 필요한 로직 제품 등에서도 생산성의 향상에 공헌할 수 있다.

도 1은 본 발명의 제1 실시예에서 이용하는 에칭 깊이 검사 기능이 있는 드라이 에칭 장치의 개략도.

도 2는 본 발명의 제1 실시예에 관한 웨이퍼의 부분 단면도.

도 3은 본 발명의 제1 실시예에 관한 웨이퍼의 평면도.

도 4는 본 발명의 제1 실시예에 관한 검출 광조사 위치의 주사 과정을 도시하는 설명도.

도 5는 본 발명의 제1 실시예에 관한 평탄부와 홀부의 반사율의 파장 의존성과 간섭 피크의 파장 시프트량을 나타내는 특성도.

도 6은 본 발명의 제1 실시예에 관한 간섭 피크의 파장 시프트량과 에칭 시간의 관계를 나타내는 특성도.

도 7은 본 발명의 제1 실시예에 관한 에칭 완료시의 파장 시프트량과 웨이퍼 처리 매수의 관계를 나타내는 특성도.

도 8은 본 발명의 제1 실시예에서 이용하는 멀티 챔버 방식의 플라즈마 에칭 장치의 개략도.

도 9는 본 발명의 제2 실시예에서 이용하는 에칭 깊이 검사 기능이 있는 언로드 로크실의 개략도.

도 10은 본 발명의 제2 실시예에 관한 임피던스 측정의 측정확도와 측정 주파수의 관계를 나타내는 특성도.

도 11은 본 발명의 제2 실시예에 관한 웨이퍼 주면의 평탄부에서의 상부 전극과 하부 전극 사이의 용량을 나타내는 등가 회로도.

도 12는 본 발명의 제2 실시예에 관한 웨이퍼 주면의 홀부에서의 상부 전극과 하부 전극 사이의 용량을 나타내는 등가 회로도.

도 13은 본 발명의 제2 실시예에 관한 에칭 깊이와 ΔC의 관계를 나타내는 특성도.

도 14는 본 발명의 제3 실시예에서 이용하는 에칭 깊이 검사 기능이 있는 드라이 에칭 장치의 개략도.

도 15는 본 발명의 제3 실시예에 관한 첨가 O₂ 유량과 에치 스톱이 발생하는 최대 애스펙트비의 관계를 나타내는 특성도.

도 16은 본 발명의 제3 실시예에 관한 O₂ 유량의 제어 단계를 나타내는 시퀀스도.

도 17은 본 발명의 제3 실시예에 관한 HARC 형성 공정에서의 반도체 장치의 부분 단면도.

도 18은 본 발명의 제3 실시예에 관한 SAC 형성 공정에서의 반도체 장치의 부분 단면도.

본 발명을 더욱 상세하게 서술하기 위해, 첨부의 도면에 따라 이를 설명한다.

(제1 실시예)

본 발명의 실시예에 이용하는 에칭 깊이 검사 기능이 있는 드라이 에칭 장치의 구성도를 도 1에 도시한다. 이 에칭 장치에 따르면, 가스 도입관(2), 샤워 플레이트(3)를 통해 진공 용기(1)에 원료 가스를 도입하고, 고주파 전원(6)에서 발생한 고주파 전계에 의해 플라즈마를 형성한다. 진공 용기(1)(에칭 처리실)내는 터보 분자 펌프와 같이 고배기(高排氣)는 가능한 진공 배기 수단(도시 생략)에 의해 감압되고, 그 내부의 압력 조정은 컨덕턴스 벨브(21)로 행한다. 진공 용기(1)내에는 하부 전극(7)이 있고, 이 하부 전극(7)상에 반도체 웨이퍼(8)가 설치된다. 반 도체 웨이퍼(8)는 예를 들면 단결정 실리콘(Si)으로 이루어지고, 그 내부에는 천구(淺溝) 분리 영역 및 그 천구 분리 영역으로 구획된 반도체 영역(활성 영역)을 갖는다. 그리고, 반도체 웨이퍼(8)의 주면에는 이산화실리콘(구체적으로는 TEOS막)으로 이루어지는 절연막(층간 절연막)을 갖는다. 이 하부 전극(7)에는 고주파 바이어스 전원(9)이 접속되어 있다. 고주파 파이어스 전원(9)의 주파수는 400kHz∼1.56MHz, 바람직하게는 800kHz이다. 진공 용기(1)내를 감압 분위기로 유지하고, 고주파 바이어스 전원(9)에 의해 하부 전극(7)에 발생하는 약 0.5kV∼2kV의 Vpp(Peak to Peak) 전압에 의해 플라즈마 내의 이온을 끌어 들여 절연막의 에칭을 행한다.

다음으로, 에칭 장치에 내장된 에칭 깊이 검사 기능(에칭 깊이 측정 장치)에 대해 상세하게 설명한다.

본 실시예의 에칭 깊이 측정 장치는 진공 용기(1)의 상부에 설치되어 있다. 즉, 진공 용기(1)의 천정부에는 검출광(15)을 도입하기 위한 석영창(14)이 구비되어 있다. 이 석영창에는 렌즈(13)를 통해 검출광인 Xe 램프(11)로부터의 백색광(350nm 이상의 연속 스펙트럼)이 입사한다. 검출광의 일부 성분은 웨이퍼(8)상을 조사하고, 반사광이 동일 광로를 지나 빔 스플리터에서 반사되어, 검출계에 입사한다. 또한, 검출광 중, 다른 성분은 참조광으로서 빔 스플리터(12)를 거쳐 직접 검출계로 유도된다. 검출계는 분광기(16), 다이오드 어레이(17)에 의해 구성되어 있으며, 입사한 입사광 강도, 반사광 강도의 파장 분포를 순시적으로 측정할 수 있다. 렌즈(13)는 웨이퍼(8)상에 초점을 맞추기 위해, 상하 이동 스테이지(도시 생 략)에 설치되어 있다. 그리고, 이들 에칭 깊이 측정 장치는 수평 방향으로 이동 가능한 XY 이동 테이블(18)에 설치되어 있다. XY 이동 테이블(18)은 D/A 변환부(38)를 통해 계산기(20)에 전기적으로 접속되어 있다. 또한, 계산기(20)는 A/D 변환부(19)를 통해 다이오드 어레이(17)에 전기적으로 접속되어 있다.

또, 본 실시예에서는 광원, 광학계, 검출계가 1세트 구비되어, 평탄부 측정 및 홀부 측정이 실시간으로 행해지는 것이다. 그러나, 검사 스루풋 향상을 위해, 광원, 광학계 및 검출계를 2세트 구비하여, 하나는 홀부 측정용, 다른 하나는 평탄부 측정용으로 하여도 된다.

상기와 같이 구성된 에칭 깊이 측정 장치를 이용한 측정 방법을, 도 1 내지 도 5를 참조하여, 이하에 설명한다. 또, 도 2는 웨이퍼(Si 기판(40))상에 산화막(23)을 퇴적시키고, 복수의 콘택트 홀 형성용의 홀을 갖는 레지스트 마스크(22)로 산화막(23)에 홀 패턴을 전사하고 있는 상태를 도시하는 웨이퍼의 부분 단면도이다. 도 2에 도시하는 바와 같이, 산화막(23)(절연막)상에 형성된 레지스트 마스크(22)는 복수의 홀 패턴부와 홀 패턴이 형성되어 있지 않은 평탄부를 갖는다. 도 3은 홀 패턴이 형성된 웨이퍼의 평면도이다. 웨이퍼(8)의 주면에는 IC 칩을 구성하는 패턴(24)이 격자 형상으로 배열되어 있다. 그리고, 각 칩 패턴(24)내에는 홀 패턴(복수의 홀)이 형성되어 있다. 도 4는 홀 패턴이 밀집하고 있는 칩 패턴내의 일부분을 도시하는 평면도이다.

우선, 도 1에 있어서, 도 3에 도시한 웨이퍼 패턴(24)의 데이터가 입력되어 있는 계산기(20)로부터, 홀 패턴이 형성되어 있지 않은 평탄부의 위치를 산출하여, XY 이동 테이블(18)에서 평탄부 측정용의 검출광 위치를 결정한다. 검출광(15)은 Xe 램프(11)로부터 렌즈(13)를 통해, 웨이퍼(8)상의 측정 위치에 조사된다. 즉, 도 2에 도시하는 바와 같이, 홀 패턴이 형성되어 있지 않은 평탄부(22A)에 검출광(15A)이 수직 입사 혹은 소정 각도를 유지하며 경사 입사된다. 그 때, 웨이퍼상의 측정 위치에서 초점이 맞도록, 상하 이동 스테이지를 상하시킨다. 여기에서, 분광기(16), 다이오드 어레이(17)를 이용하여, 입사광과 반사광의 강도비인 반사율의 파장 의존성을 측정하고, 참조 데이터로서 계산기(20)에 저장한다. 평탄부 측정에서는 레지스트 마스크(22) 표면에서의 반사광과, 레지스트(22)와 산화막(23)의 계면에서의 반사광과의 위상 편차에 의해 간섭이 발생하게 된다.

다음으로, 실제로 측정하는 측정 위치를 계산기(20)로부터 출력하고, XY 이동 테이블(18)을 구동하여, 검출광의 위치를 일단 결정한다. 평탄부와 마찬가지로, 검출광(15)은 Xe 램프로부터 렌즈를 통해, 웨이퍼상의 측정 위치에 조사된다. 또한, 웨이퍼상의 측정 위치에서 초점이 맞도록, 상하 이동 스테이지를 상하시킨다. 즉, 도 2에 도시하는 바와 같이, 홀 패턴이 형성되어 있는 홀부(22B)에 검출광(15B)이 입사된다. 이 때의 입사는 상기 평탄부(22A)로의 입사와 동일 조건으로 행해진다. 즉, 평탄부(22A)로의 입사가 수직 입사라면 홀부(22B)로의 입사도 수직 입사로 된다.

그리고, 도 4에 도시하는 바와 같이, XY 이동 테이블을 주사시켜, 검출광의 반사율의 파장 의존성을 각 점에서 측정한다. 먼저 취득한 참조 데이터의 간섭 피크 위치에 대한 파장 시프트량을 계산하여, 그 값이 최대가 되는 곳에 XY 이동 테 이블을 고정한다. 이 공정에 의해, 로직 제품과 같이 홀부의 피치가 큰 패턴에서도, 웨이퍼마다 항상 검출광 조사 영역(25)에 들어가는 홀의 수를 일정하면서도 최대로 유지할 수 있어, 측정 정밀도를 향상시키는 것이 가능해진다.

본 실시예에서는 검출광의 파장을 측정 대상의 홀 지름의 2배 이상으로 설정하고 있기 때문에, 홀부는 에칭의 진행과 함께 매크로한 포러스화가 진행되고 있다고 파악할 수 있어, 도 5에 나타내는 바와 같이 간섭 피크의 파장 시프트가 생긴다. 이 참조 데이터와의 간섭 피크의 파장 시프트량(Δλ)은 측정 영역의 체적 변화를 부여한다.

따라서, 홀부의 산화막 두께와 레지스트막 두께가, 평탄부의 그것과 동일하다고 상정하고, 패턴 데이터로부터 홀 지름을 산출하면, 체적 변화량은 에칭 깊이로 변환된다. 상기 공정 중, 평탄부 및 홀부의 측정 위치 결정 공정 이외의 공정을 에칭 도중에 반복하여 실시함으로써, 실시간으로 에칭 깊이를 측정하는 것이 가능해진다.

다음으로, 레지스트 선택비의 산출 방법을 설명한다. 먼저 취득한 평탄부에서의 반사율의 파장 의존성의 참조 데이터와, 미리 저장되어 있는 웨이퍼의 막두께 구조의 산화막 두께를 이용하여 다중 반사 간섭 모델에 기초하여 산출한 이론 곡선 데이터와의 비교로부터, 그 시점에서의 레지스트막 두께를 산출할 수 있다. 따라서, 초기 막두께와의 차가 그 시점에서의 레지스트 삭감량이 된다. 한편, 이미 설명한 바와 같이, 참조 데이터에 대한 간섭 피크 위치의 파장 시프트량으로부터 홀부의 에칭 깊이가 구해져 있기 때문에, 그 값을 레지스트 삭감량으로 나눔으로써, 레지스트 선택비를 구할 수 있다.

도 6은 에칭 시간과 파장 시프트량의 관계를 나타낸 것이다. 에칭이 진행하는 경우에는 곡선 a에 나타내는 바와 같이, 에칭 시간에 대해 파장 시프트량이 증가해 가지만, 도중에 에치 스톱이 발생한 경우에는 곡선 b와 같이 그 시점으로부터 파장 시프트량이 일정치를 나타낸다. 본 실시예에서는, 예를 들면 에칭 처리중에 곡선 b가 얻어진 경우, 에치 스톱이라고 판단하여, 도 7에 나타내는 바와 같이, 고개공성(高開孔性) 조건으로 레시피를 변경하여 처리를 계속한다. 이에 따라 비개구에 대한 금속 매립, 즉 콘택트 불량을 방지할 수 있어, 스루풋을 유지한 채로, 수율 향상 및 생산성을 향상할 수 있는 시스템을 구축하는 것이 가능해진다.

본 실시예에서는 광원, 광학계, 검출계가 1세트 구비되어 있는 경우를 설명하였지만, 광원으로부터의 검출광을 빔 스플리터 등 광학 소자로 분할하여 광학계, 검출계를 2세트 구비함으로써도 마찬가지의 효과를 얻을 수 있다. 또한, 홀부에서의 검출광의 반사율 측정만을 웨이퍼마다 행함으로써, 경시 변화의 모니터에도 이용할 수 있다.

또한, 본 실시예에서는 실시간으로 에칭 깊이 측정을 행하는 구성을 설명하였는데, 이 에칭 깊이 측정 장치는 가스 분위기를 불문하고 설치가 가능하다. 즉, 에칭 깊이 측정 장치는, 에칭을 행하는 진공 용기 이외에, 예를 들면 도 8에 도시하는 언로드 로크실(29)과 같은, 에칭후에 웨이퍼를 반송하여 어느 시간 정체하는 장소에도 설치 가능하다. 이에 따라, 스루풋을 저하시키는 일 없이, 에칭 깊이를 모니터링할 수 있다. 콘택트 홀의 에칭 깊이를 모니터링함으로써, 계속하여 에칭 처리해야 할 반도체 웨이퍼에 대한 처리 정지나 에칭 프로세스 조건으로의 피드백을 행한다.

계속해서, 이와 같이 하여 형성된 스루홀내에는, 텅스텐(W) 혹은 동(Cu)과 같은 금속이 매립된다.

(제2 실시예)

도 9 내지 도 13을 참조하여, 정전 용량 측정에 의해 에칭 깊이를 관측하는 실시예를 설명한다.

본 실시예에 따르면, 측정 수단은 언로드 로크실, 예를 들면 도 8에 도시한 언로드 로크실(29)에 설치되어 있다. 언로드 로크실은 에칭 처리실에서 처리된 웨이퍼를 웨이퍼 카세트로 배출하기 위한 중간 진공실이다.

도 9에 있어서, 언로드 로크실(29)의 천정부에는 웨이퍼의 표면에 대향하도록, 측정용 상부 전극(제2 전극)(30)이 설치되어 있다. 이 측정용 상부 전극(30)은 진공 용기와 절연체(31)로 전기적으로 아이솔레이션되어 있다. 웨이퍼에 대향하는 상부 전극(3O)의 단부면은 직경 0.1mm 내지 3mm의 원 형상 평면을 이루고 있다. 그리고, 이 상부 전극(30)은 웨이퍼 표면과의 간격을 0.1㎛ 내지 50㎛로 설정할 수 있도록 상하 이동 스테이지(32)에 설치되어 있고, 간격을 모니터링하기 위해, 전극 선단부에는 레이저 변위계(33)가 설치되어 있다. 한편, 웨이퍼가 설치되는 측정용 하부 전극(제1 전극)(35)은 XY 양방향으로 이동할 수 있는 XY 이동 테이블(36)상에 설치되어 있어, 임의의 위치를 측정할 수 있다. 이 XY 이동 테이블(36)은 A/D 변환부(38A)를 통해 계산기(20)에 전기적으로 접속되어 있다. 상하 이 동 스테이지(32)는 A/D 변환부(38B)를 통해 계산기(20)에 전기적으로 접속되어 있다. 레이저 변위계(33)는 A/D 변환부(19)를 통해 계산기(20)에 전기적으로 접속되어 있다. 하부 전극(35)에는 웨이퍼 이면의 산화막을 관통하여, 항상 안정되게 콘택트가 취해지도록 선단이 예리한 돌기 전극(34)이 복수 구비되어 있다. 그리고, 상부 전극(30), 하부 전극(35) 사이에는 임피던스 메터(37)가 전기적으로 접속되어 있어, 전극간의 용량을 측정할 수 있다. 임피던스 메터(37)는 A/D 변환부(38C)를 통해 계산기(20)에 전기적으로 접속되어 있다.

다음으로, 에칭 깊이의 측정 방법을 설명한다.

우선, 도 9에 도시하는 바와 같이 에칭후의 웨이퍼(8)를 반송하여 하부 전극(35)상에 설치한다. 웨이퍼에 따라서는 이면에 산화막이 형성되어 있기 때문에, 돌기 전극을 대어 확실하게 콘택트를 취한다. 이 경우, 어느 2점의 돌기간의 저항을 웨이퍼 설치마다 측정하면, 이면 콘택트의 재현성이 보증된다. 단, 미소한 돌기 전극이 아니라도 확실히 콘택트가 취해지는 수단이라면, 본 실시예의 범위에 들어가는 것은 물론이다.

다음으로, 계산기(20)에 미리 저장되어 있는 웨이퍼의 패턴 데이터를 기초로, XY 이동 테이블(36)을 구동시켜, 패턴이 없는 평탄부의 측정 위치에 전극(30)을 이동한다. 그 후, 레이저 변위계(33)의 출력치를 피드백하면서 상하 이동 스테이지(32)를 구동하여, 웨이퍼(8) 표면과 상부 전극(30) 표면과의 간격을 설정치로 고정한다. 도 10은 임피던스 메터의 측정확도와 측정 주파수의 관계를 나타낸 것이다. 본 실시예에서는, 측정확도가 최소로 되도록 측정 주파수를 100kHz로 하였 다.

이 평탄부의 측정 위치에서 임피던스 측정을 행한다. 측정 결과는, 도 11에 나타내는 바와 같이 전극-웨이퍼 간격 용량(Cg), 레지스트 용량(Cm), 산화막 용량(Cf)이 직렬로 접속된 합성 용량과 등가이다.

다음으로, XY 이동 테이블(36)에서 상부 전극(30)의 위치를 측정 위치인 홀부로 가지고 간다. 여기에서도 평탄부의 측정과 마찬가지로 임피던스 측정으로부터 합성 용량을 측정한다. 여기에서, 제1 실시예와 마찬가지로, 에칭에 의해 형성된 홀군을 매크로한 포러스화로 상정하면, 도 12에 나타내는 바와 같이, 홀부의 용량(Ch)과, 산화막이 충전되어 있는 부분(홀부 주변 부분)의 용량(Cf′)의 병렬 용량으로 파악할 수 있다. 따라서, 에칭에 의해 합성 용량은 감소하기 때문에, 평탄부의 값과의 차인 ΔC와 에칭 깊이의 관계는 도 13과 같이 된다. 여기에서는, 산화막 두께 2㎛, 개공 면적의 비율 20%, 전극-웨이퍼 간격 1㎛를 상정하였다. 이 경우, ΔC는 에칭 깊이와 함께 증대하여, 에칭 깊이 2㎛에서 ΔC=0.47(pF)이 된다. 이는 합성 용량에 대해 약 5%의 값으로서 충분히 측정할 수 있는 값이다.

다음으로, 측정 위치의 재현성 향상에 대해 설명한다. 제1 실시예에서 설명한 경우와 마찬가지로, 웨이퍼가 설치되어 있는 XY 이동 테이블을 홀부의 측정 위치 부근에서 주사시킨다. 각 위치에서 합성 용량을 측정하여, 그 값의 최소치와 앞서 구한 평탄부의 합성 용량과의 차를 진정한 ΔC로 한다. 이 공정에 의해, 로직 제품과 같이 홀부의 피치가 큰 패턴에서도, 웨이퍼마다 항상 상부 전극의 측정 범위에 들어가는 홀의 수를 일정하면서도 최대로 유지할 수 있기 때문에, 측정 정 밀도를 향상시키는 것이 가능해진다.

상기 검사에 의해 에칭에 의한 스루홀 형성이 확실하게 실행되어 있으면, 그 형성된 스루홀내에는 텅스텐(W) 혹은 동(Cu)과 같은 금속이 매립된다. 즉, 스루홀내에 금속을 매립하는 공정이 실행된다. 만약, 스루홀이 비개구라면, 에칭 처리될 다음의 반도체 웨이퍼에 대해, 그 에칭 조건은 확실하게 개구되는 레시피로 변경된다.

본 실시예에서도, 제1 실시예와 마찬가지로, 레지스트 선택비를 산출할 수 있다. 먼저 취득한 평탄부에서의 합성 용량과, 미리 저장되어 있는 웨이퍼의 막 두께 구조로부터 산출한 이론 합성 용량과의 비교로부터, 그 시점에서의 레지스트막두께를 산출할 수 있다. 따라서, 초기 막두께와의 차가 에칭 완료후의 레지스트 삭감량이 된다. 한편, 앞서 설명한 바와 같이, 평탄부에서의 합성 용량에 대한 홀부에서의 합성 용량의 차와 산화막 두께, 개공 면적, 전극-웨이퍼 간격의 막 구조로부터 에칭 깊이가 구해지고 있기 때문에, 그 값을 레지스트 삭감량으로 나눔으로써, 레지스트 선택비를 구할 수 있다.

(제3 실시예)

도 14 내지 도 18을 참조하여, 보다 구체적인 반도체 장치의 제조 방법의 실시예를 이하에 설명한다. 반도체 장치(LSI)의 미세화에 수반하여 고정밀도 에칭이 요구되는 콘택트 홀 형성 공정을 도 17 및 도 18에 도시한다.

우선, 도 17은 층간 절연막(구체적으로는 TEOS막)에 대한 HARC(High Aspect Ratio Contact hole)라 불리는 콘택트 홀 형성 공정의 단면도를 도시한다. HARC 형성은 홀 지름 0.13㎛로부터 장래적으로는 0.1㎛ 이하에서 깊이 2㎛로 매우 깊은 홀을 층간 절연막(23B)에 형성할 필요가 있다. 이 때의 드라이 에칭 가공에서는 홀 바닥에서의 개구 불량, 테이퍼 형상 등에 의한 형상 불량에 의해 콘택트 불량이 발생하여, 수율 저하를 일으키기 쉽다.

도 18은 SAC(Self-Align Contact)라 불리는 콘택트 홀 형성 공정의 단면도를 도시한다. SAC 형성은 게이트 전극(41)을 보호하는 실리콘 질화막(42)을 에칭하지 않고 실리콘 산화막(23A)을 드라이 에칭하여, 실리콘 기판(보다 구체적으로는 소스 혹은 드레인과 같은 반도체 영역)(40)의 주면을 노출하는 공정이다. 실리콘 질화막(42)과 실리콘 산화막(23)의 선택성을 얻기 위해서는 고도의 퇴적 제어가 필요하며, 에칭 조건이 미묘하게 변화함으로써 콘택트부의 개구 불량 혹은 테이퍼 형상 등의 형상 불량을 일으킨다.

이와 같은 도 17 혹은 도 18에 도시한 콘택트 홀 형성 공정에, 제1 실시예 혹은 제2 실시예에서 설명한 에칭 결과의 평가 방법이 적용된다.

또한, 이러한 콘택트 홀 형성 공정에서는, 도 14에 도시하는 에칭 장치가 적용된다. 이하, 그 실시예를 설명한다.

원료 가스로서 Ar/C₅F₈/O₂ 혼합 가스계를 이용하여, 가스 압력이 2Pa이 되도록 설정한다. 이 가스 조건에서 예를 들면, 도 17에 도시한 직경 0.1㎛의 미세 홀(콘택트 홀(CH))을 에칭하는 경우, 첨가하는 O₂ 유량과 에치 스톱이 발생하는 최대 애스펙트비는 O₂ 유량에 대해, 도 15의 관계가 성립된다. 이에 따라, 에치 스톱은 O₂ 유량에 대해 급격하게 개선되고, 애스펙트비 4 부근에 에칭을 억제하는 영역이 존재하는 것을 알 수 있다. 즉, 첨가하는 O₂ 유량을 필요최저한으로 억제하여, 마스크 선택비를 향상하려면, 애스펙트비 4 부근까지 O₂ 유량을 증가시키고, 그 이후에서는 O₂ 유량을 저감하는 스텝 에칭이 유효하다는 것이 밝혀졌다.

본 실시예에서는 도 14에 도시하는 바와 같이, 기본 구성은 도 1을 참조하여 제1 실시예에서 설명했던 바와 같다. 특히, O₂ 유량 제어를 위해 가스 유량계(10)가 A/D 변환부(38)를 통해 레시피 제어용 계산기(39)에 전기적으로 접속되어 있다. 본 실시예에서는 도 16에 나타낸 O₂ 유량의 제어 단계에 의해 에칭이 행해진다. 미리 레시피 제어용 계산기(39)에 애스펙트비와 첨가 O₂ 유량의 관계를 입력하여 둠으로써, 경시 변화에 따른 에칭 레이트의 변동에 좌우되지 않고, 상기 과제를 해결할 수 있다. 여기에서는 가스 유량의 제어계만을 나타냈지만, 가스 압력, 고주파 전력, 고주파 바이어스 전력 등, 다른 외부 파라미터의 제어에도 적용할 수 있다.

콘택트 홀 형성 공정후, 그 콘택트 홀(CH)내에는 금속을 매립하는, 이른바 플러그 형성 공정이 이루어진다. 그리고, 이 플러그 형성 공정후, 배선 형성 공정이 주지의 스퍼터링법 및 포토리소그래피 기술을 이용하여 행해진다.

또, 반도체 장치의 제조 과정에 있어서, 도 18에 도시하는 SAC 형성 공정은, 도 17에 도시하는 HARC 형성 공정에 앞서 행해진다. 도 18에 도시하는 HARC 형성 공정은 도 18에 도시하는 층간 절연막(23A)상에 형성되는 절연막(23B)에 대해서 행 해진다.

이상, 구체적 실시예에 기초하여 설명한 본 발명에 따르면, 에칭으로 콘택트 홀의 형성을 행하는 에칭 방법에 있어서, 에칭 깊이나 레지스트 등의 마스크 선택비를 에칭을 행하고 있는 과정, 혹은 에칭 종료후의 에칭 처리실로부터 웨이퍼를 반송하는 과정에 있어서, 비파괴이면서도 간편하게 모니터링하여, 조기의 로트 정지나 프로세스 조건으로의 피드백을 가능하게 한다. 이에 따라, DRAM으로 대표되는 다량 소품종 생산 뿐만 아니라, 소량 다품종 생산이 필요한 로직 제품 등에서도 생산성의 향상이 가능해진다.

본 발명에 따르면, 반도체 장치의 제조 과정, 특히 콘택트 홀 형성 공정에 있어서, 에칭 깊이나 레지스트 등의 마스크 선택비를, 에칭의 과정 혹은 에칭 종료후, 에칭 처리실로부터 웨이퍼를 반송하는 과정에서 비파괴이면서도 간편하게 모니터링하여, 조기의 로트 정지나 프로세스 조건으로의 피드백을 가능하게 한다. 이에 따라, 반도체 장치의 수율의 향상 및 생산성의 향상을 도모할 수 있다.

Claims

진공 용기, 상기 진공 용기 내에 설치된 반도체 웨이퍼를 설치하기 위한 서셉터, 상기 진공 용기에 원료 가스를 도입하기 위한 가스 도입 수단, 고주파 전력 도입 수단을 갖는 플라즈마 에칭 장치가 준비되고, 상기 가스 도입 수단에 의해 상기 진공 용기 내에 도입된 가스를 상기 고주파 전력으로 플라즈마화하고, 상기 플라즈마 분위기 내에서 반도체 웨이퍼 주면에 선택적으로 복수의 홀과 상기 홀이 형성되어 있지 않은 평탄부를 형성하는 공정을 포함하는 반도체 장치의 제조 방법으로서,

상기 홀을 형성하는 공정 동안 혹은 그 후에, 상기 반도체 웨이퍼 주면 상의 홀부에 대하여 연속 스펙트럼을 갖는 광을 조사하여, 상기 평탄부로부터의 반사광을 분광 검출하고,

상기 평탄부에의 광 조사의 입사 조건이 상기 홀부에의 광 조사의 입사 조건과 동일하게 되도록 상기 반도체 웨이퍼를 이동시키고, 상기 평탄부에 연속 스펙트럼을 갖는 광을 조사하여, 상기 평탄부로부터의 반사광을 분광 검출하고,

상기 평탄부로부터의 검출광의 반사율과 상기 홀부로부터의 검출광의 반사율 간의 파장에 대한 시프트량을 측정하고,

상기 시프트량, 막두께 데이터, 및 홀 패턴 데이터에 기초하여, 상기 홀부의 깊이를 산출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제1항에 있어서,

상기 광은 상기 반도체 웨이퍼 주면에 대해 수직 입사 혹은 경사 입사되고, 그 입사광과 반사광의 강도비로부터 상기 반사율을 측정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
삭제
제1항에 있어서,

상기 반도체 웨이퍼 주면은 층간 절연막을 갖고, 상기 층간 절연막에 대해 상기 복수의 홀을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(1) 반도체 기판 상에 절연막 및 상기 절연막 상에 복수의 홀 패턴부와 홀 패턴이 형성되어 있지 않은 평탄부를 갖는 마스크를 형성하는 공정과,

(2) 상기 마스크에 기초하여, 상기 절연막에 복수의 홀을 드라이 에칭에 의해 형성하는 공정과,

(3) 상기 (2) 공정 동안, 상기 평탄부에 연속 스펙트럼을 갖는 광을 조사하여, 상기 평탄부의 반사광을 분광 검출하는 공정과,

(4) 상기 홀부에의 광의 입사 조건이 상기 평탄부에의 입사 조건과 동일하게 되도록 상기 반도체 기판을 이동하는 공정과,

(5) 상기 홀부에 연속 스펙트럼을 갖는 광을 조사하여, 상기 홀부의 반사광을 분광 검출하는 공정과,

(6) 상기 평탄부로부터의 검출광의 반사율과 상기 홀부로부터의 검출광의 반사율 간의 파장에 대한 시프트량을 측정하고, 그 측정 결과에 기초하여 상기 홀부의 깊이를 산출하여, 상기 절연막에 형성한 복수의 홀의 관통을 제어하는 공정과,

(7) 상기 홀부에서의 복수의 홀에 금속을 매립하는 공정

으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
제5항에 있어서,

상기 (2) 공정 중, 상기 광은 상기 반도체 웨이퍼 주면에 대해 수직 입사 혹은 경사 입사되고, 그 입사광과 반사광의 강도비로부터 상기 반사율을 측정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
진공 용기, 상기 진공 용기에 원료 가스를 도입하기 위한 가스 도입 수단, 및 고주파 전력 도입 수단을 갖는 플라즈마 에칭 장치가 준비되고, 상기 가스 도입 수단에 의해 상기 진공 용기 내에 도입된 가스를 상기 고주파 전력으로 플라즈마화하고, 상기 플라즈마 분위기 내에서 반도체 웨이퍼 주면에 선택적으로 복수의 홀을 형성하는 공정을 포함하는 반도체 장치의 제조 방법으로서,

상기 플라즈마 에칭 장치는,

반도체 웨이퍼가 접해서 설치되는, 수평 방향으로 이동이 가능한 제1 전극과,

상기 제1 전극에 대향하여 배치되며, 상하 방향으로 이동이 가능한 제2 전극과,

상기 제1, 제2 전극에 전기적으로 접속된 임피던스 메터와, 상기 임피던스 메터에 A/D 변환부를 통해 전기적으로 접속된 계산기를 구비한 에칭 깊이 검사 장치를 구비하고,

상기 홀을 형성한 후에, 상기 에칭 깊이 검사 장치에 의해, 상기 반도체 웨이퍼 주면의 평탄부와 홀부의 정전 용량을 측정하는 공정과,

상기 평탄부와 상기 홀부에서 취득한 정전 용량을 비교하여, 상기 평탄부의 정전 용량의 측정치와 상기 홀부의 정전 용량의 측정치의 차를 구하는 공정과,

상기 홀부를 측정하는 상기 제2 전극을 상기 반도체 웨이퍼 상에서 주사하는 공정을 구비하고,

이 주사 공정에 의해 상기 정전 용량이 최소로 되도록 상기 제2 전극 위치를 결정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제16항에 있어서,

상기 플라즈마 에칭 장치는 로드 로크실 및 언로드 로크실을 구비하고, 상기 언로드 로크실에 상기 제1, 제2 전극이 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
제16항에 있어서,

상기 제1 전극에는 상기 반도체 웨이퍼의 이면에 접하는 복수의 돌기 전극이 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
제16항에 있어서,

상기 제2 전극의 선단부는 직경이 0.1mm 내지 3mm인 원형면인 것을 특징으로 하는 반도체 장치의 제조 장치.
제16항에 있어서,

상기 제2 전극과 상기 반도체 웨이퍼 표면의 간격을 0.1㎛에서 50㎛의 사이로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
진공 용기, 상기 진공 용기에 원료 가스를 도입하기 위한 가스 도입 수단, 고주파 전력 도입 수단, 및 에칭 깊이 검사 장치를 갖고, 상기 가스 도입 수단에 의해 상기 진공 용기 내에 도입된 가스를 상기 고주파 전력으로 플라즈마화하고, 상기 플라즈마 분위기 내에서 반도체 웨이퍼 주면에 복수의 홀과 상기 홀이 형성되어 있지 않은 평탄부를 형성할 수 있는 플라즈마 에칭 장치로서,

상기 에칭 깊이 검사 장치는,

반도체 웨이퍼가 접해서 설치되는, 수평 방향으로 이동이 가능한 제1 전극과,

상기 제1 전극에 대향하여 배치되며, 상하 방향으로 이동이 가능한 제2 전극과,

상기 제1, 제2 전극에 전기적으로 접속되어, 상기 평탄부와 상기 홀부의 정전 용량을 측정하는 임피던스 메터와,

상기 임피던스 메터에 A/D 변환부를 통해 전기적으로 접속된 계산기를 구비하고,

상기 홀부를 측정하는 상기 제2 전극을 상기 반도체 웨이퍼 상에서 주사하여, 상기 정전 용량이 최소로 되도록 상기 제2 전극 위치를 결정하는 것을 특징으로 하는 플라즈마 에칭 장치.