KR20020063297A - 건식 식각기의 원위치 제어 - Google Patents

건식 식각기의 원위치 제어 Download PDF

Info

Publication number
KR20020063297A
KR20020063297A KR1020027008711A KR20027008711A KR20020063297A KR 20020063297 A KR20020063297 A KR 20020063297A KR 1020027008711 A KR1020027008711 A KR 1020027008711A KR 20027008711 A KR20027008711 A KR 20027008711A KR 20020063297 A KR20020063297 A KR 20020063297A
Authority
KR
South Korea
Prior art keywords
wafer
process tool
etching
current state
tool
Prior art date
Application number
KR1020027008711A
Other languages
English (en)
Other versions
KR100768580B1 (ko
Inventor
랜스포드제레미
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20020063297A publication Critical patent/KR20020063297A/ko
Application granted granted Critical
Publication of KR100768580B1 publication Critical patent/KR100768580B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

방법은 웨이퍼의 표면 비-평탄도를 측정하는 단계를 포함한다. 식각 공정 도구의 현재 상태가 판단된다. 상기 웨이퍼의 표면 비-평탄도는 공정 도구의 현재 상태와 비교된다. 공정 도구의 동작 파라메터는 상기 웨이퍼의 표면 비-평탄도와 공정 도구의 현재 상태의 비교를 기반으로 조정된다. 시스템은 공정 도구, 다수의 측정 디바이스들, 그리고 공정 제어기를 구비한다. 상기 공정 도구는 웨이퍼의 식각 공정을 위해 적용된다. 상기 다수의 측정 디바이스들은 웨이퍼의 표면 비-평탄도를 측정하고 상기 공정 도구의 현재 상태를 판단한다. 상기 공정 제어기는 상기 웨이퍼의 표면 비-평탄도를 상기 공정 도구의 현재 상태와 비교하고, 상기 비교를 기반으로 상기 공정 도구의 동작 파라메터를 조정한다.

Description

건식 식각기의 원위치 제어{IN-SITU CONTROL OF A DRY ETCHER}
제조 업계의 기술 진보의 결과, 많은 새롭고 혁신적인 제조 공정들이 생겨났다. 현재의 제조 공정들, 특히 반도체 제조 공정들은 유용한 반도체 디바이스들을 생산하기 위해서 정밀하게 실행되어야만 하는 다수의 공정 단계들을 요구한다. 적절한 제조 제어를 유지하기 위해서, 다수의 입력들은 일반적으로 상기 공정 단계들을 미세-조정(fine-tune)했다.
반도체 디바이스들의 제조는 반도체 원재료로부터 패키지 된 반도체 디바이스를 생성하기 위해서 다수의 이산 공정 단계들이 필요하다. 반도체 물질의 초기 성장으로부터 시작하여 반도체 결정을 개별 웨이퍼들로 슬라이싱하고, 제조 스테이지들(식각, 도핑, 이온 주입, 또는 유사한것들)을 거쳐, 완성된 디바이스의 패키징 및 최종 시험에 이르기까지 다양한 공정들은 서로 완전히 상이하며, 상기 공정들이 상이한 제어 방식들을 포함하는 상이한 제조 위치들에서 용이하게 수행될 수 있다는 점에서 특화된다.
반도체 디바이스 제조에 영향을 미치는 요인들 중에는 웨이퍼 간 변동들, 제조 머신 도구들의 조업개시 효과(start-up effect), 그리고 제조 반응로들의 메모리 효과들이 있다. 이러한 요인들에의해 악영향을 받는 공정 단계들 중 하나는 반도체 웨이퍼들의 식각 공정이다.
식각 공정은 반도체 웨이퍼 상에 다양한 회로 기하구조들(geometries)을 생성하기위해 포토리소그래피, 증착 그리고 유사한 것과 같은 다른 반도체 공정 기법들과 함께 사용될 수 있다. 일반적으로, 식각 공정은 웨이퍼의 적어도 한 부분을 식각 물질에 노출시키는 단계를 포함한다. 예를 들어, 하나 이상의 식각 공정들을 수행함으로써, 그리고 포토 레지스트와 같은 선택적으로 패턴잉된 보호 코팅의 이용을 통해서 웨이퍼의 표면 상에 형상들이 정의될 수 있다. 상기 보호 코팅은 상기 웨이퍼의 표면 부분들을 식각 물질에 노출하기위해서 패턴잉된다. 상기 노광된 부분들은 웨이퍼의 표면 상의 원하는 회로 기하구조들을 생성하기위해 식각 공정 중에 제거된다.
도 1에서, 웨이퍼(10)의 단면도가 도시된다. 상기 예시적인 실시예에서, 상기 웨이퍼(10)는 기판(12), 정지층(14), 그리고 식각층(16)으로 구성된다. 임의의 수의 공정 변수들의 결과로서, 상기 웨이퍼(10)의 식각층(16)이 비-평탄(non-uniform)(예를 들어, 그 두께는 상기 층에 걸쳐 변동하며, 그 표면은 비균일(uneven)하거나 굴곡 등이 있을 수 있음) 해질 수 있다. 비록 공정 중에 임의의 수의 표면 토포그래피들(topographies)이 상기 웨이퍼(10)에 나타날 수 있지만, 상기 웨이퍼(10)는 일반적으로 식각층(16) 표면 상에 수행되는 화학적 기계적연마 공정 이후에 중심에서 경계로(center-to-edge)의 비-평탄을 보인다. 예를 들어, 도 1에 도시된 바와 같이, 식각층(16)의 두께는 상기 웨이퍼(10)의 중심에서 외부 경계로 점진적으로 증가하며, 이는 전형적으로 중심-얇음 비-평탄도(center-thin non-uniformity)로 간주된다. 상기 식각층(16)의 중심-얇음 비-평탄도 때문에, 식각 공정 중에, 상기 웨이퍼(10)의 중심부에 위치된 식각층(16) 부분은 상기 웨이퍼(10)의 외부 경계 부분에 위치된 식각층(16) 부분보다 빠르게 제거될 수 있다.
도 2에서, 트랜치(18)는 상기 웨이퍼(10)를 소정 시간의 식각 공정(timed etching process)에 선택적으로 노출함으로써 형성될 수 있다. 당 업자는 상기 식각 공정의 지속시간이 무엇보다도 상기 식각층(16)의 두께에 따라 변화한다는 것을 인지하고 있을 것이다. 일반적으로, 상기 식각 공정의 지속시간은 식각층(16)의 비-평탄도와, 상기 식각층(16)의 웨이퍼 적용범위(coverage), 식각 공정의 비-평탄도, 그리고 유사한 것과 같은 다른 공정 변수들을 충분히 고려하지 않을 수 있는 추정에 의해 정해지는 설계상의 결정사항이다. 이러한 실시예에서, 상기 식각층(16)의 중심-얇음 비-평탄도 때문에, 상기 정지층(14) 부분은 상기 식각 공정 중에 제거될 수 있다. 상기 식각층(16)이 완전히 제거된 후에도 식각 공정이 지속되는 정도를 과다식각(overetch)으로 칭한다. 과다식각의 양은 거리"x"로 예시된다.
도 3에서, 다른 웨이퍼(20)의 단면도가 도시된다. 웨이퍼(20)는 기판(12), 정지층(14), 그리고 식각층(16)으로 구성될 수 있다. 또한, 비록 표면 토포그래피들의 변화들이 제조 중에 상기 웨이퍼(20)에 나타날 수 있지만, 상기 웨이퍼는 일반적으로 중심에서 경계로의 비-평탄도를 보일 수 있다. 상기 예시적인 실시예에서, 상기 식각층(16)의 두께는 상기 웨이퍼(20)의 중심에서 외부 경계로 점진적으로 감소하며, 이는 전형적으로 중심-두꺼움 비-평탄도(center-thick non-uniformity)로 간주된다. 상기 식각층(16)의 중심-두꺼움 비-평탄도 때문에, 식각 공정 중에, 상기 웨이퍼(20)의 경계부에 위치된 식각층(16) 부분은 상기 웨이퍼(10)의 중심부에 위치된 식각층(16) 부분보다 빠르게 제거될 수 있다.
도 4에서, 트랜치(18)는 상기 웨이퍼(20)를 소정 시간의 식각 공정에 선택적으로 노출함으로써 형성될 수 있다. 또한, 상기 식각 공정의 지속시간은 추정들을 기반으로 하는 설계상의 결정사항이다. 이러한 실시예에서, 상기 식각층(16)의 중심-두꺼움 비-평탄도 때문에, 상기 식각층(16) 부분이 상기 트랜치(18)에서 제거되지 않을 수 있다. 상기 식각층(16)이 완전히 제거되지 않은 정도는 불완전 식각(incomplete etch)으로 칭해진다. 불완전 식각의 양은 거리"y"로 예시된다.
불행히도, 가능한 비-평탄도 및 다른 공정 변수들 때문에, 다양한 식각 공정들에 대한 지속시간들의 결정은 극단적으로 어렵다. 예를 들어서, 식각 공정의 지속시간은 웨이퍼의 비-평탄도 및 다른 공정 변수들에 대해 충분히 고려되어야 한다. 이러한 공정 변수들 중 하나는 식각 공정 도구의 식각 비율 비-평탄도를 포함한다. 예를 들어, 식각 공정 중에, 웨이퍼 표면을 가로지르는 상기 식각 비율은 비-평탄일 수 있다. 일 실시예에서, 웨이퍼의 표면 비-평탄도(예를 들어, 중심-얇음, 중심-두꺼움, 등) 때문에, 식각 공정의 비-평탄도는 상기 웨이퍼의 극단적인과다식각 또는 불완전 식각을 유발한다. 예를 들어, 만일 웨이퍼의 표면 토포그래피가 중심-얇음이고 식각 비율이 중심-고속(center-fast)이라면, 상기 웨이퍼의 중심은 심하게 과다식각된다.
일 실시예에서, 웨이퍼의 중심-얇음 표면 비-평탄도를 가지는 웨이퍼의 중심에서 어느정도의 과다식각이 상기 웨이퍼의 외부 경계가 충분히 식각되는 것을 보장하기 위해 필요하다. 대안적으로, 웨이퍼의 중심-두꺼움 표면 비-평탄도를 가지는 웨이퍼의 외부 경계에서 어느정도의 과다식각은 상기 웨이퍼의 중심이 충분히 식각됨을 보장하기 위해 필요하다.
일반적으로, 웨이퍼를 처리할 때, 과다 및 불완전 식각이 최소화되어야한다. 예를 들어, 과다식각 중에는 전형적으로 하부층이 얇아지며, 이는 제품 산출을 감소시킬 수 있기 때문에, 불필요한 과다식각은 바람직하지 않다.
본 발명은 상기 나열된 문제점들 중 하나 이상에 효과들을 극복하거나 적어도 감소시키기 위한 것이다.
본 발명은 일반적으로 반도체 공정에 관한 것으로, 좀더 구체적으로는 식각 공정 도구의 (실행에 옮기기 전에 결함을 예측해 행하는 피드백 과정의 제어를 행하는)피드포워드(feedforward) 제어를 위한 방법에 관한 것이다.
본 발명은 다음의 상세한 설명을 첨부되는 도면들과 함께 참조하는 것으로 최적으로 이해될 수 있으며, 유사한 참조번호들은 유사한 구성요소들을 식별한다.
도 1은 반도체 웨이퍼의 단면도이다.
도 2는 그 내부에 배치된 트랜치를 가지는 도 1의 반도체 웨이퍼의 단면도이다.
도 3은 반도체 웨이퍼의 단면도이다.
도 4는 그 내부에 배치된 트랜치를 가지는 도 3의 반도체 웨이퍼의 단면도이다.
도 5는 반도체 디바이스 제조에 사용되는 공정 도구의 개략적 블록 다이어그램이다.
도 6은 식각 공정 도구의 예시적 실시예의 단면도이다.
도 7은 반도체 웨이퍼의 단면도이다.
도 8은 본 발명이 적용된 방법들을 나타내는 흐름도의 예시이다.
비록 본 발명이 다양한 변경들과 대안적 구성들을 허용할 수 있지만, 그의특정 실시예들은 도면들에서 예시적 방법으로 도시되었으며 여기에 자세히 설명된다. 그러나, 특정 실시예들로 여기 설명된 것은 본 발명을 설명된 특정 형태로 제한하고자하는 것이 아니며, 오히려 첨부되는 청구항들로 정의되는 본 발명의 사상과 범위 내에 속하는 모든 변경들, 동등물들, 그리고 대체물들을 포괄한다는 것으로 이해해야한다.
본 발명의 한 양상으로, 방법이 창안된다. 상기 방법은 웨이퍼의 표면 비-평탄도를 측정하는 단계를 포함한다. 식각 공정 도구의 현재 상태가 판단된다. 상기 웨이퍼의 표면 비-평탄도는 공정 도구의 현재 상태와 비교된다. 공정 도구의 동작 파라메터는 상기 웨이퍼의 표면 비-평탄도와 공정 도구의 현재 상태의 비교를 기반으로 조정된다.
본 발명의 다른 양상으로, 시스템이 창안된다. 상기 시스템은 공정 도구, 다수의 측정 디바이스들, 그리고 공정 제어기를 구비한다. 상기 공정 도구는 웨이퍼의 식각 공정을 위해 적용된다. 상기 다수의 측정 디바이스들은 웨이퍼의 표면 비-평탄도를 측정하고 상기 공정 도구의 현재 상태를 판단한다. 상기 공정 제어기는 상기 웨이퍼의 표면 비-평탄도를 상기 공정 도구의 현재 상태와 비교하고, 상기 비교를 기반으로 상기 공정 도구의 동작 파라메터를 조정한다.
본 발명의 예시적 실시예들이 이하 설명된다. 명료성의 관점에서, 실제 실시되는 모든 특징들이 본 명세서에 설명되지는 않는다. 물론 임의의 이러한 실제 실시예의 개발에 있어서, 시스템-관련 그리고 사업-관련 제한들과 같은 것에 따라 개발자의 특정 목적들을 달성하기 위해서 다수의 실시-특정 결정들이 이루어져야하는 것은 명백하며, 이는 하나의 실시를 다른것으로 변화시킬 것이다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적인것이 당연하지만, 그럼에도 불구하고 당 업자들은 일상적인 일에서 본 발명의 이점을 가지게 될 것이다.
도 4에서, 예제 공정 도구(50)이 도시된다. 공정 도구(50)는 반도체 웨이퍼들(52)을 기능적 반도체 디바이스들로 제조하기 위한 정밀 제조 공정의 한 부분으로 사용될 수 있다. 상기 공정 도구(50)는 다수의 제어 신호들을 제어 라인(56)상으로 상기 공정 도구(50)에 전송할 수 있는 공정 제어기(54)에 의해 제어될 수 있다. 상기 공정 제어기(54)는 다수의 디바이스들로 구성될 수 있다. 예를 들어서, 일 실시예에서, 상기 공정 제어기(54)는 상기 공정 도구(50) 내부에 내장된 제어기일 수 있으며, 제조자에 의해 제공되는 인터페이스들과 프로토콜들을 이용하여 상기 공정 도구(50)와 통신할 수 있다. 대안적으로, 다른 실시예에서, 공정 제어기(50)는 제어기들의 거대한 네트워크와 연결될 수 있으며, 개선된 공정 제어(Advanced Process Control:APC) 프레임워크(framework) 인터페이스를 통해 상기 공정 도구(50)와 통신할 수 있다. 예를 들어, 상기 공정 도구(50)는 상기 공정 도구로부터 다양한 선택적 데이터를 검색할 수 있는 장비 인터페이스(미도시)와 결합될 수 있고, 상기 공정 도구(50)가 오류 동작(faulty operation)을 경험했는지를 판단하기 위해 개선된 공정 제어(APC) 프레임워크로 상기 데이터를 통신할 수 있다. 또한, 상기 장비 인터페이스는 상기 공정 도구(50)를 제어하는데 사용될 수 있는 APC 프레임워크로부터 제어 신호들을 수신할 수 있다. 예를 들어, 상기 APC 프레임워크로부터의 제어 신호들은 상기 APC 프레임워크에 의해 수신된 공정 데이터를 기반으로 상기 공정 도구(50)의 다양한 동작 파라메터들을 조정하는데 사용될 수 있다. 상기 공정 데이터는 상기 공정 도구(50), 데이터 베이스들, 사용자 입력, 상기 APC 프레임워크와 또한 연결된 다른 공정 도구들, 그리고 유사한것들과 같은 임의의 수의 소스들에 의해 생성될 수 있다.
상기 반도체 웨이퍼(52)는 일반적으로 군들(batches)로 처리되며, 이들은 일반적으로 로트(lot)들 또는 군 공정(batch processing)으로 간주된다. 예를 들어서, 한 로트의 웨이퍼들(52)은 25개의 웨이퍼들(52)로 이루어질 수 있다. 한 로트의 웨이퍼들(52)은 전형적으로 실질적으로 동일한 제조 조건들의 생산 공정을 웨이퍼들(52)이 함께 통과하여 진행하며, 그로인해 상기 결과 반도체 디바이스들은 실질적으로 동일한 성능 특성들(예를 들어, 속도, 전력 등)을 가지게된다. 일반적으로, 상기 공정 도구(50)가 허용하면, 한 로트의 웨이퍼들(52)은 동시적으로 처리되며, 그리고 상기 로트 내부의 웨이퍼들(52)은 실질적으로 동일한 제조 조건들에 영향을 받는다. 그러나, 식각 공정 도구와 같은 다양한 공정 도구들(50)은 상기 웨이퍼들(52)을 개별적으로 처리할 수 있다. 예를 들어, 한 로트의 웨이퍼들(52) 모두를 동시에 처리하는 대신, 각 웨이퍼(52)가 순차적이고 개별적으로 처리된다.
도 5에서, 예시적 공정 도구(50)의 단면도가 도시된다. 상기 예시적인 실시예에서, 상기 공정 도구(50)는 반도체 웨이퍼(52) 상에 형성된 다양한 공정 층들을 식각하기위해 사용될 수 있는 평면(planar) 플라즈마 식각기이다. 예를 들어, 도 6에 있어서, 웨이퍼(52)의 예제 단면도가 도시된다. 당 업자에게 명백하듯이, 상기 웨이퍼(52)는 기판(58)과 특정 공정에 따라 상이할 수 있는 다수의 공정층들(60)로 이루어진다. 이러한 예시적 실시예에서, 상기 공정층들(60)은 정지층(62)과 식각층(64)으로 이루어진다. 상기 정지층(62)과 식각층(64)은 폴리실리콘, 실리콘 니트라이드, 실리콘 옥사이드, 금속, 그리고 유사한것들과 같은 다양한 물질들로 이루어질 수 있다. 비록 도시되지는 않았지만, 상기 웨이퍼(52)의 표면(51)(예를 들어, 상기 예제의 식각층(64)의 표면(65))은 비-평탄할 수 있다. 예를 들어, 상기 웨이퍼(52)는 중심-얇음 비-평탄, 중심-두꺼움 비-평탄, 그리고 유사한것들과 같은 중심에서 경계로의 변화들을 보일 수 있다. 또한, 상기 공정 도구(50)의 동작 파라메터들은 상기 웨이퍼(52)의 표면 비-평탄과 다른 공정 변수들을 고려하여 조정될 수 있으며, 이는 이하 설명될 것이다.
도 5에서, 비록 상기 공정 도구(50)가 본 발명을 예시하기 위해 평면 플라즈마 식각기로서 도시되었지만, 상기 공정 도구(50)는 단일 웨이퍼 식각 반응로 또는 반응로들, 배럴(barrel) 플라즈마 식각기, 6극관(hexode) 플라즈마 식각기, 이온 밀링(milling) 식각기, 습식각기, 그리고 유사한 것들과 같은 다양한 식각 디바이스들로 이루어질 수 있다. 또한, 상기 공정 도구(50)의 자세한 내용들은 본 발명의 불필요한 모호성을 피하기위해 간략화된다. 예시적인 실시예에서, 상기 공정 도구(50)는 반응로(reaction chamber)(66), 팔레트(pallet)(68), 전극(70), 그리고 종료점 검출기(72)로 이루어진다.
상기 반응로(66)는 진공 시스템 개구부(opening)(74)와 가스 공급 개구부(76)를 구비한다. 상기 진공 시스템 개구부(74)는 진공 펌프(미도시)와 연결될 수 있고, 이는 상기 반응로(66) 내부를 진공 환경으로 만드는데 사용될 수 있다. 상기 가스 공급 개구부(76)는 가스 공급기(미도시)와 연결될 수 있고, 이는 하나 이상의 화학적 식각 물질들(예를 들어 반응 가스)을 상기 반응로(66)에 유입시키기위해 사용될 수 있다. 전형적으로, 상기 웨이퍼(52)는 공정 도구(50)의 반응로(66)에 적재되며, 상기 팔레트(68) 상에 위치된다. 일단 상기 반응로(66)가 밀봉되면, 진공 환경이 조성되고, 상기 반응로(66)는 반응 가스(예를들어 CF4)로 채워진다. 상기 전극(70)은 전원(미도시)로부터 전류가 공급될 수 있고, 무선 주파수(RF) 전계가 상기 반응로(66) 내부에 설정될 수 있다. 상기 RF 전계는 상기 반응 가스 혼합물을 플라즈마 상태로 활성화(energized) 시킨다. 일단 활성화되면, 상기 플라즈마는 상기 웨이퍼(52)의 노출된 부분을 식각할 수 있고, 상기 식각 공정의 지속시간은 설계 선택의 문제에 따라 변화될 수 있다. 상기 공정 제어기(54)는 상기 공정 도구(50)의 다양한 공정 파라메터들은 상기 웨이퍼(52)의 표면 비-평탄도와 다른 공정 변수들을 고려하여 조절될 수 있이며, 이는 이하 설명된다.
상기 실시예에서, 상기 팔레트(68)는 전기적으로 접지되고 상기 RF 전계는 상기 전극(70)과 상기 팔레트(68) 간에 설정된다. 이러한 배치로, 상기 웨이퍼(52)는 상기 플라즈마 전계에 위치된다. 또한, 상기 웨이퍼(52)의 표면 전체에 대해 더욱 평탄한 식각 비율을 보장하기 위해서, 상기 팔레트(68)는 상기 식각 공정 중에 회전될 수 있다.
상기 종료지점 검출기(72)는 상기 식각 공정의 상태를 관찰하기위해 사용될 수 있다. 예를 들어, 일 실시예에서, 상기 종료지점 검출기(72)는 상기 플라즈마의 내용물의 농도 레벨들을 수동적으로 측정하는 광학적 방사 분광기법(optical emission spectroscopy:OES)을 이용한다. 상기 농도 레벨의 측정 중에, 상기 종료지점 검출기(72)가 대응하는 농도 신호를 생성할 수 있으며, 이는 상기 공정 제어기(54)로 전송될 수 있다.
당 업자에게 명백한 바와 같이, 상기 웨이퍼(52)가 식각되면, 상기 식각층(64)의 노출된 부분들은 제거되고, 식각 층 반응 물질이 상기 플라즈마와 혼합될 수 있다. 예를 들어, 실리콘 다이옥사이드(SiO2)를 카본 헥사플로라이드(C2F6) 반응 가스로 식각할때, 식각 층 반응 물질은 실리콘 테트라플로라이드(SiF4)일 수 있다. 일단 상기 웨이퍼(52)의 식각층(64)이 거의 완전하게 제거되면, 식각 공정을을 위해 상기 식각층(64)에 공급되는 물질이 감소하며, 상기 식각층 반응 물질(예를 들어 SiF4)의 농도 레벨이 줄어든다. 상기 종료지점 검출기(72)가 식각층 반응 물질의 감소가 관찰되고, 상기 농도 레벨이 임계치를 초과하여 감소되었으면, 상기 공정 제어기(54)는 상기 식각층(64)이 충분히 식각되었다고 판단할 것이다. 유사한 방식으로, 상기 종료지점 검출기(72)는 정지층 반응 물질이 상기 플라즈마에 포함되었는지를 관찰할 수 있다. 예를 들어, 일단 상기 식각층(64)이 완전히 제거되고 상기 정지층(62)이 노출되면, 상기 플라즈마는 상기 정지층(62)의 노출된 부분들을 식각 제거하기 시작할 수 있다. 이런 일이 발생하면, 정지층 반응 물질은 상기 플라즈마에 유입될 수 있다. 이러한 실시예에서, 상기 종료지점 검출기(72)는 정지층 반응 물질의 증가에 대한 관찰할 수 있으며, 일단 농도 레벨이 임계치를 초과하여 증가하면, 상기 공정 제어기(54)는 상기 식각층(64)이 충분히 식각되었다고 판단할 수 있다.
종료지점 제어를 이용한 전형적인 식각 공정에서, 전체 식각 공정은 특화된 공정들로서 간주될 수 있다. 예를 들어서, 일 예시적 실시예에서, 상기 식각 공정은 주(main) 식각, 종료지점 식각 그리고 과다식각으로 이루어질 수 있다. 이러한 예제에서, 주 식각 동안, 상기 웨이퍼들(52)은 상기 플라즈마의 내용들에 대한 농도 레벨을 관찰하지 않으면서 식각될 수 있고, 상기 노출된 식각층(64)의 상당 부분이 제거될 수 있다. 비록 상기 주 식각의 지속시간이 특정 공정에 따라 변경될 수 있지만, 일 예에서, 상기 주 식각 시간은 30초일 수 있다.
일단 상기 주 식각이 완료되면, 종료지점 식각이 개시될 수 있으며, 상기 설명된 바와 같이, 상기 종료지점 검출기(72)는 플라즈마의 내용들의 농도 레벨을 관찰할 수 있고, 상기 공정 제어기(54)는 언제 상기 종료지점 식각이 완료되는지를 판단할 수 있다. 또한, 상기 종료지점 검출기(72)는 식각층 반응 물질, 정지층 반응 물질, 또는 상기 플라즈마의 다른 관련 구성요소의 농도 레벨을 측정할 수 있다. 전형적으로, 상기 종료지점 식각의 일부분의 수행 중에, 상기 공정 제어기(54)는 관련 반응 물질의 기본(baseline) 농도 레벨을 판단할 수 있다. 상기 기본 농도 레벨로부터, 상기 공정 제어기(54)는 상기 반응 물질의 농도 레벨에서의 증가 또는 감소를 관찰하고 언제 상기 종료지점 식각이 완료되는지를 판단할 수 있다. 물론, 당업자에게 명백한 바와 같이, 종료지점 식각이 완료되는 때를 결정하기위해서, 다양한 제어 알고리즘들이 상기 종료지점 검출기(72) 및 공정 제어기(54)와 조합하여 사용될 수 있다.
일단 상기 공정 제어기(54)가 상기 종료지점 식각이 완료되었다는 것을 판단하면, 과다식각이 개시될 수 있으며, 이는 상기 웨이퍼(52)가 충분히 식각되었다는 것을 보장한다. 상기 식각 공정에 대한 과다식각 시간은 설계 선택의 문제에 따라 변화되며, 일 실시예에서, 상기 과다식각 시간은 7초이다. 당 업자에게 명백한 바와 같이, 전술된 특화된 공정들(예를 들어, 주 식각, 종료지점 식각 그리고 과다식각)은 연속적인 식각 공정들의 부분이며, 상기 특화된 공정들은 전체 식각 공정의 개략적 제어를 위해 개별적으로 고려될 수 있다. 또한, 원한다면, 상기 식각 공정은 부가적인 공정으로 더욱 세분화될 수 있고, 혹은 상기 식각 공정은 전체로 고려되고 제어될 수 있다.
도 7에서, 본 발명의 일 예시적 실시예의 흐름도 설명이 예시된다. 블록(78)에서, 처리될 웨이퍼(52)의 특성들이 결정된다. 전술된 바와 같이, 도 6에 예시되는 상기 웨이퍼(52)의 표면(51)은 중심-얇음 비-평탄도, 중심-두꺼움 비-평탄도 등과 같은 임의의 수의 표면 토포그래피들을 보인다. 당 업자들에게 명백한 바와 같이, 상기 웨이퍼(52)의 표면 토포그래피는 다양한 공지된 기법들을 이용하여 결정될 수 있다. 예를 들어, 일 실시예에서, 투명 공정층들(60)(예를 들어, 옥사이드, 폴리실리콘, 실리콘 니트라이드 등)을 가지는, 상기 웨이퍼(52)의 표면 비-평탄도는 타원계(ellipsometry) 또는 레이져 간섭계(laser interferometry)를 이용하여 결정될 수 있다. 금속과 같은 비-투명 공정 층들(60)은 다른 측정 기법들이 이용될 수 있다. 예를 들어, 4점 프로브(four-point-probe)가 공정층(60)의 판 저항(sheet resistance)을 측정하는데 사용되며, 이러한 데이터로부터, 상기 공정층(60)의 두께가 상기 웨이퍼를 가로지르는 다양한 위치들에서 결정될 수 있다.
일 실시예에서, 관찰 웨이퍼들(monitor wafers)(미도시)은 생성 웨이퍼들(52)의 한 로트에 포함될 수 있다. 상기 관찰 웨이퍼들은 실질적으로 동일한 제조 조건들을 경험하는 생산(production) 웨이퍼들(52)의 로트와 함께 상기 제조 공정을 통해 진행될 수 있다. 상기 생산 웨이퍼들(52)을 처리하는 대신, 전술된 측정 방법은 상기 관찰 웨이퍼 상에서 수행되고, 이러한 측정들은 상기 공정 웨이퍼들(52)의 대표적 샘플들로서 사용될 수 있다. 다른 실시예에서, 다양한 관찰 웨이퍼들(52)의 다양한 단면도들은 상기 생산 웨이퍼들(52)의 식각층(64)의 비-평탄도를 결정하기위해서 예를 들어, 스캐닝 전자 현미경을 이용하여 측정될 수 있다. 일단 판단되면, 상기 웨이퍼들(52)의 비-평탄도 데이터는 상기 공정 제어기로 전달될 수 있다.
비-평탄도에 부가적으로, 상기 공정 제어기(54)는 상기 공정 도구(50)의 제어 중에 상기 웨이퍼들(52)의 다양한 다른 공정 특성들이 고려될 수 있다. 예를 들어서, 전술된 바와 같이, 상기 웨이퍼(52)의 식각층(64)은 상기 식각 공정에 부분적으로만 노출된다. 당 업자들에 명백한 바와 같이, 마스크층(미도시)이 상기 웨이퍼(52) 상에서 선택적으로 패턴잉될 수 있으며, 상기 식각 공정 중에 상기 식각층(64)의 부분만이 노출되고 제거될 수 있다. 상기 식각 공정에 효율적으로 노출되는(즉, 유효 노출되는) 상기 식각층(64)의 백분율은 상기 공정 도구(50)의 최적 동작 파라메터들에 영향을 줄 수 있다. 예를 들어, 만일 웨이퍼(52)가 80% 유효 노출로 식각하기위해서 상기 식각 공정에서 60초가 걸린다면, 50% 유효 노출을 가진 웨이퍼는 상기 특정 공정에 따라 식각하기 위해서 단 50초가 걸릴 수 있다. 대안적으로, 다른 공정들에서, 유효 노출의 감소는 최적 식각 시간을 증가시킬 수 있다. 또한, 식각되는 물질, 웨이퍼 크기, 공정 기법, 그리고 유사한 것과 같은 다른 물질간(product-to-product) 차이점들이 상기 공정 제어기(54)에의해 고려될 수 있다.
블록(80)에서, 상기 공정 도구(50)의 현재 상태가 결정될 수 있다. 일 실시예에서, 상기 공정 도구(50)의 식각 비율은 상기 웨이퍼들(52)의 표면을 가로지르면서 완전하게 평탄하지 않을 수 있다. 예를 들어서, 만일 상기 웨이퍼(52)의 선-처리 표면 특성들이 실질적으로 평탄하면, 일 실시예에서, 상기 웨이퍼(52)의 후속 후-처리 표면 특성들은 중심-얇음, 중심-두꺼움 등이 될 수 있다. 부가적으로, 상기 공정 도구(50)의 상기 공정 프로파일(profile)(예를 들어, 중심-고속, 중심-저속 등)은 예측 불가능하고 공정 진행 중에 변경될 수 있다.
다양한 방법들이 상기 공정 도구(50)의 현재 상태(예를 들어, 중심-고속 등)를 판단하기위해 사용될 수 있다. 일 실시예에서, 상기 공정 도구(50)는 공지된 선-처리 특성들을 가지는 공정 관찰 웨이퍼들(미도시)일 수 있다. 일단 처리되면, 상기 관찰 웨이퍼들의 후-처리 특성들이 측정될 수 있고, 상기 데이터로부터, 상기 공정 도구(50)의 현재 상태가 결정될 수 있다. 다른 실시예에서, 생산 웨이퍼들의 상기 선-처리 특성들은 상기 공정 도구(50)의 현재 상태를 결정하기 위해서 이들의 후-처리 특성들과 비교될 수 있다. 전술된 공정 프로파일에 부가적으로, 온도, 평균 식각 비율, 압력, 반응 가스 농도, 그리고 유사한 것과 같은 다른 변수들이 상기 공정 도구(50)의 현재 상태를 판단하기위해 관찰될 수 있다. 또한, 당 업자들에게 명백한 바와 같이, 다양한 공정 변수들이 다양한 측정 알고리즘들을 이용하여 관찰될 수 있고, 상기 선택된 방법은 특정 공정과 공정 도구들(50)에 따라 변할 수 있다.
블록(82)에서, 상기 공정 제어기(54)는 상기 웨이퍼(52)의 특성들과 상기 공정 도구(50)의 현재 상태를 비교할 수 있다. 예를 들어, 일 실시예에서, 상기 공정 제어기(54)는 상기 공정 도구(50)의 공정 프로파일을 상기 웨이퍼(52)의 표면 비-평탄도와 비교할 수 있다. 상기 비교의 결과에 따라서, 상기 공정 도구(50)의 동작파라메터들이 조정될 수 있다.
당 업자들에게 명백한 바와 같이, 상기 웨이퍼(52)의 과다식각은 하부 정지층(62)을 얇게 만들 수 있으며, 이는 생산 산출량을 감소시키는 결과를 가져올 수 있다. 그러나, 만일 상기 웨이퍼(52)의 비-평탄도가 크다면, 상기 웨이퍼(52) 식각 시, 웨이퍼(52)의 한 부분은 상기 정지층(62)까지 금방 도달되는 반면, 상기 웨이퍼(52)의 다른 부분들은 여전히 상기 식각층(64)으로 부분적으로 덮여있을 수 있다. 이러한 일이 발생되는 경우, 비-평탄도와 상기 웨이퍼들(52)의 공정 특성들에 대한 공정 조정 없이 전술된 종료지점 제어 방식을 이용하는 것은 상기 식각층(64)의 부분들이 부적절하게 식각되는(예를 들어, 과다식각, 불완전 식각 등)결과를 가져올 수 있다. 대안적으로, 만일 상기 공정 도구(50)의 공정 프로파일이 상기 웨이퍼(52)의 표면 비-평탄도와 반대라면, 상기 공정 도구(50)의 동작 파라메터들을 현저히 조정할 필요가 없을 수 있다. 예를 들어, 만일 상기 공정 프로파일이 중심-고속이고 상기 웨이퍼들(52)의 표면 비-평탄도가 중심-두꺼움이라면, 상기 상이점들이 충분히 서로 보상되기 때문에, 상기 식각층(64)은 상기 공정 도구(50)의 동작 파라메터들을 조정하지 않고서도 식각될 수 있다. 대안적으로, 만일 상기 공정 프로파일과 상기 웨이퍼들(52)의 표면 비-평탄도가 유사하다면, 상기 공정 도구(50)의 동작 파라메터들에 대한 더욱 현저한 조정들이 요구될 수 있다. 예를 들어, 상기 공정 도구(50)를 조정하지 않으면, 종료 지점은 조급하게 결정될 수 있으며 상기 웨이퍼(52)의 부분들은 부적절하게 식각될 수 있다.
블록(84)에서, 상기 공정 제어기(64)는 웨이퍼들(52)의 특성들과 상기 공정도구(50)의 비교를 기반으로 상기 공정 도구(50)의 동작 파라메터들을 조정할 지를 결정할 수 있다. 만일 상기 공정 도구(50)에 현재 상태가 상기 웨이퍼들(52)을 충분히 식각하기에 부적당하다면, 블록(86)에서, 상기 공정 도구(50)의 적절한 공정 파라메터들이 조정될 수 있다.
상기 공정 제어기(54)는 상기 공정 도구(50)의 다양하고 상이한 동작 파라메터들을 조절함으로써 상기 식각 공정을 조작할 수 있다. 일 실시예에서, 상기 공정 제어기(54)는 상기 식각 공정의 종료지점 식각을 조정할 수 있다. 예를 들어, 공정 제어기(54)는 언제 종료지점 식각이 완료되는 지를 결정하는 임계 농도 레벨을 조정함으로써 종료지점 식각 시간을 조정할 수 있다. 상기 식각층 반응 물질을 관찰하는 경우, 상기 식각 공정은 상기 종료지점 임계 농도 레벨을 감소시킴으로써 연장될 수 있다. 대안적으로 상기 종료지점 임계 농도 레벨의 증가는 상기 식각 공정을 단축할 수 있다. 마찬가지로, 상기 정지층 반응 물질을 관찰하는 경우, 상기 식각 공정은 상기 종료지점 임계 농도 레벨을 증가시킴으로써 연장될 수 있다. 대안적으로, 상기 정지층 반응 물질을 이용하는, 상기 종료지점 임계 농도 레벨의 감소는 상기 식각 공정을 단축할 수 있다. 일반적으로, 상기 웨이퍼(52)의 비-평탄도가 현저한 경우, 상기 식각 공정의 지속시간은 상기 전체 웨이퍼(52)가 충분히 식각됨을 보장하기위해 증가될 수 있다. 그러나, 상기 예시된 바와 같이, 상기 공정 도구(50)의 공정 프로파일은 상기 공정 도구(50)의 공정 파라메터들에 대한 필수 조정들에 영향을 줄 수 있다.
식각 공정의 종료지점 식각의 조정에 부가적으로, 상기 공정 도구(50)의 상기 과다식각 시간은 공정 제어기(54)에의해서도 조정될 수 있다. 유사하게, 만일 상기 웨이퍼(52)의 비-평탄도가 현저하다면, 상기 과다식각의 지속시간은 전체 웨이퍼(52)가 충분히 식각되었다는 것을 보장하기위해 증가될 수 있다. 대안적으로, 만일 상기 공정 도구(50)의 공정 프로파일과 상기 웨이퍼(52)의 비-평탄도가 상호 보상하면, 상기 과다식각의 지속시간은 줄어들거나 변화하지 않고 남아있을 수 있다.
상기 공정 도구(50)의 다른 공정 파라메터들은 상기 식각 공정의 지속시간에 영향을 주지 않으면서 조정될 수 있다. 예를 들어, 상기 공정 도구(50)의 식각 비율은 상기 반응로(66) 내부의 압력을 변화시키고, 상기 전극(70)의 전력을 증가시키며, 상기 반응 가스의 흐름을 증가시키고, 그와 유사한 것을통해서 증가될 수 있다. 또한, 만일 상기 웨이퍼(52)의 비-평탄도가 현저하다면, 상기 공정 도구(50)의 식각 비율은 상기 전체 웨이퍼(52)가 충분히 식각된다는 것을 보장하기위해서 증가될 수 있다. 유사하게, 만일 상기 공정 도구(50)의 공정 프로파일과 상기 웨이퍼(52)의 비-평탄도가 상호 보상한다면, 상기 공정 도구(50)의 식각 비율은 감소하거나 변경되지 않으면서 남아있을 수 있다. 대안적으로, 만일 상기 공정 도구(50)의 동작 파라메터들에 조정이 필요 없으면, 블록(88)에서, 상기 웨이퍼들(52)이 상기 공정 도구(50)의 현재 상태를 이용하여 처리될 수 있다.
전술된 특정 실시예들은 단순한 예시이며, 본 발명은 변경될 수 있고 상이하게 실현될 수 있지만, 동등한 방식들이 여기의 기법들의 이점을 가질 수 있다는 것은 당 업자들에게 당연하다. 또한, 여기 도시된 구성이나 살계들의 상세한 부분들은 제한하고자하는 의도가 아니며, 이는 이후 청구항들에 설명될 것이다. 그래서, 전술된 특정 실시예들은 달라지거나 변경될 수 있고, 이러한 모든 변화들은 본 발명의 사상과 범위에 속하는 것으로 간주된다. 따라서, 여기서 보호받고자 하는 것은 다음의 청구항들에 나열된다.

Claims (16)

  1. 웨이퍼의 표면 비-평탄도를 측정하는 단계와;
    식각 공정 도구의 현재 상태를 판단하는 단계와;
    상기 웨이퍼의 표면 비-평탄도를 공정 도구의 현재 상태와 비교하는 단계와; 그리고
    상기 웨이퍼의 표면 비-평탄도와 공정 도구의 현재 상태의 비교를 기반으로 공정 도구의 동작 파라메터를 조정하는 단계를 특징으로 하는 식각 제어 방법.
  2. 제 1항에 있어서,
    웨이퍼의 적어도 하나의 공정 특성들을 판단하는 단계와;
    상기 적어도 하나의 공정 특성을 상기 공정 도구의 현재 상태와 비교하는 단계와; 그리고
    상기 웨이퍼의 적어도 하나의 공정 특성과 공정 도구의 현재 상태의 비교를 기반으로 공정 도구의 동작 파라메터를 조정하는 단계를 특징으로 하는 식각 제어 방법.
  3. 제 1항에 있어서, 상기 공정 도구의 현재 상태를 판단하는 단계는 상기 공정 도구의 식각 비율 공정 프로파일을 판단하는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  4. 제 1항에 있어서, 상기 공정 도구의 동작 파라메터를 조정하는 단계는 식각 공정의 지속시간을 감소시키는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  5. 제 4항에 있어서, 상기 식각 공정의 지속시간을 감소시키는 단계는,
    종료지점 임계 농도 레벨을 증가시키는 단계와;
    식각층 반응 물질을 측정하는 단계와; 그리고
    증가된 종료지점 임계 농도 레벨로 측정된 식각층 반응 물질을 관찰하는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  6. 제 4항에 있어서, 상기 식각 공정의 지속시간을 감소시키는 단계는,
    종료지점 임계 농도 레벨을 감소시키는 단계와;
    정지층 반응 물질을 측정하는 단계와; 그리고
    감소된 종료지점 임계 농도 레벨로 측정된 정지층 반응 물질을 관찰하는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  7. 제 4항에 있어서, 상기 식각 공정의 지속시간을 감소시키는 단계는 과다식각 공정 시간을 증가시키는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  8. 제 1항에 있어서, 상기 공정 도구의 동작 파라메터를 조정하는 단계는 식각 공정의 지속시간을 증가시키는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  9. 제 8항에 있어서, 상기 식각 공정의 지속시간을 증가시키는 단계는,
    종료지점 임계 농도 레벨을 감소시키는 단계와;
    식각층 반응 물질을 측정하는 단계와; 그리고
    감소된 종료지점 임계 농도 레벨로 측정된 식각층 반응 물질을 관찰하는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  10. 제 8항에 있어서, 상기 식각 공정의 지속시간을 증가시키는 단계는,
    종료지점 임계 농도 레벨을 증가시키는 단계와;
    정지층 반응 물질을 측정하는 단계와; 그리고
    증가된 종료지점 임계 농도 레벨로 측정된 정지층 반응 물질을 관찰하는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  11. 제 1항에 있어서, 상기 공정 도구의 동작 파라메터를 조정하는 단계는 상기 공정 도구의 현재 상태로 상기 웨이퍼를 처리하는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  12. 제 1항에 있어서, 식각 공정 도구의 현재 상태를 판단하는 단계는,
    관찰 웨이퍼의 다수의 선-처리 특성들을 측정하는 단계와;
    상기 관찰 웨이퍼를 상기 공정 도구로 처리하는 단계와;
    상기 관찰 웨이퍼들의 다수의 후-처리 특성들을 측정하는 단계와; 그리고
    상기 관찰 웨이퍼들의 선-처리 특성들과 상기 후-처리 특성들을 비교하는 단계를 포함하는 것을 특징으로 하는 식각 제어 방법.
  13. 웨이퍼의 식각 공정을 위해 적용되는 공정 도구와;
    상기 웨이퍼의 표면 비-평탄도를 측정하고 상기 공정 도구의 현재 상태를 판단하기위한 다수의 측정 디바이스들과;
    상기 웨이퍼의 표면 비-평탄도를 상기 공정 도구의 현재 상태와 비교하고, 상기 비교를 기반으로 상기 공정 도구의 동작 파라메터를 조정하는 공정 제어기를 포함하는 것을 특징으로 하는 식각 제어 장치.
  14. 제 13항에 있어서, 상기 공정 도구는 상기 웨이퍼의 적어도 하나의 공정 특성을 수신하기위해 적용되고, 상기 적어도 하나의 공정 특성을 상기 공정 도구의 현재 상태와 비교하며, 그리고 상기 비교를 기반으로 상기 공정 도구의 동작 파라메터를 조정하는 것을 특징으로 하는 식각 제어 장치.
  15. 제 13항에 있어서, 상기 공정 도구는 종료지점 임계 농도 레벨을 감소시키기위해 적용되고, 측정된 식각층 반응 물질을 나타내는 신호를 수신하며, 그리고 상기 감소된 종료지점 임계 농도 레벨로 상기 식각층 반응 물질을 관찰하는 것을 특징으로 하는 식각 제어 장치.
  16. 제 13항에 있어서, 상기 공정 도구는 종료지점 임계 농도 레벨을 증가시키기위해 적용되고, 측정된 정지층 반응 물질을 나타내는 신호를 수신하며, 그리고 상기 증가된 종료지점 임계 농도 레벨로 상기 정지층 반응 물질을 관찰하는 것을 특징으로 하는 식각 제어 장치.
KR1020027008711A 2000-01-04 2000-09-06 식각 공정 툴에 의해 반도체 웨이퍼를 식각하는 방법 및 시스템과 이에 사용되는 프로그램 저장 장치 KR100768580B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/476,875 US6485990B1 (en) 2000-01-04 2000-01-04 Feed-forward control of an etch processing tool
US09/476,875 2000-01-04

Publications (2)

Publication Number Publication Date
KR20020063297A true KR20020063297A (ko) 2002-08-01
KR100768580B1 KR100768580B1 (ko) 2007-10-22

Family

ID=23893611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008711A KR100768580B1 (ko) 2000-01-04 2000-09-06 식각 공정 툴에 의해 반도체 웨이퍼를 식각하는 방법 및 시스템과 이에 사용되는 프로그램 저장 장치

Country Status (5)

Country Link
US (1) US6485990B1 (ko)
EP (1) EP1245040A1 (ko)
JP (1) JP2003519920A (ko)
KR (1) KR100768580B1 (ko)
WO (1) WO2001050520A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338855A (ja) * 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
US6708075B2 (en) * 2001-11-16 2004-03-16 Advanced Micro Devices Method and apparatus for utilizing integrated metrology data as feed-forward data
JP4849773B2 (ja) * 2002-01-10 2012-01-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自動生産システム
US6908807B2 (en) * 2002-03-26 2005-06-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6853873B1 (en) * 2003-02-21 2005-02-08 Nanometrics Incorporated Enhanced throughput of a metrology tool
JP4880889B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
JP4732726B2 (ja) * 2003-09-09 2011-07-27 セイコーインスツル株式会社 半導体装置の製造方法
JP4880888B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
JP4880890B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
TWI229387B (en) * 2004-03-11 2005-03-11 Au Optronics Corp Laser annealing apparatus and laser annealing process
US6980873B2 (en) 2004-04-23 2005-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment
US7437404B2 (en) 2004-05-20 2008-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving equipment communication in semiconductor manufacturing equipment
US7127375B2 (en) * 2004-10-12 2006-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Non-uniformity pattern identification systems and methods thereof
US7846305B2 (en) * 2005-03-01 2010-12-07 Hitachi Global Storage Technologies, Netherlands, B.V. Method and apparatus for increasing uniformity in ion mill process
US9299614B2 (en) * 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
KR101975795B1 (ko) * 2017-12-20 2019-05-07 주식회사 한화 반구형 공진기 발란싱 장치 및 방법
US10692759B2 (en) * 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528438A (en) * 1976-09-16 1985-07-09 Northern Telecom Limited End point control in plasma etching
JPS56125841A (en) 1980-03-07 1981-10-02 Fujitsu Ltd Plasma-etching method
JPS5929427A (ja) * 1982-08-12 1984-02-16 Nec Corp 半導体装置の生産装置システム
JPS61214430A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の製法
JPH01239929A (ja) * 1988-03-22 1989-09-25 Sharp Corp ドライエッチング装置
JPH02310921A (ja) 1989-05-26 1990-12-26 Hitachi Ltd 半導体装置の製造方法
US5308447A (en) * 1992-06-09 1994-05-03 Luxtron Corporation Endpoint and uniformity determinations in material layer processing through monitoring multiple surface regions across the layer
US5565114A (en) 1993-03-04 1996-10-15 Tokyo Electron Limited Method and device for detecting the end point of plasma process
US5399229A (en) 1993-05-13 1995-03-21 Texas Instruments Incorporated System and method for monitoring and evaluating semiconductor wafer fabrication
EP0631305B1 (de) * 1993-06-23 1998-04-15 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien
US5405488A (en) 1993-09-13 1995-04-11 Vlsi Technology, Inc. System and method for plasma etching endpoint detection
US5788869A (en) 1995-11-02 1998-08-04 Digital Equipment Corporation Methodology for in situ etch stop detection and control of plasma etching process and device design to minimize process chamber contamination
US6197116B1 (en) * 1996-08-29 2001-03-06 Fujitsu Limited Plasma processing system
JP3630931B2 (ja) * 1996-08-29 2005-03-23 富士通株式会社 プラズマ処理装置、プロセスモニタ方法及び半導体装置の製造方法
US5871658A (en) 1997-01-13 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Optical emisson spectroscopy (OES) method for monitoring and controlling plasma etch process when forming patterned layers
JP4041579B2 (ja) * 1998-04-01 2008-01-30 株式会社ルネサステクノロジ プラズマ処理の終点検出方法及びそれを用いた半導体デバイスの製造方法
JPH11354482A (ja) * 1998-06-09 1999-12-24 Sony Corp 洗浄装置及び洗浄方法、並びにエッチング装置及びエッチング方法

Also Published As

Publication number Publication date
JP2003519920A (ja) 2003-06-24
EP1245040A1 (en) 2002-10-02
KR100768580B1 (ko) 2007-10-22
US6485990B1 (en) 2002-11-26
WO2001050520A1 (en) 2001-07-12

Similar Documents

Publication Publication Date Title
KR100768580B1 (ko) 식각 공정 툴에 의해 반도체 웨이퍼를 식각하는 방법 및 시스템과 이에 사용되는 프로그램 저장 장치
KR101116589B1 (ko) 에칭 깊이 제어용 장치 및 방법
KR101408456B1 (ko) 다중-구역 종료점 검출기
US6916396B2 (en) Etching system and etching method
US7456110B2 (en) Method and apparatus for controlling etch selectivity
CN112119485B (zh) 等离子处理方法
US7514277B2 (en) Etching method and apparatus
JP2004119753A (ja) エッチング処理装置およびエッチング処理方法
US7098140B2 (en) Method of compensating for etch rate non-uniformities by ion implantation
US8017526B2 (en) Gate profile control through effective frequency of dual HF/VHF sources in a plasma etch process
JP4068986B2 (ja) 試料のドライエッチング方法及びドライエッチング装置
KR102637282B1 (ko) 임계 치수 균일성의 최적화를 위한 반도체 챔버 동작 파라미터들의 결정
JP2016066801A (ja) プラズマ処理方法
US20130071955A1 (en) Plasma etching method
US20090156011A1 (en) Method of controlling CD bias and CD microloading by changing the ceiling-to-wafer gap in a plasma reactor
KR20120001773A (ko) 플라즈마 에칭 방법
US20240120213A1 (en) Substrate processing apparatus, substrate processing method and method of fabricating semiconductor device
US20240047222A1 (en) Etching method
KR20240044141A (ko) 기판 처리 장치, 기판 처리 방법 및 반도체 소자의 제조 방법
KR101066972B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
KR20120010073A (ko) 플라즈마처리장치 및 플라즈마처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110922

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee