JPH01239929A - ドライエッチング装置 - Google Patents

ドライエッチング装置

Info

Publication number
JPH01239929A
JPH01239929A JP6899788A JP6899788A JPH01239929A JP H01239929 A JPH01239929 A JP H01239929A JP 6899788 A JP6899788 A JP 6899788A JP 6899788 A JP6899788 A JP 6899788A JP H01239929 A JPH01239929 A JP H01239929A
Authority
JP
Japan
Prior art keywords
etching
photoresist
substrate
dry etching
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6899788A
Other languages
English (en)
Inventor
Ryohei Kawabata
川端 良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6899788A priority Critical patent/JPH01239929A/ja
Publication of JPH01239929A publication Critical patent/JPH01239929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はドライエツチング装置に関するものであり、
特に、基板上にフォトレジストを覆った状態で、該基板
のドライエツチングを行なうドライエツチング装置に関
するものである。
[従来の技術]および[発明が解決しようとする課題] 超LSI製造プロセスにおいて、微細パターンを精度良
く形成するために、ドライエツチング技術が広く用いら
れている。中でも、反応性イオンエツチングは、イオン
の入射エネルギでエツチング加工を行なうため、特に加
工精度に優れ、幅広く採用されている。
しかしながら、反応性イオンエツチングを1μm程度の
線幅以下のLSIの加工に用いる場合、処理基板のフォ
トレジストの占有面積の大小によって、線幅シフト(レ
ジストのパターン幅とエツチング後のパターン幅の差を
いう)が変化し、加工線幅にばらつきを生じ、精度の良
いパターン形成を行なうことができない、という問題点
があった。
この発明は上記′のような問題点を解決するためになさ
れたものであり、加工線幅にばらつきを生じさせず、精
度の良いパターン形成を行なうことのできる、ドライエ
ツチング装置を提供することを目的とする。
[発明に到達するまでの過程コ 本発明者らは、フォトレジストの占有面積によってエツ
チング特性がどのように変化するかを詳細に検討した。
その検討の詳細を、ポリシリコンゲートの加工を例にと
って述べる。
DRAM等の規則的なメモリ配置パターンを持つLSI
では、基板表面の30〜40%がフォトレジストで覆わ
れた状態でエツチングされるが、ゲートアレイ等の論理
回路では、基板表面のフォトレジストの占有面積は、基
板表面積の10%程度まで低下する。さらに、多くの反
応性イオンエツチング装置は処理能力を向上させるため
に、1度に10〜24枚程度の基板を処理するいわゆる
バッチ処理方式をとっているが、1度に処理する基板の
枚数が、前後の工程の影響で一定にならないため、エツ
チング時のフォトレジストの占有面積は、1枚処理の場
合に比べてさらに大きく変化する。
第3図は、処理基板にポリシリコンゲートを用いた場合
の、エツチング時のフォトレジストの占有面積と線幅シ
フトとの関係図である。第3図から明らかなように、フ
ォトレジストの占有面積によってエツチング形状が大き
く変化していることがわかる。エツチング形状がフォト
レジストの占有面積によって変化するということは、ポ
リシリコンゲートのエツチングに特有の問題ではなく、
たとえばアルミニウムのエツチングや、高融点金属の硅
化物(シリサイド)のエツチングにおいても観察される
。これらの現象には、エツチング時に得られる反応生成
物の挙動が深くかがわっている。すなわち、フォトレジ
ストの反応生成物がプラズマ中で重合し、その重合物が
パターン側面に付着し、パターンが横方向にエツチング
されるのを防止しているためと考えられている。それゆ
え、第3図に示すように、レジストの占有面積が60%
を越えると線幅シフトが増加し、一方、フォトレジスト
の占有面積が60%より小さくなると、側面への重合物
付着が少なくなる結果、線幅シフトが減少し、パターン
の細りが発生するのである。
[課題を解決するための手段] 以上の検討結果より、本発明者らは、各挿のフォトレジ
スト占有面積を有するデバイスにおいて、加工線幅にば
らつきを生じさせることなく、精度良くパターン形成を
するには、単一のエツチング条件では不可能であるとい
う結論に到達し、本発明を完成させるに至った。
すなわち、本発明は基板上にフォトレジストを覆った状
態で、該基板のドライエツチングを行なうドライエツチ
ング装置に係るものである。そして、前記問題点を解決
するために、基板上のフォトレジストの占有面積を計測
する占有面積計測手段と、この占有面積計測手段の計n
l結果に基づいて、上記ドライエツチングの条件を調整
するドライエツチング条件調整手段と、を備えている。
本発明で採用される占有面積計測手段には、基板上に紫
外光を照射しその螢光を計測し、その螢光強度からフォ
トレジストの占有面積を計算する手段が好ましく用いら
れるが、本発明はこのものに限定されるものではない。
また、ドライエツチングの条件を調整する方法の例とし
ては、フォトレジストの不足分を気相でモノマーを供給
する方法と、反応性のガスの組成を変化させる方法が好
ましく用いられる。
[作用] 本発明に係るドライエツチング装置は、基板上のフォト
レジストの占有面積を計測する占有面積計測手段と、こ
の占有面積計δp+手段の計測結果に基づいて、ドライ
エツチングの条件を調整するドライエツチング条件調整
手段を備えているので、エツチング直前の基板のフォト
レジストの占有面積を計測して、その結果をエツチング
条件に反映させることが可能となる。それゆえ、ドライ
エツチングする基板のフォトレジスト占有面積に応じた
エツチング条件の微調整が可能となり、加工線幅にばら
つきが生じなくなり、精度の良いパターン形成を行なう
ことができるようになる。
[実施例] 以下、この発明の一実施例を図について説明する。
第1図はこの発明によるドライエツチング装置の一実施
例の全体構成図である。ドライエツチング装置は、基板
搬送機構1と、エツチング室2と、上記基板搬送機構1
によって搬送されてくるエツチング直前の基板のフォト
レジストの占有面積を計測するフォトレジスト面積測定
部3と、該面積ill定部3の計測結果に基づいてドラ
イエツチング条件の条件を調整するエツチング条件制御
用コンピュータ4とを備えている。エツチング条件制御
用コンピュータ4には、基板の装填枚数に関する情報も
送り込まれるようになっている。エツチング条件制御用
コンピュータ4は、フォトレジストの占有面積の情報と
、基板の装填枚数の情報より、個々に予め入力されてい
る規則に従って最適なエツチング条件を決定し、エツチ
ング室2にその情報を送るように構成されている。
このドライエツチング装置の動作を説明する前に、上述
のフォトレジスト面積測定部3の詳細を次に説明する。
第2図は、フォトレジスト面積測定部の構成図である。
フォトレジスト面積1111J定部は、暗箱9と、該暗
箱9内に設けられた紫外光源5および可視光受光素子6
を備えている。図中、7は基板であり、8は基板7上に
形成されたフォトレジスト8である。フォトレジスト8
の占有面積を測定するには、これ以外にもいくつかの方
法が考えられるが、装置の簡便さと測定の精度の点で、
紫外光を被験体に照射し、被験体から反射してくる螢光
を測定する本方法が特に好ましく用いられる。
フォトレジスト面積測定部の動作について説明する。紫
外光源5をONL、紫外光10を基板7上に照射する。
この場合、シリコンを用いた超LSIプロセスで基板上
に堆積される物質のほとんどは、無機物であり、螢光を
発しない。一方、現在使用されているフォトレジスト8
のほとんどすべては、有機レジストであり、紫外光1o
を照射すると螢光11を発する。この螢光11を可視光
受光素子6で検出することにより、フォトレジスト8の
占有面積を明確に測定することができる。
次に、第1図および第2図を参照して、実施例に係るド
ライエツチング装置の動作について説明する。
基板搬送機構1により、基板7が搬送されてくると、こ
の搬送中の基板7を一時停止させる。そして、フォトレ
ジスト面積測定部3で、基板7上のフォトレジスト8の
占有面積を測定する。このフォトレジスト面積測定部(
第2図参照)で測定された基板7のフォトレジスト8の
占有面積の情報は、基板7の装填枚数の情報とともにエ
ツチング条件制御用コンピュータ4に送られる。そして
、ここで、予め入力されている規則に従って最適なエツ
チング条件が決定され、この最適エツチング条件の情報
がエツチング室2に送られる。次いで、基板7を、エツ
チング室2内に自動装填する。すると、この基板7は、
前述の最適エツチング条件に従ってエツチングされる。
この場合、基板7は、レジスト8の占有面積に応じたエ
ツチング条件によりエツチングされるので、線幅シフト
が変化することによる加工線幅のばらつきはなくなり、
精度の良いパターン形成が行なわれ得るようになる。
エツチング処理された基板7は、エツチング室2より基
板搬送機構1に戻され、さらに次の工程に付される。
なお、上記実施例では、基板7の装填枚数に対するエツ
チング条件の変更も自動的に行なえるように構成してい
るので、エツチング工程の自動化が可能となり、また工
程の信頼性も向上する。
実施例1および比較例1〜2 以下、本装置を用いて、エツチングを行なったときの結
果を表1に示す。
表1 ■) エツチング条件: SF6 (85%)+CCL  (5%)+メチルメタ
クリレート(10%)、40mTo r r。
50W 2) エツチング条件: SFs  (95%)+CC悲、 (5%)。
90mTorr、150W 3)基板面積に対する比率 なお、表1においては、フォトレジストの不足分を、気
相でモノマーたとえばメチルメタクリレートを供給する
方法について例示したが、本発明はこれに限定されるも
のでなく、反応性ガスの組成を変化させる方法であっも
よい。
以上、具体的な実施例を挙げて、この発明のドライエツ
チング装置について説明したが、本発明は、その精神ま
たは主要な特徴から逸脱することなく、他の色々な形で
実施することができる。それゆえ、前述の実施例はあら
ゆる点で単なる例示にすぎず、限定的に解釈してはなら
ない。本発明の範囲は、特許請求の範囲によって示すも
のであって、明細書本文には何ら拘束されない。さらに
、特許請求の範囲の均等範囲に属する変形や変更は、す
べて本発明の範囲内のものである。
[発明の効果] 以上説明したとおり、この発明に係るドライエツチング
装置によれば、基板上のフォトレジストの占有面積を計
測する占有面積計測手段と、上記占有面積計測手段の計
測結果に基づいて、ドライエツチングの条件を調整する
ドライエツチング条件調整手段を備えているので、各種
のLSIパターンに対して、自動的にエツチング条件が
調整され、精度の良いパターン形成が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例の全体構成図である。 第2図は本発明において採用されるフォトレジスト面積
測定部の構成図である。第3図はフォトレジスト占有面
積と線幅シフトとの関係図である。 図において、1は基板搬送機構、2はエツチング室、3
はフォトレジスト面積測定部、4はエツチング条件制御
用コンピュータ、5は紫外光源、6は可視光受光素子で
ある。 なお、各図中、同一符号は同一または相当部分を示す。 第1図 →蟇尿の動セ −>精報IPlvl古 第2図 第3図 寡〕阻^ジースト左費才責(ρ

Claims (1)

  1. 【特許請求の範囲】  基板上にフォトレジストを覆った状態で、該基板のド
    ライエッチングを行なうドライエッチング装置において
    、 前記基板上の前記フォトレジストの占有面積を計測する
    占有面積計測手段と、 前記占有面積計測手段の計測結果に基づいて、前記ドラ
    イエッチングの条件を調整するドライエッチング条件調
    整手段と、 を備えたことを特徴とするドライエッチング装置。
JP6899788A 1988-03-22 1988-03-22 ドライエッチング装置 Pending JPH01239929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6899788A JPH01239929A (ja) 1988-03-22 1988-03-22 ドライエッチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6899788A JPH01239929A (ja) 1988-03-22 1988-03-22 ドライエッチング装置

Publications (1)

Publication Number Publication Date
JPH01239929A true JPH01239929A (ja) 1989-09-25

Family

ID=13389810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6899788A Pending JPH01239929A (ja) 1988-03-22 1988-03-22 ドライエッチング装置

Country Status (1)

Country Link
JP (1) JPH01239929A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519920A (ja) * 2000-01-04 2003-06-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ドライエッチャーの現場制御

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519920A (ja) * 2000-01-04 2003-06-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ドライエッチャーの現場制御

Similar Documents

Publication Publication Date Title
US20190113836A1 (en) Extreme ultraviolet (euv) lithography mask
US5427878A (en) Semiconductor wafer processing with across-wafer critical dimension monitoring using optical endpoint detection
US5994009A (en) Interlayer method utilizing CAD for process-induced proximity effect correction
KR101400654B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 저장 매체, 및 기판 처리 시스템
KR100249256B1 (ko) 반도체 장치 제조 방법
US8672563B2 (en) Development method, method of manufacturing photomask, method of manufacturing semiconductor device and development device
CN101171545B (zh) 计算机可读的掩模收缩控制处理器
US6426174B1 (en) Method for manufacture semiconductor devices
JP2002316835A (ja) ガラス基板及びガラス基板の平坦化方法
JPH07211630A (ja) パターン形成方法及びその装置
US7785755B2 (en) Exposure system, exposure method, and method for manufacturing semiconductor device
JPH01239929A (ja) ドライエッチング装置
JPH02146720A (ja) 処理方法および処理装置
JP2001210580A (ja) 半導体装置およびその製造方法ならびに半導体製造システム
CN114077166A (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
US6457168B1 (en) Method for producing structures on the surface of a semiconductor wafer
KR102413895B1 (ko) 패턴 형성 방법, 리소그래피 장치, 및 물품 제조 방법
KR101252899B1 (ko) 기판처리시스템
JPH0955352A (ja) 露光装置および露光方法
US7043327B2 (en) Lithography apparatus and method employing non-environmental variable correction
WO2020170631A1 (ja) 形成方法、形成装置、および物品の製造方法
US20090023230A1 (en) Methods and apparatus for depositing an anti-reflection coating
US20090181316A1 (en) Substrate processing method, program, computer-readable storage medium, and substrate processing system
JPH1180974A (ja) エッチング速度測定方法
JP2002208548A (ja) レジストパターン形成方法