CN101171545B - 计算机可读的掩模收缩控制处理器 - Google Patents

计算机可读的掩模收缩控制处理器 Download PDF

Info

Publication number
CN101171545B
CN101171545B CN200680015843.2A CN200680015843A CN101171545B CN 101171545 B CN101171545 B CN 101171545B CN 200680015843 A CN200680015843 A CN 200680015843A CN 101171545 B CN101171545 B CN 101171545B
Authority
CN
China
Prior art keywords
feature
patterning
reticle
layer
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680015843.2A
Other languages
English (en)
Other versions
CN101171545A (zh
Inventor
S·M·R·萨贾迪
尼古拉斯·布赖特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101171545A publication Critical patent/CN101171545A/zh
Application granted granted Critical
Publication of CN101171545B publication Critical patent/CN101171545B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Respiratory Apparatuses And Protective Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Document Processing Apparatus (AREA)

Abstract

提供了一种包括计算机可读介质的装置。计算机可读介质包括用于接收特征布图的计算机可读代码以及在特征布图上应用收缩修正的计算机可读代码。用于应用收缩修正的计算机可读代码包括提供拐角切口、调整线宽度和长度、形状修改等，以用于在图案化的层中形成特征。

Description

计算机可读的掩模收缩控制处理器
技术领域
本发明涉及半导体器件的形成。
背景技术
在半导体晶片处理过程中，利用熟知的图案化(patterning)和蚀刻处理，在晶片中限定半导体器件的特征(feature)。在这些处理中，光刻胶(PR)材料沉积于晶片上，然后曝光于由中间掩模(reticle)过滤的光。中间掩模通常为玻璃板，其形成有典型的特征几何形状图案，该几何形状可阻止光穿过中间掩模。
当穿过中间掩模后，光接触光刻胶材料的表面。光改变光刻胶材料的化学组成，从而使显影剂可去除部分光刻胶材料。在正型光刻胶材料的情形下，曝光区域被去除，而在负型光刻胶材料的情形下，未曝光区域被去除。然后，蚀刻晶片，以从不再受光刻胶材料保护的区域去除下面的材料，并由此在晶片中限定期望的特征。
已知有多代光刻胶材料。深紫外(DUV)光刻胶由248nm光进行曝光。为便于理解，图1A是在基片104上的层108的横截面示意图，并在ARL(防反射层)110上带有图案化的光刻胶层112，ARL 110位于层上，层108将被蚀刻形成堆100。光刻胶图案(pattern)具有临界尺寸(CD)，其可以是该最小特征的宽度116。由于依赖于波长的光学属性，由较长波长光曝光的光刻胶具有更大的理论最小临界尺寸。
通过该光刻胶图案，特征120可被蚀刻，如图1B所示。理想地，该特征的CD(该特征的宽度)等于光刻胶112中特征的CD 116。在实际中，由于磨蚀(faceting)、光刻胶的侵蚀或底切(undercutting)，特征的CD 116可能比光刻胶112的CD大。特征也可能被逐渐减小，该特征的CD至少与光刻胶的CD一样大，但逐渐减小的特征在特征底部附近具有较小的宽度。这种逐渐减小可能会提供不可靠的特征。
为提供带有较小CD的特征，正在寻求一种利用较短波长形成的特征。193nm的光刻胶由193nm的光曝光。利用相移中间掩模及其它技术，使用193nm的光刻胶，可形成90-100nm CD的光刻胶图案。这也可提供具有90-100nm CD的特征。157nm的光刻胶由157nm的光曝光。利用相移中间掩模和其它技术，可形成亚90nm的CD光刻胶图案。这也可提供具有亚90nm CD的特征。
相比使用较长的波长，使用较短波长的光刻胶可带来另外的问题。为获得接近于理论极限的CD，光刻装置应当更加精确，这需要更加昂贵的光刻设备。目前193nm的光刻胶和157nm的光刻胶并不具有像较长波长光刻胶那样高的选择性，并且在等离子体蚀刻环境中更容易变形。
在导电层蚀刻中，例如在存储器件形成中，期望在不降低性能的情况下增加器件密度。
图2A是根据现有技术的一种用于生产导线的图案化的光刻胶层的横截面示意图，此时线之间的间隔太近。在基片204(例如晶片)上，可设置阻挡层206。在阻挡层206上形成介电层208，例如金属层或多晶硅层。在介电层208上形成防反射层(ARL)210，例如DARC层。图案化的光刻胶层212a在ARL 210上形成。在该实例中，图案化的光刻胶线214a具有如图所示的由线宽度“L”限定的宽度。间隔222具有如图所示的宽度“S”。节距(pitch)长度“P”限定为线宽度和间隔宽度的和P＝L+S，如图所示。期望减小节距长度。
减小节距宽度的一种方法是通过减小间隔宽度。图2B是根据现有技术当线间的间隔太近时用于生产导电或介电沟槽线的图案化的光刻胶层的横截面示意图。在基片204(例如晶片)上，可设置阻挡层206。在阻挡层206上形成导电或介电层208，例如金属层，多晶硅层或介电层。在介电层208上形成防反射层(ARL)210，例如DARC层。图案化的光刻胶层212在ARL 210上形成。在该实例中，图案化的光刻胶层212b形成图案化的线214b，而在图案化的线214b之间的间隔中形成光刻胶残留218。光刻胶残留218的存在是由在图案化的线214b之间的间隔过小引起的，因为从小的间隔中去除残留218更加困难。这可能会限制可被提供的导线的密度。
发明内容
为达到前述和根据本发明的目的，提供了一种包括计算机可读介质的装置。计算机可读介质包括用于接收特征布图(featurelayout)的计算机可读代码以及用于对特征布图应用收缩修正的计算机可读代码。
在本发明的另一种表现形式中，提供了一种用于形成特征的方法。特征布图被接收。对特征布图进行收缩修正，以形成收缩修正的掩模布图。
本发明的上述和其它方面将会结合附图，通过以下对本发明的详细说明而更详细地描述。
附图说明
附图中通过实例而非限定示出了本发明，在附图中，相同的标记代表相似的元件，其中：
图1A-B是根据现有技术的经蚀刻的堆的横截面示意图；
图2A-B是根据现有技术形成的图案化的光刻胶层的横截面示意图；
图3是可在本发明一个实施例中使用的处理的高级别流程图；
图4A-H是根据本发明一个实施例的处理的堆(stack)的横截面示意图；
图5是在图案化的光刻胶层上形成侧壁层的流程图；
图6A-B显示了一种计算机系统，其适合于实施在本发明的实施例中使用的控制器；
图7是图案化的光刻胶层的顶视图；
图8是当侧壁层在图案化的光刻胶层的侧壁上形成后，图7的图案化的光刻胶层的顶视图；
图9是用于提供中间掩模的处理的流程图；
图10是图7的图案化的光刻胶层带有收缩修正的顶视图；
图11是另外一种用于提供中间掩模的处理的流程图；
图12是用于提供中间掩模的系统的示意图；
图13是特征布图的顶视图；
图14A-B是由利用中间掩模布图处理生成的中间掩模布图限定的图案化层的顶视图；
图15A-B是当提供收缩修正后，由中间掩模布图限定的图案化层的顶视图；
图16A是从第一中间掩模布图产生的图案化的光刻胶层的顶视图；
图16B是在侧壁层形成后，图16A的图案化的光刻胶层的顶视图；
图17A是从第二中间掩模布图产生的图案化的光刻胶层的顶视图；
图17B是当侧壁层形成后，图17A的图案化的光刻胶层的顶视图；
图18是当第二组特征已被蚀刻后，基片的顶视图。
具体实施方式
以下结合在附图中显示的一些优选实施例，详细描述本发明。在以下说明中，将阐明许多特别的细节以提供对本发明的透彻的理解。但是，明显地，对于本领域的技术人员而言，本发明可不使用这些特定细节中的某些或全部而被实施。在另一些情形下，熟知的处理步骤和/或结构未具体描述，以避免不必要地混淆本发明。
本发明提供了具有小的临界尺寸(CD)的特征。更具体地，本发明提供了特征，该特征的CD小于已用于蚀刻特征的光刻胶图案的CD。
为便于理解，图3是可在本发明一个实施例中使用的处理的高级别流程图。提供中间掩模(步骤304)。该步骤将在以下更详细地描述。然后形成图案化的光刻胶层(步骤308)。该步骤也将在以下更详细地描述。图4A是本发明一个实施例中的图案化的光刻胶层的横截面示意图。在基片404(例如晶片)上，可设置阻挡层406。在阻挡层406上形成蚀刻层408(例如导电金属层或多晶硅层或介电层)。在蚀刻层408上形成防反射层(ARL)410(例如DARC层)。第一图案化的光刻胶层412在ARL 410上形成。在该实例中，图案化的线414具有以线宽度“Lp”限定的宽度，如图所示。在光刻胶层中的间隔422具有宽度“Sp”，如图所示。图案化光刻胶层的节距长度“Pp”限定为该线宽度和间隔宽度的和Pp＝Lp+Sp，如图所示。这些宽度由用于形成图案化的光刻胶层的光刻技术的分辨率所决定。期望减小节距长度。
在图案化的光刻胶层上形成侧壁层以减小CD(步骤312)。图5是在图案化的光刻胶层上形成侧壁层以减小CD(步骤312)的更为详细的流程图，其使用气体调制。在该实施例中，在图案化的光刻胶层上形成侧壁层以减小CD(步骤312)包括沉积阶段504和外形成形(profile shaping)阶段508。沉积阶段使用第一气体化学成分以形成等离子体，该等离子体在图案化的光刻胶层的侧壁上沉积侧壁层。外形成形阶段508使用第二气体化学成分以形成等离子体，等离子体成形沉积物的外形，以形成基本上垂直的侧壁。
图4B是图案化的第一图案化的光刻胶层412的横截面示意图，其带有沉积在第一图案化的光刻胶层侧壁上的侧壁层420。侧壁层420在图案化的光刻胶层间隔内形成侧壁层特征424，其中侧壁层特征424具有小于第一图案化的光刻胶层间隔CD的减小的间隔CD。优选地，沉积的第一图案化的光刻胶层的减小的间隔CD比第一图案化的光刻胶层特征的间隔CD小50％。还期望侧壁层具有基本上垂直的侧壁428，侧壁与如图所示的高度相似。基本上垂直的侧壁的一个实例为，从底部到顶部的侧壁与特征的底部成从88°到90°的角。相似的侧壁具有沉积层，沉积层从特征的顶部到底部具有基本上相同的厚度。非相似的侧壁可形成磨蚀(faceting)或面包块状(bread-loafing)的结构，这些结构提供非基本垂直的侧壁。锥形的(tapered)侧壁(源于磨蚀结构)或面包块状的侧壁可增加沉积层CD，并提供较差的蚀刻图案化的光刻胶层。优选地，在侧壁上的沉积比在第一图案化的光刻胶层特征底部上的沉积更厚。更优选地，没有层被沉积在第一图案化的光刻胶层特征的底部上。
然后，第一特征组通过侧壁层间隔被蚀刻到蚀刻层408中(步骤316)。图4C显示了蚀刻到蚀刻层408中的第一特征组432。在该实例中，在蚀刻层408中蚀刻的第一特征组432具有CD宽度，CD宽度与沉积层特征的间隔CD相等。在实际应用中，第一特征组432中特征的CD可略大于沉积层420特征的CD。但是，因为沉积层特征的CD显著小于光刻胶412的CD，所以在蚀刻层408中的特征的CD仍然小于光刻胶412的CD。如果沉积层的CD仅仅是略小于光刻胶的CD，或者假如沉积层被磨蚀或面包块化(breadloafed)，那么将被蚀刻的层的CD可能不会小于光刻胶的CD。另外，磨蚀或面包块化的沉积层可导致在将要被蚀刻的层中的磨蚀的或者不规则成形的特征。还期望最小化在光刻胶特征底部的沉积。在该实例中，在将要被蚀刻的层408中蚀刻的特征的CD比光刻胶特征的CD小约50％。
然后，图案化的光刻胶层以及沉积层被剥除(步骤320)。这可作为一个步骤完成，也可作为两个分离的步骤完成，包括分离的沉积层去除步骤以及光刻胶剥除步骤。灰化(ashing)可用于剥除处理。图4D显示了当沉积层和光刻胶层被去除后的基片400。
对是否附加的特征将要被蚀刻进行确定(步骤324)。在该实例中，第二蚀刻特征组被蚀刻。因此，提供第二中间掩模(步骤304)。提供该中间掩模的处理将在以下更详细描述。在该蚀刻的特征(该情况下为第一蚀刻特征组)上形成第二图案化的光刻胶层(步骤308)。图4E显示了基片404，其中第二图案化的光刻胶层442已在蚀刻层408上形成，其中第二图案化的光刻胶层442覆盖第一特征组432，并且第二图案化的光刻胶层中的间隔444形成于第一蚀刻特征组432之间。
然后，在第二图案化的光刻胶层特征的侧壁上沉积侧壁层，以减小CD(步骤312)。图4F是第二图案化的光刻胶层442的横截面示意图，其中侧壁层450沉积在第二图案化的光刻胶层442的侧壁上。侧壁层450在图案化的光刻胶层间隔中形成侧壁层特征454，其中侧壁层特征454具有小于第二图案化的光刻胶层间隔CD的减小的间隔CD。优选地，侧壁层特征减小的间隔比第二图案化的光刻胶层特征的间隔CD小50％。还期望图案化的光刻胶层特征422具有基本上垂直的侧壁，侧壁与如图所示的高度相似。基本上垂直的侧壁的一个实例为，从底部到顶部的侧壁与特征的底部成从88°到90°的角。优选地，在侧壁上的沉积比在光刻胶特征底部上的沉积更厚。更优选地，没有层被沉积在光刻胶特征的底部上。
如图4G所示，特征被蚀刻入蚀刻层(步骤316)，在第一蚀刻特征组432之间形成第二蚀刻特征组452。然后图案化的光刻胶层和沉积层被剥除(步骤320)，如图4H所示。蚀刻层的线宽度如图示为Lf。蚀刻层中的特征间隔宽度如图示为Sf。该特征的节距长度如图所示为Pf，其中Pf＝Lf+Sf。为了对比，将图4A中的图案化的光刻胶层节距Pp、光刻胶线宽度Lp、以及光刻胶间隔Sp显示在图4G中，以与特征节距Pf、特征线宽度Lf、以及特征间隔宽度Sf相比较。在该实施例中，特征节距的长度Pf为图案化的光刻胶层节距长度Pp的一半，因为特征之间的线宽度Lf为图案化的光刻胶层线宽度Lp的一半，并且特征间隔宽度Sf为图案化的光刻胶层中间隔Sp的一半。因此，通过减半节距长度、线宽度以及特征宽度，但利用相同的光刻胶光刻处理，该处理能够使用两个掩模步骤使蚀刻特征分辨率加倍。在该实例中，来自于第一图案化的光刻胶层的第一蚀刻特征组被蚀刻至与来自于第二图案化的光刻胶层的第二蚀刻特征组相同或大约相同的深度，如图所示。
因为该实施例仅使用两个图案化的光刻胶层，在重复步骤(步骤336)处，确定不重复该处理(步骤324)。
收缩修正处理器
图7是图案化的光刻胶层704的顶视图。该图案化的光刻胶层提供了三个薄的矩形开口708、带有椭圆形部分716的大的矩形开口712、以及带有圆形部分724的开口特征720。图8是当侧壁层在该图案化的光刻胶层804的侧壁上形成后，图案化的光刻胶层804的顶视图。应当注意，这些侧壁不以均一的方式减小CD以获得带有均匀的较小尺寸的相同特征，而是如图8所示，根据特征的宽度和布图，对于不同大小和形状的特征具有不同的CD收缩偏差。从图8中可看出，不同间隔的线可不同地收缩。另外，圆形部分824可保持圆形，而椭圆形部分816沿其长轴比短轴放大更多。另外，线808的拐角在x轴和y轴方向均被放大，所以这些拐角比线的侧壁增长更大，从而形成圆形突起832。出于类似的原因，其它拐角形成其它圆形突起836。
期望提供一种中间掩模，该中间掩模提供图案化的光刻胶层，当被侧壁层掩盖时，该图案化的光刻胶层产生具有减小的CD的特征，以对该收缩处理的几何依赖进行修正。
图9是提供中间掩模(步骤304)的流程图。特征布图被提供(步骤904)。由特征布图产生中间掩模布图(步骤908)。对中间掩模布图进行收缩修正(步骤912)。图10是具有收缩修正的图案化的光刻胶层1004的顶视图。一个收缩修正规则在布图的每个拐角提供放大的间隔1036。另外，特征的相对比例被改变。例如，椭圆形部分1016的厚度增加，但不增加椭圆形部分1016的长度。
通常在当前的光刻和蚀刻处理中存在一种被称之为线缩短的现象，该现象中光刻处理缩短图案化的光刻胶线。光刻弄圆了图案化的光刻胶线的边缘，因此需要光学临近修正(OPC)以进行修正。并且，在蚀刻中，图案化线的末端更易曝光于溅射中，因此变得更短。在G-模式(G-mode)中，在图案化的线上形成层，这使图案化的线更大，而线之间的特征更小。故在不使用OPC的情况下，可使用收缩修正以补偿光刻线缩短。因此，可使用收缩修正以消除或最小化OPC，并且还消除了用于解决(account for)线边缘缩短的特征的必要。
然后由该带有收缩修正的中间掩模布图产生中间掩模(步骤916)。
多个中间掩模生成
在上述图4A-F所示的实例中，当使用至少两个蚀刻处理时需要至少两个分离的图案化的光刻胶层，中间掩模和对准问题应被强调。在该实例中，如果用于在第一蚀刻中形成图案化的光刻胶层的中间掩模被移位(移动)约节距的一半，则中间掩模可用于第二蚀刻。当使用常规的箱中箱(box-in-box)对准方案时，两个图案化的光刻胶层的对准(当使用相同的中间掩模用于第一和第二曝光时)会成为问题。例如，在第一掩模和收缩后，对准箱的尺寸减小约200nm，其等于线和间隔收缩的尺寸。现在，如果第二图案化的光刻胶层相对于原始线和间隔节距移位200nm以实现半节距，那么第二图案化的光刻胶层的对准实际上不得不被调整400nm。通常，光刻工具被设计为对准这些对准标记(alignment key)，而实施非对准是常规方法学中的变化，而且它可能成为混乱和潜在的大量成品率损耗的根源。因为对准调整在X和Y方向上均需进行，所以该问题增加。
另外，后续层的对准(一般为孔(接点或通孔))会有进一步的困难。因为对准标记具有两个边缘，即与第一收缩相关的内边缘以及归因于第二收缩的第二边缘。这可影响对准算法，甚至可被对准算法误读，对准算法必须将孔与线和间隔对准。另外，因为这些边缘的彼此靠近，双重边缘可降低对准的灵敏度。对于需要小量收缩(为nm的十分之几)的极小CD而言，该灵敏度问题(即模糊边缘)会变得更加糟糕，该情况下边缘几乎彼此混合，因此锐利的边缘变得不存在。
另外，产生图案的应用比产生多个均一间距尺寸相等的平行线更为复杂，因此相比简单移位中间掩模需要进行更多操作。
图11是当使用一个以上蚀刻时，提供中间掩模(步骤304)的流程图。提供特征布图(步骤1104)，由特征布图产生至少两个中间掩模布图(步骤1108)。在该至少两个中间掩模布图的每一个上进行收缩修正(步骤1112)。由带有收缩修正的至少两个中间掩模布图产生至少两个中间掩模(步骤1116)。
实例
利用本发明的一个实施例的系统的实例，如图12所示的系统1200被用来提供用于多掩模蚀刻处理的中间掩模，并被用来提供用于收缩控制规则修改的校验。在布图1204处产生和/或提交特征布置的特征布图(步骤1104)。该实施例中的中间掩模布图1208由该特征布图产生至少两个中间掩模布图(步骤1108)以在多蚀刻处理中使用。该中间掩模布图需要能够由特征布图产生多个中间掩模以及能够根据将被使用的收缩处理来放大该特征的计算机代码。
收缩修正处理器1212用于对至少两个中间掩模布图进行收缩修正(步骤1112)。收缩修正处理器1212用于为带有收缩修正的至少两个中间掩模布图产生中间掩模数据1216(步骤1116)。在该实例系统1200中的其它元件用于进行图3中的其余步骤，并用于进行校验处理，以提供用于收缩修正处理器1212的附加规则。
为帮助产生用于该收缩修正处理器的附加收缩修正规则，测试芯片布图可被产生，或者中间掩模数据1216可用于产生测试芯片布图1234。测试芯片布图被印制在晶片1236上，以在测试芯片上形成图案化的光刻胶层。在图案化的光刻胶层上形成层1237，以在图案化的光刻胶层上形成侧壁层。然后进行线宽度测量1238。在一个实施例中，线宽度测量可以是对带有侧壁层的图案化的光刻胶层的测量。在另一个实施例中，进行蚀刻，然后在经蚀刻的特征上进行测量。提供这些测量作为到经验模型适配引擎1260以及参数提取引擎1240的输入。经验模型适配引擎的输出用于产生经验模型1264，经验模型1264用于提供改进的规则到收缩修正处理器1212。
另外，利用参数提取引擎1240形成物理模型，以从用于经验模型适配的相同的数据集中提取处理参数来产生物理模型1244。掩模布图校验(MLV)1220将中间掩模数据1216与物理模型1244相比较。如果该比较不充分接近1224，则将数据提供给经验模型适配引擎1260。该经验模型适配引擎的输出用于产生经验模型1264，其用于提供改进的规则到收缩修正处理器1212。然后收缩修正处理器1212提供新的中间掩模数据1216。如果该比较充分接近1224，则中间掩模数据可用于形成中间掩模1280(步骤304)。该中间掩模用于形成图案化的光刻胶层1281(步骤308)。在图案化的光刻胶层1282上形成侧壁层(步骤312)。特征通过该图案化的光刻胶层蚀刻入蚀刻层(步骤316)以制成芯片1284。
可使用多种其它处理，以应用特征布图来产生多个中间掩模以及应用该收缩修正到中间掩模布图。例如，可执行收缩修正，并向使用者提供收缩修正特征及其特性的列表。然后使用者可输入用于修正的准则(guideline)。在另一个实施例中，可首先制作数据中间掩模带。然后将收缩修正应用到数据中间掩模带上的数据，这将向用户提供特征及其特性的列表。然后使用者可输入用于修正的准则。然后可在文件中提供该修正。这些处理可被更自动化的方法代替。在另一个变型中，该用于修正的准则被预程序化，并且该SCPP会自动将它们应用到布图以及中间掩模文件。
图6A和6B显示了计算机系统600，其适合于在本发明的实施例中使用的接收该特征布图、产生中间掩模和进行收缩修正。图6A显示了计算机系统的一种可能的物理形式。当然，计算机系统可以具有多种物理形式，从集成电路、印刷电路板和小的手持设备，到大型超级计算机。计算机系统600包括显示器602、显示器604、机架606、磁盘驱动608、键盘610以及鼠标612。磁盘614为计算机可读介质，其用于传递数据给计算机系统600以及从计算机系统600传递数据。
图6B是用于计算机系统600的方框图的实例。连接到系统总线620的是各种各样的子系统。处理器622(也被称为中央处理单元，或CPU)与存储设备(包括存储器624)相连接。存储器624包括随机存取存储器(RAM)和只读存储器(ROM)。本领域中已熟知，ROM用于单向地传递数据和指令到CPU，而RAM典型地用于以双向的方式传递数据和指令。这些和其它类型的存储器可包括以下描述的任何形式的计算机可读介质。固定式磁盘626也双向地与CPU 622相连接；其提供附加的数据存储能力，并还可包括以下描述的任何计算机可读介质。固定式磁盘626可用于存储程序、数据等，并通常为次级存储介质(例如，硬盘)，其速度比主存储器较慢。应该理解，合适情况下，在固定式磁盘626中保留的信息可作为虚拟内存以标准的形式整合入存储器624。可移动式磁盘614可采用下述的任何计算机可读介质的形式。
CPU 622还与多种输入/输出设备相连接，例如显示器604、键盘610、鼠标612和扬声器630，以及用于该处理控制的反馈和发送(forward)系统。通常，输入/输出设备可以是以下任何一种：视频显示器、跟踪球、鼠标、键盘、麦克风、触摸屏、传感器卡片阅读器、磁带或纸带阅读器、输入板、输入笔(styluses)、声音或手写识别器、生物特征(biometrics)读取器、或其它的计算机。可选地，CPU 622可以利用网络接口640与其它计算机或远程通讯网络相连接。利用这种网络接口，可以预期在进行上述方法步骤的过程中，CPU可从网络接收信息或输出信息到网络。另外，本发明的方法实施例可仅在CPU 622上执行，或者通过网络(例如互联网)，与分担该处理的一部分的远端计算机相结合执行。
另外，本发明的实施例进一步涉及具有计算机可读介质的计算机存储产品，计算机可读介质上带有用于进行多种计算机执行的操作的计算机代码。该介质和计算机代码可以是为本发明的目的而特别设计和构建的，或者它们可以是对于计算机软件领域的技术人员而言熟知并可用的类型。计算机可读介质的实例包括，但不限于：磁介质，例如硬盘、软盘和磁带；光学介质，例如CD-ROM和全息设备；磁光介质，例如可光读的磁盘；以及特别配置为存储和执行程序代码的硬件设备，例如专门应用集成电路(ASIC)、可编程逻辑器件(PLD)、以及ROM和RAM器件。计算机代码的实例包括机器代码，例如由编译器产生，以及包括较高级别代码的文件，较高级别代码文件由使用解释程序的计算机执行。计算机可读介质还可以是计算机代码，计算机代码由具体化为载波并代表可由处理器执行的指令序列的计算机数据信号传输。
实例布图
在一个在系统中使用图11的处理的具体实例中，如图12所示，首先在1204提供特征布图(步骤1104)。图13是特征布图的顶视图，该特征布图显示了带有将被蚀刻入晶片的特征1308的特征图案1304。特征布图节距PF为在该特征布图的特征之间的最小节距，如图所示。特征布图被提供到中间掩模布图处理器1208，其从特征布图产生至少两个(多个)中间掩模布图(步骤1108)。
为了示出本发明一个实施例的工作过程，示意性显示了以下内容。图14A和14B为由第一中间掩模布图1404和第二中间掩模布图1408限定的图案化的层的顶视图，第一中间掩模布图1404和第二中间掩模布图1408通过使用中间掩模布图处理而产生(步骤1108)。应当注意，由第一中间掩模布图1404限定的图案化的层具有比特征图案1304特征少的特征1424，并且具有比特征图案的特征大的特征1424，以及具有在特征1424之间的较小的图案线。类似地，由第二中间掩模布图1408限定的图案化的层具有比特征图案1304特征少的特征1428，并且具有比特征图案的特征大的特征1428。另外，由第一中间掩模布图1404限定的图案化的层具有一个对准图案1434，并且由第二中间掩模布图1408限定的图案化的层具有两个对准图案1438。由第二中间掩模布图1408限定的图案化的层限定的图案化的层的一个对准图案匹配在由第一中间掩模布图1404限定的图案化的层上的对准图案1434，而由第二中间掩模布图1404限定的图案化的层的另一对准图案不匹配在由第一中间掩模布图1404限定的图案化的层上的任何对准图案。由第一中间掩模布图限定的图案化的层具有第一中间掩模布图节距PM1，其为在由第一中间掩模布图限定的图案化的层的特征之间的最小节距，如图14A所示。由第二中间掩模布图限定的图案化的层具有第二中间掩模布图节距PM2，其为在由第二中间掩模布图限定的图案化的层的特征之间的最小节距，如图14A所示。如图14A和14B所示，第一中间掩模布图节距PM1和第二中间掩模布图节距PM2每个至少为特征布图节距PF的两倍。这为带有限制最小节距(limitingminimum pitch)的光刻留有余地，以提供带有不大于该限制最小节距一半的节距的特征布图，从而将光刻的分辨率提高至少两倍。
第一中间掩模布图和第二中间掩模布图被提交到收缩修正处理器1212，以对该至少两个中间掩模布图进行收缩修正(步骤1112)。图15A是在进行收缩修正后，由第一中间掩模布图1504限定的图案化的层的顶视图。在中间掩模的拐角提供拐角切口1544，以在拐角解决(account for)较大量的收缩。图15B是在进行收缩修正后，由第二中间掩模布图1508限定的图案化的层的顶视图。在中间掩模的拐角提供拐角切口1548，以在拐角解决较大量的收缩。用于提供拐角切口的收缩修正规则可以是由收缩修正处理器1212提供的多个规则中的一个。
至少两个中间掩模由该至少两个带有收缩修正的中间掩模布图产生(步骤1116)。该步骤的部分可以通过产生中间掩模数据1216进行。可以在中间掩模数据上进行掩模布图校验1220。如果掩模校验数据指示该中间掩模数据正确，则由中间掩模数据形成中间掩模。
使用第一中间掩模以形成第一图案化的光刻胶层(步骤308)。图16A是来自于收缩修正1504后的第一中间掩模布图1504的中间掩模所产生的第一图案化的光刻胶层1604的顶视图。第一图案化的光刻胶层1604的节距PP1为第一图案化的光刻胶层1604特征之间的最小节距。侧壁层在图案化的光刻胶层上形成(步骤316)。图16B是当侧壁层已经形成以收缩特征尺寸后，图案化的光刻胶层1608的顶视图。特征尺寸被减小。切口允许收缩处理形成拐角，而非形成圆形突起。然后基片被蚀刻，以将特征蚀刻到基片中(步骤316)。然后图案化的光刻胶层被剥除(步骤320)。
然后利用第二中间掩模重复该处理(步骤324)，其中第二中间掩模由收缩修正后的第二中间掩模布图1508提供(步骤304)。第二中间掩模用于在先前蚀刻的特征上形成第二图案化的光刻胶层(步骤308)。图17A是在先前蚀刻的第一特征组1712(显示为虚线)上形成的图案化的光刻胶层1704的顶视图。第二图案化的光刻胶层1704的节距PP2为第二图案化的光刻胶层1704的特征之间的最小节距。侧壁层在图案化的光刻胶层上形成(步骤316)。图17B是当侧壁层已经形成以收缩该特征尺寸后，图案化的光刻胶层1708的顶视图。该特征尺寸被减小。切口允许该收缩处理形成拐角，而非形成圆形突起。然后基片被蚀刻，以将特征蚀刻到基片中(步骤316)。然后该图案化的光刻胶层被剥除(步骤320)。
图18是第二特征组已被蚀刻后基片的顶视图。在基片中，是利用来自于第一中间掩模的第一图案化的光刻胶层所蚀刻的第一特征组1712以及利用来自于第二中间掩模组的第二图案化的光刻胶层所蚀刻的第二特征组1812。第一特征组1712的一部分邻接于第二特征组1812的一部分，以提供增加的节距和分辨率。特征的节距PF是特征之间的最小节距。如图所示，第二特征组被蚀刻后的基片的节距PF不大于第一图案化的光刻胶层以及第二图案化的光刻胶层的节距PP的一半。
第一和第二图案化的光刻胶层之间的关系不同于双镶嵌(dualdamascene)处理中沟槽和通孔图案化的光刻胶层之间的关系，在双镶嵌处理中，沟槽特征不邻接于通孔特征以增加节距，而是位于通孔特征上以形成双镶嵌结构。另外，第一特征组和第二特征组被蚀刻至大约相同的深度，其中沟槽不被蚀刻到大约与通孔相同的深度。但是，该创新的处理工艺可使用第一和第二图案化的光刻胶层以产生带有增加的节距的通孔，或者使用第一和第二图案化的光刻胶层以形成带有增加的节距的沟槽。该实例中的特征具有光刻处理工艺的节距分辨率的大约两倍节距。第二对准特征1808允许改进的对准用于下一处理级别。
在测试和/或开发处理中，第一蚀刻或第二蚀刻后的基片可能经历线宽度测量1238，并且数据可输送给经验模型适配1260和/或参数提取引擎1240。经验模型适配1260提供一种经验模型，该经验模型可提供附加规则到收缩修正处理器1212以改进该收缩修正处理。参数提取1240提供一种物理模型，其用于掩模布图校验1220。这些方法改善了收缩修正处理。
在一个可选的实施例中，中间掩模布图的产生可形成与特征图案的特征尺寸相同的特征，然后可使用收缩修正规则以增加特征的大小，并减小图案化的线的尺寸。在另一个实施例中，中间掩模布图1208和收缩修正1212可在单一的步骤中进行，在单一步骤中产生多个中间掩模布图并且进行收缩修正，但为了清楚仍可显示为两个步骤。
收缩修正和OPC的一些差别如下：对中间掩模执行OPC，以使所得到的图案化的光刻胶层被形成为类似期望的特征。对中间掩模执行收缩修正，以使所得到的图案化的光刻胶层与期望的特征不同，而是代替地，收缩修正使所得到的图案化的光刻胶层与最终的特征更加不同。后续的侧壁层的形成使图案化的光刻胶层形成为类似期望的特征。执行OPC以提供更高分辨率的图案化的光刻胶层。而进行收缩修正是为了使较低分辨率的图案化的光刻胶层在晶片上产生高分辨率的结果。OPC提供规则以添加光刻胶材料，以补偿在形成图案化的光刻胶层过程中额外材料的损耗。收缩修正提供规则，其去除附加材料，以补偿在形成侧壁层过程中材料的增加。
在多种实施例中，经蚀刻的特征可被测量，以提供收缩控制信息，或者在形成侧壁层后，图案化的光刻胶层的特征可被测量，以提供收缩控制信息。这些测量可与特征布图或中间掩模布图相比较。
一些处理工艺曾使用第一中间掩模以提供密集特征，并使用第二中间掩模以提供更为隔离的特征。对这些中间掩模的要求是因为密集特征需要与隔离特征不同的曝光或光刻胶。代替地，在运用与相同的光刻工具和光刻胶的情况下，使用收缩修正以及形成多个中间掩模可用于在一个中间掩模上形成一些密集特征，而在另一个中间掩模上同时形成密集特征和隔离特征。
本发明的其它实施例可使用多于两个的中间掩模。例如，可使用三个中间掩模，以使特征布图的节距为每个中间掩模的节距的三分之一。在另一个实例中，可使用四个中间掩模，以使特征布图的节距为每个中间掩模节距的四分之一。该多掩模处理工艺在2005年2月3日提交的申请人为Jeffrey Marks和Reza Sadjadi、名称为“Reduction of Feature Critical Dimensions Using Multiple Masks(利用多掩模减小特征临界尺寸)”的美国专利申请号11/050,985中描述，为所有目的，其通过引用被结合入本申请。
尽管已经根据数个优选实施例描述了本发明，但存在有改变、置换、和多种可替代的等同方式，这均落入本发明的范围之内。应当注意，存在有多种实施本发明方法和装置的备选方式。因此，所附的权利要求意在被解释为包括所有落入本发明主旨和范围内的这些改变、置换和多种可替代的等同方式。

Claims (3)

1.一种用于形成特征的方法，包括：
接收特征布图；
对所述特征布图执行收缩修正，以形成收缩修正的中间掩模布图，其包括：
从所述特征布图生成多个中间掩模布图；
对所述多个中间掩模布图的每个执行收缩修正；以及
提供用于在中间掩模中形成特征的拐角切口；
基于所述收缩修正的中间掩模布图形成中间掩模；
基于所述收缩修正的中间掩模布图的所述中间掩模在晶片上形成图案化层，其中，所述图案化层具有拐角切口；
在所述图案化层上形成侧壁层；
将特征蚀刻到设置在所述图案化层下方的基片中。
2.根据权利要求1所述的方法，进一步包括将蚀刻的特征与所述特征布图进行比较，并基于所述蚀刻的特征与所述特征布图的比较，生成收缩控制规则。
3.根据权利要求1所述的方法，其中，执行所述收缩修正消除或最小化了OPC的使用，并且其中，执行所述收缩修正消除了用于解决线边缘缩短的特征的必要。
CN200680015843.2A 2005-05-10 2006-05-02 计算机可读的掩模收缩控制处理器 Expired - Fee Related CN101171545B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/126,708 2005-05-10
US11/126,708 US7539969B2 (en) 2005-05-10 2005-05-10 Computer readable mask shrink control processor
PCT/US2006/017067 WO2006121741A2 (en) 2005-05-10 2006-05-02 Computer readable mask shrink control processor

Publications (2)

Publication Number Publication Date
CN101171545A CN101171545A (zh) 2008-04-30
CN101171545B true CN101171545B (zh) 2014-09-03

Family

ID=37003360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680015843.2A Expired - Fee Related CN101171545B (zh) 2005-05-10 2006-05-02 计算机可读的掩模收缩控制处理器

Country Status (7)

Country Link
US (1) US7539969B2 (zh)
JP (2) JP2008541171A (zh)
KR (1) KR101290617B1 (zh)
CN (1) CN101171545B (zh)
MY (1) MY139989A (zh)
TW (1) TWI502281B (zh)
WO (1) WO2006121741A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090204936A1 (en) * 2008-02-11 2009-08-13 Werner Jacobs Method of Performing Proximity Correction
US20140357080A1 (en) * 2013-06-04 2014-12-04 Tokyo Electron Limited Method for preferential shrink and bias control in contact shrink etch
US9159561B2 (en) * 2013-12-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning
US10197908B2 (en) * 2016-06-21 2019-02-05 Lam Research Corporation Photoresist design layout pattern proximity correction through fast edge placement error prediction via a physics-based etch profile modeling framework
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features
WO2019199697A1 (en) 2018-04-10 2019-10-17 Lam Research Corporation Resist and etch modeling
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11055464B2 (en) * 2018-08-14 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity
CN112255883B (zh) * 2020-11-12 2023-11-24 上海华虹宏力半导体制造有限公司 改善光刻图形垂直度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US6183937B1 (en) * 1998-05-06 2001-02-06 Taiwan Semiconductor Manufacturing Company Post photodevelopment isotropic radiation treatment method for forming patterned photoresist layer with attenuated linewidth
CN1378102A (zh) * 2001-04-03 2002-11-06 华邦电子股份有限公司 降低光学邻近效应的方法
US6665856B1 (en) * 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376330A (ja) * 1986-09-18 1988-04-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US4801350A (en) * 1986-12-29 1989-01-31 Motorola, Inc. Method for obtaining submicron features from optical lithography technology
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
JP3050965B2 (ja) 1991-09-27 2000-06-12 沖電気工業株式会社 レジストパタンの形成方法
JPH0588353A (ja) * 1991-09-30 1993-04-09 Toshiba Corp 露光マスクの製造方法
JP3325717B2 (ja) * 1994-09-09 2002-09-17 三菱電機株式会社 半導体装置の製造方法
US5553273A (en) * 1995-04-17 1996-09-03 International Business Machines Corporation Vertex minimization in a smart optical proximity correction system
US5874359A (en) * 1995-04-27 1999-02-23 Industrial Technology Research Institute Small contacts for ultra large scale integration semiconductor devices without separation ground rule
US5654238A (en) * 1995-08-03 1997-08-05 International Business Machines Corporation Method for etching vertical contact holes without substrate damage caused by directional etching
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US6189136B1 (en) * 1998-07-20 2001-02-13 Philips Electronics, North America Corp. Design level optical proximity correction methods
US6416933B1 (en) * 1999-04-01 2002-07-09 Advanced Micro Devices, Inc. Method to produce small space pattern using plasma polymerization layer
US6844118B2 (en) * 1999-08-19 2005-01-18 Micron Technology, Inc. Method and layout for high density reticle
US6500744B2 (en) * 1999-09-02 2002-12-31 Micron Technology, Inc. Methods of forming DRAM assemblies, transistor devices, and openings in substrates
US6610607B1 (en) * 2000-05-25 2003-08-26 International Business Machines Corporation Method to define and tailor process limited lithographic features using a modified hard mask process
US6444373B1 (en) * 2000-06-16 2002-09-03 Advanced Micro Devices, Inc. Modification of mask layout data to improve mask fidelity
JP2002057084A (ja) * 2000-08-09 2002-02-22 Sony Corp 半導体装置の製造方法および露光用マスク
DE10042929A1 (de) * 2000-08-31 2002-03-21 Infineon Technologies Ag OPC-Verfahren zum Erzeugen von korrigierten Mustern für eine Phasensprungmaske und deren Trimmmaske sowie zugehörige Vorrichtung und integrierte Schaltungsstruktur
US6528238B1 (en) * 2000-09-22 2003-03-04 David Seniuk Methods for making patterns in radiation sensitive polymers
JP4064617B2 (ja) * 2000-10-26 2008-03-19 株式会社東芝 マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
US6653026B2 (en) * 2000-12-20 2003-11-25 Numerical Technologies, Inc. Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask
US6589713B1 (en) * 2001-01-29 2003-07-08 Advanced Micro Devices, Inc. Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
JP2002250999A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp パターン補正装置、方法、パターン補正を行うためのコンピュータプログラム、および、そのようなプログラムを記録した記録媒体
US20020182549A1 (en) * 2001-05-31 2002-12-05 Ya-Hui Chang Alternate exposure method for improving photolithography resolution
US6721938B2 (en) * 2001-06-08 2004-04-13 Numerical Technologies, Inc. Optical proximity correction for phase shifting photolithographic masks
US6528372B2 (en) * 2001-06-27 2003-03-04 Advanced Micro Devices, Inc. Sidewall spacer definition of gates
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
JP3808780B2 (ja) * 2002-01-25 2006-08-16 沖電気工業株式会社 レジストパターン製造方法
DE10223249A1 (de) 2002-05-22 2003-12-18 Infineon Technologies Ag Vorrichtung, Verfahren und Maske zur Strukturierung eines Substrates
US6774051B2 (en) * 2002-06-12 2004-08-10 Macronix International Co., Ltd. Method for reducing pitch
DE602004022141D1 (de) * 2003-02-27 2009-09-03 Univ Hong Kong Mehrfachbelichtungsverfahren zur schaltungsleistungsverbesserung und maskenset
US7326501B2 (en) * 2003-03-10 2008-02-05 Intel Corporation Method for correcting focus-dependent line shifts in printing with sidewall chrome alternating aperture masks (SCAAM)
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
JP4206022B2 (ja) * 2003-09-30 2009-01-07 パナソニック株式会社 パターン形成方法
US6968532B2 (en) * 2003-10-08 2005-11-22 Intel Corporation Multiple exposure technique to pattern tight contact geometries
JP2005150494A (ja) * 2003-11-18 2005-06-09 Sony Corp 半導体装置の製造方法
US7039896B2 (en) * 2003-12-18 2006-05-02 Lsi Logic Corporation Gradient method of mask edge correction
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US7105099B2 (en) * 2004-07-14 2006-09-12 Macronix International Co., Ltd. Method of reducing pattern pitch in integrated circuits
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7465525B2 (en) * 2005-05-10 2008-12-16 Lam Research Corporation Reticle alignment and overlay for multiple reticle process
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US6183937B1 (en) * 1998-05-06 2001-02-06 Taiwan Semiconductor Manufacturing Company Post photodevelopment isotropic radiation treatment method for forming patterned photoresist layer with attenuated linewidth
US6665856B1 (en) * 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
CN1378102A (zh) * 2001-04-03 2002-11-06 华邦电子股份有限公司 降低光学邻近效应的方法

Also Published As

Publication number Publication date
MY139989A (en) 2009-11-30
JP5680595B2 (ja) 2015-03-04
KR20080005548A (ko) 2008-01-14
JP2012238890A (ja) 2012-12-06
JP2008541171A (ja) 2008-11-20
TWI502281B (zh) 2015-10-01
US7539969B2 (en) 2009-05-26
WO2006121741A2 (en) 2006-11-16
KR101290617B1 (ko) 2013-08-08
US20060259886A1 (en) 2006-11-16
CN101171545A (zh) 2008-04-30
TW200710558A (en) 2007-03-16
WO2006121741A3 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
CN101171549B (zh) 用于多中间掩模处理的中间掩模对准和覆盖
CN101171545B (zh) 计算机可读的掩模收缩控制处理器
US7320119B2 (en) Method and apparatus for identifying a problem edge in a mask layout using an edge-detecting process-sensitivity model
US7601471B2 (en) Apparatus and method for correcting pattern dimension and photo mask and test photo mask
EP1395877B1 (en) Lithographic method of manufacturing a device
US20090087619A1 (en) System and method for making photomasks
JP5677356B2 (ja) マスクパターンの生成方法
US10732499B2 (en) Method and system for cross-tile OPC consistency
US7279259B2 (en) Method for correcting pattern data and method for manufacturing semiconductor device using same
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
JP2002318448A (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
US7892706B2 (en) Sub-wavelength diffractive elements to reduce corner rounding
CN101313403B (zh) 中间掩模对准技术
JP4461806B2 (ja) パターン描画装置及びパターン描画方法ならびにそのプログラム、フォトマスクとその製造方法および半導体集積回路とその製造方法
CN110850677A (zh) 光刻层掩膜版的制备方法、离子注入方法
US6800428B2 (en) Wavelength-independent exposure pattern generation method and exposure pattern generation system for lithography
US6245466B1 (en) Mask pattern design method and a photomask
CN113050368A (zh) 光学邻近修正方法及掩膜版制作方法
JP6638493B2 (ja) 多段構造体を有するテンプレートの製造方法
CN106154743A (zh) 掩模及其形成方法
JPS63131522A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140903

Termination date: 20190502

CF01 Termination of patent right due to non-payment of annual fee