TWI502281B - 遮罩縮小校正之電腦可讀式媒體和方法、及藉其形成之裝置 - Google Patents
遮罩縮小校正之電腦可讀式媒體和方法、及藉其形成之裝置 Download PDFInfo
- Publication number
- TWI502281B TWI502281B TW095116252A TW95116252A TWI502281B TW I502281 B TWI502281 B TW I502281B TW 095116252 A TW095116252 A TW 095116252A TW 95116252 A TW95116252 A TW 95116252A TW I502281 B TWI502281 B TW I502281B
- Authority
- TW
- Taiwan
- Prior art keywords
- computer readable
- layout
- layer
- feature
- reticle
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Respiratory Apparatuses And Protective Means (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Document Processing Apparatus (AREA)
Description
本發明有關於半導體裝置之形成。
於半導體晶圓處理期間,使用熟知的圖案與蝕刻程序來界定半導體裝置之特徵。於這些程序中,沉積光阻(PR)材料於晶圓上並接著暴露於由光罩過濾之光中。光罩通常為以範例特徵幾何圖形圖案化之玻璃片以阻擋光線穿透光罩。
在通過光罩後,光與光阻材料表面接觸。光會改變光阻材料之化學成分,使得顯影劑可移除光阻材料之一部分。於正光阻材料的情況中,暴露的區域會被移除,而於負光阻材料的情況中,未暴露的區域會被移除。之後,蝕刻晶圓以從未受到光阻材料保護之區域移除底下的材料,藉此界定希望的特徵於晶圓中。
已知有數種光阻世代。深紫外線(DUV)光阻係暴露於248 nm之光中。為了便於了解,第1A圖為在基板104上之層108的剖面示意圖,具有在欲蝕刻之層108上之抗反射層(ARL)110上之圖案化之光阻層112,形成堆疊100。光阻圖案具有關鍵尺寸(CD),其可為最小特徵之寬度116。由於光學特性取決於波長,由較長的波長的光所暴露之光阻具有較大的理論上最小的關鍵尺寸。
接著可經由光阻圖案蝕刻特徵120,如第1B圖所示。理想上,特徵之CD(特徵之寬度)等於光阻112中之特徵的CD 116。實際上,可能因為斜面(faceting)、光阻的侵蝕或底切(undercutting)使特徵的CD 116大於光阻112的CD。特徵亦可能呈錐狀,其中特徵的CD至少與光阻的CD一樣大,但特徵逐漸變細而在特徵底部具有較小的寬度。此錐形會造成不可靠的特徵。
為了提供具有較小CD之特徵,持續追求使用較短波長之光所形成之特徵。193 nm光阻係暴露在193 nm之光中。使用相位偏移以及其他技術,可使用193 nm之光阻形成90-100 nm CD之光阻圖案。此可提供具有90-100 nm CD之特徵。157 nm光阻係暴露在157 nm之光中。使用相位偏移以及其他技術,可形成小於90 nm CD之光阻圖案。此可提供具有小於90 nm CD之特徵。
較短波長光阻之使用會比使用較長波長產生額外的問題。欲獲得接近理論上之極限的CD,微影裝置應該更精準,其會需要更昂貴的微影設備。目前,193 nm以及157 nm之光阻並沒有如同較長波長之光阻般高的選擇性可在電漿蝕刻條件下容易變形。
在蝕刻導電層中,例如形成記憶體裝置中,希望增加裝置密度而不降低性能。
第2A圖為根據先前技術當線間的間隔太近時用以製造導電線之圖案化光阻層的剖面示意圖。於諸如晶圓之基板204上,可放置阻障層206。在阻障層206上形成諸如金屬層或多晶矽層之介電質層208。在介電質層208上形成諸如DARC層之抗反射層(ARL)210。於ARL 210上形成圖案化之光阻層212a。於此範例中,圖案化的光阻線214a具有由如所示之線寬“L”界定之寬度。間隔222具有如所示寬度“S”。節距長度“P”係定義為線寬與間隔寬之總合P=L+S,如所示。希望能減少節距長度。
一種減少節距長度之方法為降低間隔寬度。第2B圖為根據先前技術當線間的間隔太近時用以製造導電或介電質溝槽線之圖案化光阻層的剖面示意圖。於諸如晶圓之基板204上,可放置阻障層206。在阻障層206上形成諸如金屬層、多晶矽層或介電質層之導電或介電質層208。在層208上形成諸如DARC層之抗反射層(ARL)210。於ARL 210上形成圖案化之光阻層212。於此範例中,圖案化之光阻層212b形成圖案化之線214b,並具有光阻殘留218形成於圖案化之線214b之間的間隔中。光阻殘留218的存在係由於在圖案化的線214b之間具有太小的間隔,因此較難從小的間隔移除殘留。此會限制設置之導電線之密度。
為了達成上述以及根據本發明之目的,提供包含電腦可讀式媒體之裝置。電腦可讀式媒體之裝置包含電腦可讀式碼以接收特徵佈局以及電腦可讀式碼以施加縮小校正到該特徵佈局上。
於本發明之另一體現中,提供一種形成特徵之方法。接收特徵佈局。在該特徵佈局上執行縮小校正以形成縮小校正過之遮罩佈局。
將連同附圖於實施方式中更詳細討論本發明之這些以及其他特徵。
茲參照圖解於附圖中之少數本發明之較佳實施例詳述本發明。於下列說明中,提供各種特定細節以提供本發明之詳盡的了解。惟,將對熟悉該項技藝者而言明顯地,本發明可不以這些特定細節的一些或全部實施。於其他範例中,並未詳細討論熟知的程序步驟以及/或結構以不非必要地模糊本發明。
本發明提供具有小的關鍵尺寸(CD)之特徵。更詳言之,本發明提供具有比用來蝕刻特徵之光阻圖案的CD更小之CD的特徵。
為便於了解,第3圖為可用於本發明之一實施例中的程序之高度流程圖。提供光罩(步驟304)。容後詳述此步驟。接著形成圖案化之光阻層(步驟308)。容後詳述此步驟。第4A圖為本發明之一實施例的圖案化光阻層之剖面圖。於諸如晶圓之基板404上,可放置阻障層406。在阻障層406上形成諸如導電金屬層或多晶矽層或介電質層之蝕刻層408。在蝕刻層408上形成諸如DARC層之抗反射層(ARL)410。於ARL 410上形成第一圖案化之光阻層412。於此範例中,圖案化的光阻線414具有由如所示之線寬“Lp
”界定之寬度。間隔422具有如所示寬度“Sp
”。圖案化之光阻層的節距長度“Pp
”係定義為線寬與間隔寬之總合Pp
=Lp
+Sp
,如所示。這些寬度係由用來形成圖案化之光阻層的微影技術之解析度而定。希望能減少節距長度。
於圖案化光阻層上形成側壁層以減少CD(步驟312)。第5圖為於圖案化光阻層上形成側壁層(步驟312)之更詳細的流程圖,其使用氣體調變。於此實施例中,於圖案化光阻層上形成側壁層以減少CD(步驟312)包含沉積階段504以及外形塑造階段508。沉積階段使用第一氣體化學以形成電漿,其沉積側壁層於圖案化之光阻層的側壁上。外形塑造階段508使用第二氣體化學以形成電漿,其塑造沉積之外形以形成實質上垂直的側壁。
第4B圖為具有側壁層420沉積於第一圖案化之光阻層的側壁上之圖案化之第一圖案化之光阻層412的剖面圖。側壁層412形成側壁層特徵424於圖案化之光阻層間隔內,其中側壁層特徵424具有小於第一圖案化之光阻層的間隔CD之減少之間隔CD。較佳者,沉積之第一圖案化之光阻層的減少的間隔CD係比第一圖案化之光阻層特徵的間隔CD少50%。亦希望側壁層具有實質上垂直的側壁層428,其如所示為高度保角。實質上垂直的側壁層的範例為與特徵底部從下到上保持介於88°到90°間之角度之側壁。保角側壁含有具有從特徵的上到下實質上相同厚度之沉積層。非保角側壁會形成斜面或麵包橢圓狀之形成,其提供非實質上垂直的側壁。錐形側壁(來自斜面形成)或麵包橢圓狀側壁會增加沉積層CD並提供不良蝕刻圖案化的光阻層。較佳者,側壁上的沉積比第一圖案化光阻層特徵之底部上的沉積更厚。更佳者,第一圖案化光阻層特徵之底部上沒有沉積任何層。
接著經由側壁層間隔蝕刻第一組特徵到蝕刻層408內(步驟316)。第4C圖顯示蝕刻到蝕刻層408內之第一組特徵432。於此範例中,蝕刻於蝕刻層408中之第一阻特徵432具有一CD寬度,其等於沉積的層特徵之間隔CD。事實上,第一阻特徵432的特徵之CD可能稍微大於沉積的層420之特徵的CD。惟,由於沉積的層之特徵的CD顯著地小於光阻412的CD,蝕刻層408中的特徵之CD仍小於光阻414的CD。若沉積的層之CD僅稍微小於光阻的CD,或沉積的層為斜面或麵包橢圓狀,則欲蝕刻之層的CD可能不會小於光阻的CD。此外,斜面或麵包橢圓狀之沉積層可能導致斜面或不規則狀的特徵於欲蝕刻的層中。亦希望最小化光阻特徵底部上的沉積。於此範例中,蝕刻在被蝕刻層408之特徵的CD比光阻特徵之CD小約50%。
接著剝除圖案化的光阻層以及沉積層(步驟320)。這可以單一步驟或個別的沉積層移除步驟以及光阻剝除步驟之兩個不同的步驟完成。灰化可用於剝除程序。第4D圖顯示在移除了沉積層以及光阻層之後的基板404。
進行是否蝕刻額外之特徵的判斷(步驟324)。於此範例中,蝕刻第二組蝕刻特徵。因此,設置第二光罩(步驟304)。設置光罩之程序容後詳述。第二圖案化光阻層形成於蝕刻的特徵上(步驟308),其在此情況中為第一組蝕刻的特徵。第4E圖顯示基板4o4,其中已經在蝕刻層408上形成第二圖案化光阻層442,其中第二圖案化光阻層442覆蓋第一組特徵432以及其中於第二圖案化光阻層442中之間隔444係形成在第一組蝕刻的特徵432之間。
接著沉積側壁層於第二圖案化光阻層特徵的側壁上以降低CD(步驟312)。第4F圖為具有沉積於第二圖案化光阻層442的側壁上之側壁層450的第二圖案化光阻層442之剖面示意圖。側壁層450形成側壁層特徵454於圖案化之光阻層間隔內,其中側壁層特徵454具有小於第二圖案化之光阻層的間隔CD之減少之間隔CD。較佳者,側壁層特徵之減少的間隔係比第二圖案化之光阻層特徵的間隔CD少50%。亦希望圖案化之光阻層特徵442具有實質上垂直的側壁層,其如所示為高度保角。實質上垂直的側壁層的範例為與特徵底部從下到上保持介於88°到90°間之角度之側壁。較佳者,側壁上的沉積比光阻層特徵之底部上的沉積更厚。更佳者,光阻層特徵之底部上沒有沉積任何層。
接著蝕刻特徵到蝕刻層內(步驟316),形成第二組特徵452於第一組蝕刻特徵之間,如第4G圖所示。接著剝除圖案化的光阻層以及沉積層(步驟322),如第4H圖所示。蝕刻層的線寬係顯示為Lf
。於蝕刻層中之特徵的間隔寬度顯示為Sf
。特徵之節距係顯示為Pf
,其中Pf
=Lf
+Sf
。為了作比較,來自第4A圖之圖案化之光阻層節距Pp
、光阻線寬度Lp
以及光阻間隔Sp
係顯示於第4G圖中以與特徵節距Pf
、特徵線寬度Lf
以及特徵間隔寬度Sf
相比較。於此範例中,特徵之節距Pf
的長度為圖案化之光阻層之節距Pp
的一半,因為特徵之間的線寬Lf
為圖案化之光阻層的線寬Lp
的一半以及特徵間隔寬度Sf
為圖案化之光阻層中之間隔Sp
的一半。因此,此程序能夠使用兩個遮罩步驟來加倍蝕刻特徵的解析度,藉由減少節距長度、線寬以及特徵寬度一半,同時使用相同的光阻微影程序。於此範例中,來自第一圖案化之光阻層之第一組蝕刻特徵係蝕刻到與來自第二圖案化之光阻層之第二組蝕刻特徵相同或大約相同之深度,如所示。
由於此實施例僅使用兩個圖案化光阻層,在重複步驟(步驟336),判斷不重複程序(步驟324)。
第7圖為圖案化之光阻層704的上視圖。圖案化的光阻層提供三個薄長方形開口708、具有橢圓形部分716之大的長方形開口712以及具有圓形部分724的開口特徵720。第8圖為在側壁層形成於圖案化之光阻層804的側壁上之後圖案化之光阻層804的上視圖。應注意到側壁不會以均勻的方式減少CD以獲得具有均勻之較小的尺寸的相同特徵。取而代之,如第8圖所示,取決於特徵之寬度與佈局,不同尺寸與形狀的特徵會有不同的CD縮小偏見。於第8圖中可見,不同間隔的線可不同地縮小。此外,圓形部分824可維持圓形,而橢圓狀部分816相較於短軸沿著長軸放大較多。此外,線808之角落接受到x與y軸方向之放大,使得這些角落比線的側壁成長更多,產生圓突出物832。由於類似的原因,其他角落產生其他圓突出物836。
希望能提供一光罩,其可提供圖案化之光阻層當被側壁層覆蓋時得產生具有減少CD之特徵以校正縮小程序之幾何依賴性。
第9圖為提供光罩之流程圖(步驟304)。提供特徵佈局(步驟904)。從特徵佈局產生光罩佈局(步驟908)。在光罩佈局上執行縮小校正(步驟912)。第10圖為圖案化之光阻層1004的上視圖。一縮小校正規則提供在佈局的每一個角落放大的間隔1036。此外,改變相對之特徵大小調整。例如,增加橢圓形部分1016的厚度而不增加橢圓形部分1016的長度。
通常在目前的微影與蝕刻程序中有稱為線縮短之現象,其中微影程序會縮短圖案化之光阻線。微影技術會使圖案化之光阻線的邊緣變圓,因此需要光學鄰近校正(OPC)以校正此。並且,在蝕刻期間,圖案化的線的末端會更暴露於噴濺且變得更短。於G模式中,於圖案化的線上形成一層,使圖案化的線變更大且線間的特徵變更小。因此,縮小校正可用來補償微影線縮短而不需使用到OPC。故,縮小校正可用來避免或最小化OPC並亦避免特徵將線邊緣縮短納入考量的需要。
接著從縮小校正之光罩佈局產生光罩(步驟916)。
於顯示於第4A-F圖中之上述範例中,當使用需要至少兩個個別的圖案化光阻層之至少兩個蝕刻程序時,需要解決光罩與對齊的問題。於此範例中,用於形成第一蝕刻之圖案化的光阻層之光罩可用於第二蝕刻,若光罩位移(移動)約半個節距。當使用傳統的箱至箱(box-to-box)對齊方案時,兩個圖案化的光阻層(當使用相同的光罩於第一與第二暴露時)之對齊可能會係一個問題。例如,在第一遮罩與縮小後,對齊箱之尺寸減少200 nm,其與線以及間隔縮小的量相同。現在,若第二圖案化的光阻層相對於原先的線與間隔節距位移200 nm以達到半個節距,第二圖案化之光阻層的對齊實際上需調整400 nm。通常,微影工具係建構成對齊這些對齊關鍵而實施不對齊係傳統方法中的改變並會成為混淆與可能大量的產率損失之原因。這問題變得更嚴重,因為對齊調整必須在X與Y方向兩者中完成。
此外,針對後續層的對齊,其通常為孔洞(接觸或通孔),會進一步產生困難,因為對齊關鍵可能具有兩個邊緣,其為與第一縮小有關之內邊緣以及第二縮小造成之第二邊緣。這會影響並甚至會由對齊演算法誤讀,其必須將孔洞對齊到線與間隔。此外,雙邊緣會降低對齊的敏感度,因為邊緣互相很接近。敏感性問題(模糊邊緣)對非常小的CD而言更嚴重,其需要小量的縮小(nm的數十分之一之程度),其中邊緣幾乎互相混合而尖銳的邊緣變得不存在。
此外,其中欲產生之圖案比複數個均勻間隔之相同尺寸的平行線更複雜的應用需要比簡單地位移光罩更多的事情。
第11圖為當使用超過一個蝕刻時提供光罩(步驟304)之流程圖。提供特徵佈局(步驟1104)。從特徵佈局產生至少兩個光罩佈局(步驟1108)。對至少兩個光罩佈局之每一個執行縮小校正。從經過縮小校正之至少兩個光罩佈局產生至少兩個光罩。
本發明之一實施例的系統範例之顯示於第12圖中的系統1200用來提供多遮罩蝕刻程序之光罩並用來提供縮小控制規則之變更的驗證。在佈局1204(步驟1104)產生及/或傳送特徵配置之特徵佈局。於此實施例中從特徵佈局產生用於多蝕刻程序中之至少兩個光罩佈局1208。光罩佈局需要能夠從特徵佈局產生多個光罩並且根據欲使用的縮小程序加大特徵之電腦碼。
縮小校正處理器1212用來於至少兩個光罩佈局上執行縮小校正(步驟1112)。縮小校正處理器1212用來產生經過縮小校正之至少兩個光罩佈局的光罩資料1216(步驟1116)。於此範例系統1200中其餘的元件係用來執行第3圖之其餘的步驟並執行驗證程序以提供縮小校正處理器1212之額外的規則。
為了幫助產生縮小校正處理器之額外的縮小校正規則,可產生測試晶片佈局或使用光罩資料1216來產生測試晶片佈局。測試晶片佈局係印刷於晶圓1236上以在測試晶片上形成圖案化的光阻層。在圖案化的光阻層上形成1237一層以執行側壁層於圖案化的光阻層上。接著進行線寬測量1238。於一實施例中,線寬測量可針對具有側壁層之圖案化的光阻層圖案。於另一實施例中,執行一蝕刻並對蝕刻的特徵作測量。這些測量作為輸入提供至經驗模型調整引擎1260以及參數提取引擎1240。經驗模型調整引擎之輸出係用來產生經驗模型1264,其係用來提供改良的規則到縮小校正處理器。
此外,使用參數提取引擎1240產生物理模型以從用於經驗模型調整之相同的資料組提取製程參數以產生物理模型1244。遮罩佈局驗證(MLV)1220比較光罩資料1216以及物理模型1244。若比較為不夠近1224,則將資料提供至經驗模型調整引擎1260。經驗模型調整引擎之輸出係用來產生經驗模型1264,其係用來提供改良的規則到縮小校正處理器1212。縮小校正處理器1212接著提供新的光罩資料1280(步驟304)。該光罩係用來形成圖案化之光阻層1282(步驟312)。經由圖案化之光阻層蝕刻特徵到蝕刻層中以製造晶片1284。
可使用各種其他程序來施加特徵佈局以產生多個光罩並施加縮小校正至光罩佈局。例如,可執行縮小校正以提供縮小校正特徵以及它們的特性之表單至使用者。使用者可接著輸入校正之準則。於另一實施例中,可先製造資料光罩帶。縮小校正可接著施加至資料光罩帶上的資料,其可提供特徵與特性表單給使用者。使用者可接著輸入校正之準則。接著可在一檔案中提供校正。這些程序可由自動化方法取代。於另一變化中,校正之準則可預先編程而SCPP可自動施加它們到佈局以及光罩檔案。
第6A以及6B圖描述一電腦系統600,其適用於接收特徵佈局、產生光罩以及執行用於本發明之實施例中的縮小校正。第6A圖顯示電腦系統一種可能的物理形式。當然,電腦系統可具有許多物理形式,從積體電路、印刷電路板以及小型手持裝置到大型超電腦。電腦系統600包含監視器602、顯示器604、機殼606、碟驅動器608、鍵盤610以及滑鼠612。碟614為用來傳輸資料至以及自電腦系統600之電腦可讀式媒體。
第6B圖為電腦系統600之方塊圖的範例。連接至系統匯流排620的為各種子系統。(諸)處理器622(亦稱為中央處理單元或CPU)耦合至包含記憶體624之儲存裝置。記憶體624包含隨機存取記憶體(RAM)以及唯讀記憶體(ROM)。如此技藝中已熟知者,ROM負責單向傳輸資料與指令至CPU以及RAM典型用來雙向傳輸資料與指令。記憶體之這兩者與其他種類可包含如下述之任何適當形式的電腦可讀式媒體。固定碟626亦雙向耦合至CPU 622;它提供額外的資料儲存容量並亦可包含如下述之任何適當形式的電腦可讀式媒體。固定碟626可用來儲存程式與資料等等並典型地為較主要媒體更慢之次要儲存媒體(諸如硬碟)。應了解到固定碟626中保存之資訊可,於適當情況中,以標準方式作為虛擬記憶體包含於記憶體624中。可移除式碟614可具有如下述之任何適當形式的電腦可讀式媒體。
CPU 622亦耦合至各種輸入/輸出裝置,諸如顯示器604、鍵盤610、滑鼠612以及揚聲器630,以及用於控制程序之前饋與反體系統。通常,輸入/輸出裝置可為下列任一者:視頻顯示器、追蹤球、滑鼠、鍵盤、麥克風、觸碰式顯示器、換能器卡讀取器、磁或紙帶讀取器、平板(tablet)、描畫針、聲音或手寫辨識器、生物統計讀取器或其他電腦。CPU 622可使用網路介面640任意地耦合至另一電腦或通訊網路。藉由此種網路介面,可預期電腦在執行上述方法步驟期間可從網路接收資訊或輸出資料至網路。另外,本發明之方法實施例可單單在CPU上執行或透過諸如網際網路之網路連同分享程序一部分之遠端CPU執行。
此外,本發明之實施例進一步有關於具有電腦可讀式媒體之電腦儲存產品,其上具有電腦碼以執行各種電腦實施之操作。媒體與電腦碼可為那些為本發明之目的特別設計與建構者,或可為於電腦軟體技藝中具有知識者熟知與可得的那種。電腦可讀式媒體的範例包含,但不限於:諸如硬碟、軟碟與磁帶之磁碟、諸如CD-ROM以及全像裝置之光學媒體、諸如軟光碟之光磁媒體以及諸如應用專門積體電路(ASIC)、編程邏輯裝置(PLD)以及ROM與RAM裝置之特別組態以儲存並執行程式碼之硬體裝置。電腦碼之範例包含諸如由編譯器產生之機器碼以及包含使用譯碼器由電腦執行之高度碼的檔案。電腦可讀式媒體亦可為在包含由載波中之電腦資料信號傳送之電腦碼並代表處理器可處理之一系列的指令。
於一系統中第11圖之程序之使用的特定範例中,如第12圖所示,首先在1204提供佈局特徵(步驟1104)。第13圖為特徵佈局之上視圖,其顯具有將蝕刻到晶圓內之特徵1308的特徵圖案1304。如所示,特徵佈局節距PF
為特徵佈局之特徵間最小的節距。特徵佈局係提供給光罩佈局處理器1208,其自特徵佈局產生至少兩個(複數個)光罩佈局(步驟1108)。
下列係示意性地顯示以描述本發明之一實施例之進行。第14A與14B圖為由使用光罩佈局程序產生(步驟1108)之第一光罩佈局1404與第二光罩佈局1408界定之圖案化層之上視圖。應注意到與特徵圖案1304之特徵相比,由第一光罩佈局1404界定之圖案化層具有較少之特徵1424、較大的特徵1424以及於特徵間1424較小的圖案線。類似地,與特徵圖案1304之特徵相比,由第二光罩佈局1408界定之圖案化層具有較少之特徵1428以及較大的特徵1428。此外,第一光罩佈局1404界定之圖案化層具有一個對齊圖案1434而第二光罩佈局1408界定之圖案化層具有兩個對齊圖案1438。由第二光罩佈局1408界定之圖案化層界定之一個對齊圖案與由第一光罩佈局1404界定之圖案化層界定之對齊圖案1434匹配,而由第二光罩佈局1408界定之圖案化層界定之另一個對齊圖案不與由第一光罩佈局1404界定之圖案化層界定之任何對齊圖案匹配。由第一光罩佈局界定之圖案化層具有第一光罩佈局節距PM 1
,其為由第一光罩佈局界定之圖案化層之特徵間最小的節距。由第二光罩佈局界定之圖案化層具有第二光罩佈局節距PM 2
,其為由第二光罩佈局界定之圖案化層之特徵間最小的節距,如第14A圖所示。如第14A與14B圖所示,第一光罩佈局節距PM 1
以及第二光罩佈局節距PM 2
各具有特徵佈局節距PF之至少兩倍。這允許具有有限最小節距之微影提供具有不超過有限最小節距一半之節距的特徵佈局,因而增加微影之解析度至少兩倍。
將第一光罩佈局與第二光罩佈局送到縮小校正處理器1212以對至少兩個光罩佈局執行縮小校正(步驟1112)。第15A圖為由在執行縮小校正後之第一光罩佈局1504界定之圖案化層的上視圖。在光罩角落製造角落截去1544以允許角落之較大的縮小量。第15B圖為由在執行縮小校正後之第二光罩佈局1508界定之圖案化層的上視圖。在光罩角落製造角落截去1548以允許角落之較大的縮小量。提供角落截去之縮小校正規則可為由縮小校正處理器1212提供之許多規則之一。
從經過縮小校正之至少兩個光罩佈局產生至少兩個光罩(步驟1116)。產生光罩資料1216可為此步驟的一部分。可對光罩資料執行遮罩佈局驗證1220。若遮罩驗證資料指定光罩資料為可以的,則自光罩資料形成光罩。
第一光罩用來形成第一圖案化光阻層(步驟308)。第16A圖為由從縮小校正後之第一光罩佈局1504產生之第一圖案化光阻層1604的上視圖。第一圖案化光阻層1604之節距PP 1
為第一圖案化光阻層1604之特徵間最小的節距。側壁層形成於圖案化光阻層上(步驟316)。第16B圖為在側壁層已經形成以縮小特徵尺寸後圖案化光阻層1608之上視圖。特徵尺寸變小。截去允許縮小程序形成角落而非圓的突出。接著蝕刻基板以蝕刻特徵到基板內(步驟316)。接著剝除圖案化之光阻層(步驟320)。
接著使用經由縮小校正(步驟304)後之第二光罩佈局1508提供之第二光罩重複程序(步驟324)。第二光罩係用來形成第二圖案化光阻層(步驟308)於先前蝕刻的特徵上。第17A圖為形成於先前蝕刻的第一組特徵1712上之圖案化光阻層1704的上視圖。第二圖案化光阻層1704之節距PP 2
為第二圖案化光阻層1704之特徵間最小的節距。側壁層形成於圖案化光阻層上(步驟316)。第17B圖為在側壁層已經形成以縮小特徵尺寸後圖案化光阻層1708之上視圖。特徵尺寸變小。截去允許縮小程序形成角落而非圓的突出。接著蝕刻基板以蝕刻特徵到基板內(步驟316)。接著剝除圖案化之光阻層(步驟320)。
第18圖為已經蝕刻第二組特徵後基板的上視圖。於基板中有使用來自第一光罩之第一圖案化光阻層之第一組特徵1712,以及來自第二組光罩之第二圖案化光阻層之第二組特徵1812。第一組特徵1712的一些與第二組特徵1812之一些相鄰以提供增加的節距與解析度。特徵之節距PF
為特徵間最小的節距。如所示,在蝕刻第二組特徵之後基板的節距PF
不超過第一圖案化光阻層以及第二圖案化光阻層之節距PP
的一半。
第一與第二圖案化光阻層間之關係不同於雙金屬鑲嵌程序中溝槽與通狗圖案化光阻層間的關係,其中溝槽特徵不相鄰通孔特徵以增加節距而是位在通孔特徵上以產生雙金屬鑲嵌的組態。此外,第一組特徵與第二組特徵係蝕刻到約相同的深度,其中溝槽並非蝕刻到約與通孔相同的深度。惟,具發明性之程序可使用第一與第二圖案化光阻層來製造具有增加之節距的通孔或可使用第一與第二圖案化光阻層來製造具有增加之節距的溝槽。於此範例中的特徵具有大約微影程序之節距解析度之兩倍的節距。第二對齊特徵1808允許下一級程序之改良的對齊。
於測試以及/或開發程序中,在第一蝕刻或第二蝕刻後基板可能會接受線寬1238的測量並且資料係送至經驗模型調整引擎1260以及/或參數提取引擎1240。經驗模型調整引擎1260提供額外的規則至縮小校正處理器1212以改善縮小校正程序。參數提取引擎1240可為用於遮罩佈局驗證1220之物理模型。此種程序改善縮小校正程序。
於一替代實施例中,光罩佈局之產生會形成與特徵圖案之特徵相同尺寸的特徵,接著縮小校正規則用於增加特徵的尺寸並減少圖案化的線之尺寸。於另一實施例中,光罩佈局1208以及縮小校正1212可於單一步驟中執行,其產生多個光罩佈局並執行縮小校正於單一步驟中,但為了清楚仍以兩個步驟說明。
縮小校正與OPC的一些差異如下:OPC係在光罩上執行使所得的圖案化光阻層塑造成與希望的特徵類似之形狀。縮小校正係在光罩上進行使所得的圖案化光阻層並不類似希望的特徵,取而代之地,縮小校正令所得的圖案化光阻層較所得的特徵更不同。側壁層的後續形成使圖案化光阻層狀似希望的特徵。執行OPC以提供高解析度之圖案化光阻層。執行縮小校正以提供較低解析度之圖案化光阻層,其會於晶圓上造成高解析度之結果。OPC提供增加光阻材料之規則以補償形成圖案化光阻層時額外材料的損耗。縮小校正提供移除額外材料之規則以補償形成側壁層期間材料之增加。
於各種實施例中,可測量蝕刻的特徵以提供縮小控制資訊或測量在側壁層形成後之圖案化光阻層之特徵以提供縮小控制資訊。這些測量可與特徵佈局或光罩佈局比較。
一些程序使用第一光罩來提供密集之特徵以及第二光往來提供較分離之特徵。此種光罩之需求係因為相較於分離之特徵,密集的特徵需要不同的暴露或光阻。取而代之,縮小校正的使用以及複數個光罩之形成可用來形成一些密集的特徵於一光罩上以及密集特徵與分離特徵兩者於另一光罩上,同時使用相同的微影工具與光阻。
本發明之其他實施例使用超過兩個的光阻。例如,可使用三個光罩使得節距為每一個光罩之節距之三分之一。於另一範例中,可使用四個光罩使得節距為每一個光罩之節距之四分之一。此種多遮罩程序描述於由Jeffrey Marks與Reza Sadjadi在2005年2月3日申請之名稱為“使用多遮罩之特徵關鍵尺寸的減少(Reduction of Feature Critical Dimensions Using Multiple Masks)”的美國專利申請案第11/050,985號中,其為了所有目的以參考方式包含於此。
雖以藉由多個較佳實施例說明本發明,修改、變更與各種替代等校者仍落入本發明之範疇內。應注意到有許多實施本發明之方法與裝置的替代方式。因此所附之申請專利範圍應解釋為所有此種修改、變更與各種替代等校者皆落入本發明之真實精神與範疇內。
100...堆疊
104...基板
108...層
110...抗反射層(ARL)
112...光阻層
116...關鍵尺寸(CD)
120...特徵
204...基板
206...阻障層
208...介電質層
210...抗反射層(ARL)
212,212a-b...光阻層
214a-b...光阻線
218...光阻殘留
222...間隔
404...基板
406...阻障層
408...蝕刻層
410...抗反射層(ARL)
412...光阻層
414...光阻線
420...側壁層
422...間隔
424...側壁層特徵
428...垂直的側壁層
432...第一組特徵
442...第二圖案化光阻層
442...間隔
450...側壁層
454...側壁層特徵
504...沉積階段
508...外形塑造階段
600...電腦系統
602...監視器
604...顯示器
606...機殼
608...碟驅動器
610...鍵盤
612...滑鼠
614...碟
620...系統匯流排
622...處理器
624...記憶體
626...固定碟
630...揚聲器
640...網路介面
704...圖案化之光阻層
708...薄長方形開口
712...大的長方形開口
716...橢圓形部分
720...開口特徵
724...圓形部分
804...圖案化之光阻層
808...線
816...橢圓形部分
824...圓形部分
832,836...圓突出物
1004...圖案化之光阻層
1016...橢圓形部分
1036...間隔
1200...系統
1204...佈局
1208...光罩佈局
1212...縮小校正處理器
1216...光罩資料
1220...遮罩佈局驗證(MLV)
1238...線寬
1240...參數提取引擎
1244...物理模型
1260...經驗模型調整引擎
1264...經驗模型
1280...光罩資料
1282...圖案化之光阻層
1284...晶片
1308...特徵
1304...特徵圖案
1404,1504...第一光罩佈局
1408,1508...第二光罩佈局
1424,1428...特徵
1434,1438...對齊圖案
1544,1548...角落截去
1604...第一圖案化光阻層
1608,1708...圖案化光阻層
1704...第二圖案化光阻層
1712...第一組特徵
1812...第二組特徵
1808...第二對齊特徵
以例示性而非限制性方式於附圖中圖解本發明,圖中類似參考符號係指類似元件,其中:第1A-B圖為根據先前技術蝕刻之堆疊的示意剖面圖。
第2A-B圖為根據先前技術形成之圖案化光阻層的示意剖面圖。
第3圖為可用於本發明之一實施例之程序的高度流程度。
第4A-H圖為根據本發明處理之堆疊的示意剖面圖。
第5圖為形成側壁層於圖案化光阻層之流程圖。
第6A-B圖描述一電腦系統,其適合資施使用於本發明一實施例中的控制器。
第7圖為圖案化之光阻層的上視圖。
第8圖為在側壁層形成於圖案化之光阻層的側壁上之後第7圖之圖案化之光阻層的上視圖。
第9圖為提供光罩之一程序的流程圖。
第10圖為經過縮小校正後第7圖之圖案化之光阻層的上視圖。
第11圖為提供光罩之另一程序的流程圖。
第12圖為用於提供光罩之系統的示意圖。
第13圖為特徵佈局之上視圖。
第14A-B圖為由使用光罩佈局程序產生之光罩佈局界定之圖案化層的上視圖。
第15A-B圖為在縮小校正後由光罩佈局界定之圖案化層的上視圖。
第16A圖為從第一光罩佈局產生之圖案化光阻層的上視圖。
第16B圖為在形成側壁層後第16A圖之圖案化光阻層的上視圖。
第17A圖為從第二光罩佈局產生之圖案化光阻層的上視圖。
第17B圖為在形成側壁層後第17A圖之圖案化光阻層的上視圖。
第18圖為已經蝕刻第二組特徵後基板的上視圖。
Claims (20)
- 一種電腦可讀式媒體,用以使電腦執行形成半導體裝置的方法,該電腦可讀式媒體包含:電腦可讀式碼以接收特徵佈局;以及電腦可讀式碼以施加縮小校正到該特徵佈局上。
- 如申請專利範圍第1項之電腦可讀式媒體,進一步包含電腦可讀式碼以比較產生之測試晶圓與該特徵佈局以及按照該比較產生縮小校正規則。
- 如申請專利範圍第2項之電腦可讀式媒體,進一步包含電腦可讀式碼以施加該產生的縮小校正規則至該特徵佈局。
- 如申請專利範圍第3項之電腦可讀式媒體,其中用以施加該縮小校正至該特徵佈局上之該電腦可讀式碼包含:電腦可讀式碼以從該特徵佈局產生複數個光罩佈局;以及施加縮小校正至複數個光罩佈局。
- 如申請專利範圍第4項之電腦可讀式媒體,其中用以施加縮小校正至該特徵佈局上之電腦可讀式碼包含電腦可讀式碼以提供角落截去以在圖案化層中形成特徵。
- 如申請專利範圍第5項之電腦可讀式媒體,其中用以施加縮小校正之該電腦可讀式碼進一步包含電腦可讀式碼以減少該圖案化層之圖案化層線的尺寸。
- 如申請專利範圍第1項之電腦可讀式媒體,其中用 以施加該縮小校正至該特徵佈局上之該電腦可讀式碼包含:電腦可讀式碼以從該特徵佈局產生複數個光罩佈局;以及施加縮小校正至該複數個光罩佈局,其中該縮小校正提供移除額外材料之規則以補償形成側壁層期間材料之增加。
- 如申請專利範圍第1項之電腦可讀式媒體,其中用以施加縮小校正至該特徵佈局上之電腦可讀式碼包含電腦可讀式碼以在形成自該特徵佈局之圖案化層中提供特徵,其中在該圖案化層中之該些特徵具有角落截去。
- 如申請專利範圍第8項之電腦可讀式媒體,其中形成自該特徵佈局之圖案化層進一步具有減少的線尺寸。
- 一種半導體裝置之形成方法,包含:接收特徵佈局;以及在該特徵佈局上執行縮小校正以形成縮小校正過之光罩佈局。
- 如申請專利範圍第10項之方法,其中該執行該縮小校正包含提供角落截去以於光罩中形成特徵。
- 如申請專利範圍第11項之方法,進一步包含;按照該縮小校正過之光罩佈局形成圖案化層於晶圓上,其中該圖案化層具有角落截去;以及形成側壁層於該圖案化層上。
- 如申請專利範圍第12項之方法,進一步包含按照 該縮小校正過之光罩佈局形成光罩,其中該形成圖案化層使用按照該縮小校正過之光罩佈局的該光罩。
- 如申請專利範圍第13項之方法,進一步包含蝕刻特徵至設置於該圖案化層之下的基板內。
- 如申請專利範圍第14項之方法,進一步包含比較該蝕刻特徵以及該特徵佈局並按照該蝕刻特徵以及該特徵佈局之該比較產生縮小控制規則。
- 如申請專利範圍第15項之方法,其中該執行縮小校正於該特徵佈局上包含:從該特徵佈局產生複數個光罩佈局;以及於該複數個光罩佈局之每一個上執行縮小校正。
- 如申請專利範圍第10項之方法,其中該執行該縮小校正避免或最小化光學鄰近校正之使用以及其中該執行該縮小校正避免特徵將線邊緣變短納入考量之需要。
- 如申請專利範圍第10項之方法,進一步包含:按照該縮小校正過之光罩佈局形成圖案化層;以及形成側壁層於該圖案化層上;比較於該圖案化層上形成之該側壁層以及該特徵佈局並且產生縮小控制規則。
- 如申請專利範圍第18項之方法,其中於該圖案化層上形成之該側壁層之該比較包含蝕刻特徵並且比較該蝕刻的特徵以及該特徵佈局。
- 一種由如申請專利範圍第10項之方法形成之半導體。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/126,708 US7539969B2 (en) | 2005-05-10 | 2005-05-10 | Computer readable mask shrink control processor |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200710558A TW200710558A (en) | 2007-03-16 |
TWI502281B true TWI502281B (zh) | 2015-10-01 |
Family
ID=37003360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095116252A TWI502281B (zh) | 2005-05-10 | 2006-05-08 | 遮罩縮小校正之電腦可讀式媒體和方法、及藉其形成之裝置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7539969B2 (zh) |
JP (2) | JP2008541171A (zh) |
KR (1) | KR101290617B1 (zh) |
CN (1) | CN101171545B (zh) |
MY (1) | MY139989A (zh) |
TW (1) | TWI502281B (zh) |
WO (1) | WO2006121741A2 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090204936A1 (en) * | 2008-02-11 | 2009-08-13 | Werner Jacobs | Method of Performing Proximity Correction |
US20140357080A1 (en) * | 2013-06-04 | 2014-12-04 | Tokyo Electron Limited | Method for preferential shrink and bias control in contact shrink etch |
US9159561B2 (en) | 2013-12-26 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning |
US10197908B2 (en) * | 2016-06-21 | 2019-02-05 | Lam Research Corporation | Photoresist design layout pattern proximity correction through fast edge placement error prediction via a physics-based etch profile modeling framework |
US10572697B2 (en) | 2018-04-06 | 2020-02-25 | Lam Research Corporation | Method of etch model calibration using optical scatterometry |
US11624981B2 (en) | 2018-04-10 | 2023-04-11 | Lam Research Corporation | Resist and etch modeling |
CN111971551A (zh) | 2018-04-10 | 2020-11-20 | 朗姆研究公司 | 机器学习中的光学计量以表征特征 |
US10566194B2 (en) * | 2018-05-07 | 2020-02-18 | Lam Research Corporation | Selective deposition of etch-stop layer for enhanced patterning |
US11055464B2 (en) * | 2018-08-14 | 2021-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Critical dimension uniformity |
CN112255883B (zh) * | 2020-11-12 | 2023-11-24 | 上海华虹宏力半导体制造有限公司 | 改善光刻图形垂直度的方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553274A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
US5981148A (en) * | 1997-07-17 | 1999-11-09 | International Business Machines Corporation | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby |
US6183937B1 (en) * | 1998-05-06 | 2001-02-06 | Taiwan Semiconductor Manufacturing Company | Post photodevelopment isotropic radiation treatment method for forming patterned photoresist layer with attenuated linewidth |
US6189136B1 (en) * | 1998-07-20 | 2001-02-13 | Philips Electronics, North America Corp. | Design level optical proximity correction methods |
JP2002057084A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 半導体装置の製造方法および露光用マスク |
US20020071997A1 (en) * | 2000-08-31 | 2002-06-13 | Infineon Techonologies Ag | OPC method for generating corrected patterns for a phase-shifting mask and its trimming mask and associated device and integrated circuit configuration |
US6665856B1 (en) * | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
US20040048170A1 (en) * | 2000-12-20 | 2004-03-11 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
US20040180267A1 (en) * | 2003-03-10 | 2004-09-16 | Edita Tejnil | Method for correcting focus-dependent line shifts in printing with sidewall chrome alternating aperture masks (SCAAM) |
US20050070111A1 (en) * | 2003-09-29 | 2005-03-31 | Tokyo Electron Limited | Etching method and computer storage medium storing program for controlling same |
US20050081178A1 (en) * | 2003-10-08 | 2005-04-14 | Sivakumar Swaminathan (Sam) | Multiple exposure technique to pattern tight contact geometries |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376330A (ja) | 1986-09-18 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US4707218A (en) | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
US4801350A (en) | 1986-12-29 | 1989-01-31 | Motorola, Inc. | Method for obtaining submicron features from optical lithography technology |
US4838991A (en) | 1987-10-30 | 1989-06-13 | International Business Machines Corporation | Process for defining organic sidewall structures |
US5420067A (en) | 1990-09-28 | 1995-05-30 | The United States Of America As Represented By The Secretary Of The Navy | Method of fabricatring sub-half-micron trenches and holes |
JP3050965B2 (ja) | 1991-09-27 | 2000-06-12 | 沖電気工業株式会社 | レジストパタンの形成方法 |
JPH0588353A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 露光マスクの製造方法 |
JP3325717B2 (ja) * | 1994-09-09 | 2002-09-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5874359A (en) | 1995-04-27 | 1999-02-23 | Industrial Technology Research Institute | Small contacts for ultra large scale integration semiconductor devices without separation ground rule |
US5654238A (en) | 1995-08-03 | 1997-08-05 | International Business Machines Corporation | Method for etching vertical contact holes without substrate damage caused by directional etching |
US5895740A (en) | 1996-11-13 | 1999-04-20 | Vanguard International Semiconductor Corp. | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers |
US6416933B1 (en) | 1999-04-01 | 2002-07-09 | Advanced Micro Devices, Inc. | Method to produce small space pattern using plasma polymerization layer |
US6844118B2 (en) * | 1999-08-19 | 2005-01-18 | Micron Technology, Inc. | Method and layout for high density reticle |
US6500744B2 (en) | 1999-09-02 | 2002-12-31 | Micron Technology, Inc. | Methods of forming DRAM assemblies, transistor devices, and openings in substrates |
US6610607B1 (en) | 2000-05-25 | 2003-08-26 | International Business Machines Corporation | Method to define and tailor process limited lithographic features using a modified hard mask process |
US6444373B1 (en) * | 2000-06-16 | 2002-09-03 | Advanced Micro Devices, Inc. | Modification of mask layout data to improve mask fidelity |
US6528238B1 (en) | 2000-09-22 | 2003-03-04 | David Seniuk | Methods for making patterns in radiation sensitive polymers |
JP4064617B2 (ja) * | 2000-10-26 | 2008-03-19 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
US6589713B1 (en) | 2001-01-29 | 2003-07-08 | Advanced Micro Devices, Inc. | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits |
JP2002250999A (ja) * | 2001-02-26 | 2002-09-06 | Mitsubishi Electric Corp | パターン補正装置、方法、パターン補正を行うためのコンピュータプログラム、および、そのようなプログラムを記録した記録媒体 |
CN1180315C (zh) * | 2001-04-03 | 2004-12-15 | 华邦电子股份有限公司 | 降低光学邻近效应的方法 |
US20020182549A1 (en) | 2001-05-31 | 2002-12-05 | Ya-Hui Chang | Alternate exposure method for improving photolithography resolution |
US6721938B2 (en) * | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
US6528372B2 (en) | 2001-06-27 | 2003-03-04 | Advanced Micro Devices, Inc. | Sidewall spacer definition of gates |
US6750150B2 (en) | 2001-10-18 | 2004-06-15 | Macronix International Co., Ltd. | Method for reducing dimensions between patterns on a photoresist |
JP3808780B2 (ja) * | 2002-01-25 | 2006-08-16 | 沖電気工業株式会社 | レジストパターン製造方法 |
DE10223249A1 (de) | 2002-05-22 | 2003-12-18 | Infineon Technologies Ag | Vorrichtung, Verfahren und Maske zur Strukturierung eines Substrates |
US6774051B2 (en) | 2002-06-12 | 2004-08-10 | Macronix International Co., Ltd. | Method for reducing pitch |
CN100498532C (zh) | 2003-02-27 | 2009-06-10 | 香港大学 | 将部件成像到晶片上的方法和用于成像晶芯的掩膜组 |
US7250371B2 (en) * | 2003-08-26 | 2007-07-31 | Lam Research Corporation | Reduction of feature critical dimensions |
JP4206022B2 (ja) * | 2003-09-30 | 2009-01-07 | パナソニック株式会社 | パターン形成方法 |
JP2005150494A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 半導体装置の製造方法 |
US7039896B2 (en) * | 2003-12-18 | 2006-05-02 | Lsi Logic Corporation | Gradient method of mask edge correction |
US6955961B1 (en) | 2004-05-27 | 2005-10-18 | Macronix International Co., Ltd. | Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution |
US7105099B2 (en) | 2004-07-14 | 2006-09-12 | Macronix International Co., Ltd. | Method of reducing pattern pitch in integrated circuits |
US7271107B2 (en) | 2005-02-03 | 2007-09-18 | Lam Research Corporation | Reduction of feature critical dimensions using multiple masks |
US7465525B2 (en) * | 2005-05-10 | 2008-12-16 | Lam Research Corporation | Reticle alignment and overlay for multiple reticle process |
US7271108B2 (en) | 2005-06-28 | 2007-09-18 | Lam Research Corporation | Multiple mask process with etch mask stack |
-
2005
- 2005-05-10 US US11/126,708 patent/US7539969B2/en not_active Expired - Fee Related
-
2006
- 2006-05-02 WO PCT/US2006/017067 patent/WO2006121741A2/en active Application Filing
- 2006-05-02 CN CN200680015843.2A patent/CN101171545B/zh not_active Expired - Fee Related
- 2006-05-02 KR KR1020077026163A patent/KR101290617B1/ko active IP Right Grant
- 2006-05-02 JP JP2008511179A patent/JP2008541171A/ja active Pending
- 2006-05-08 TW TW095116252A patent/TWI502281B/zh not_active IP Right Cessation
- 2006-05-09 MY MYPI20062130A patent/MY139989A/en unknown
-
2012
- 2012-08-06 JP JP2012173922A patent/JP5680595B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553274A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
US5981148A (en) * | 1997-07-17 | 1999-11-09 | International Business Machines Corporation | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby |
US6183937B1 (en) * | 1998-05-06 | 2001-02-06 | Taiwan Semiconductor Manufacturing Company | Post photodevelopment isotropic radiation treatment method for forming patterned photoresist layer with attenuated linewidth |
US6189136B1 (en) * | 1998-07-20 | 2001-02-13 | Philips Electronics, North America Corp. | Design level optical proximity correction methods |
JP2002057084A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 半導体装置の製造方法および露光用マスク |
US20020071997A1 (en) * | 2000-08-31 | 2002-06-13 | Infineon Techonologies Ag | OPC method for generating corrected patterns for a phase-shifting mask and its trimming mask and associated device and integrated circuit configuration |
US6665856B1 (en) * | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
US20040048170A1 (en) * | 2000-12-20 | 2004-03-11 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
US20040180267A1 (en) * | 2003-03-10 | 2004-09-16 | Edita Tejnil | Method for correcting focus-dependent line shifts in printing with sidewall chrome alternating aperture masks (SCAAM) |
US20050070111A1 (en) * | 2003-09-29 | 2005-03-31 | Tokyo Electron Limited | Etching method and computer storage medium storing program for controlling same |
US20050081178A1 (en) * | 2003-10-08 | 2005-04-14 | Sivakumar Swaminathan (Sam) | Multiple exposure technique to pattern tight contact geometries |
Also Published As
Publication number | Publication date |
---|---|
KR101290617B1 (ko) | 2013-08-08 |
JP2012238890A (ja) | 2012-12-06 |
WO2006121741A2 (en) | 2006-11-16 |
WO2006121741A3 (en) | 2007-02-15 |
KR20080005548A (ko) | 2008-01-14 |
JP5680595B2 (ja) | 2015-03-04 |
JP2008541171A (ja) | 2008-11-20 |
MY139989A (en) | 2009-11-30 |
US7539969B2 (en) | 2009-05-26 |
CN101171545A (zh) | 2008-04-30 |
TW200710558A (en) | 2007-03-16 |
US20060259886A1 (en) | 2006-11-16 |
CN101171545B (zh) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI502281B (zh) | 遮罩縮小校正之電腦可讀式媒體和方法、及藉其形成之裝置 | |
KR101275947B1 (ko) | 다중 레티클 프로세스를 위한 레티클 정렬 및 오버레이 | |
KR101184956B1 (ko) | 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법 | |
US7429533B2 (en) | Pitch reduction | |
KR101534883B1 (ko) | 마스크 트리밍 | |
JP5165560B2 (ja) | エッチング層に形状を形成するための方法 | |
JP4886513B2 (ja) | フィーチャ微小寸法の低減 | |
TWI423322B (zh) | 利用氫變化之光阻調整 | |
US7202148B2 (en) | Method utilizing compensation features in semiconductor processing | |
KR101516455B1 (ko) | Arl 에칭을 이용한 마스크 트리밍 | |
WO2006065630A2 (en) | Reduction of etch mask feature critical dimensions | |
KR20110117078A (ko) | 어레이 더블 패터닝을 위한 스페이서 형성 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |