KR101252899B1 - 기판처리시스템 - Google Patents

기판처리시스템 Download PDF

Info

Publication number
KR101252899B1
KR101252899B1 KR1020097008293A KR20097008293A KR101252899B1 KR 101252899 B1 KR101252899 B1 KR 101252899B1 KR 1020097008293 A KR1020097008293 A KR 1020097008293A KR 20097008293 A KR20097008293 A KR 20097008293A KR 101252899 B1 KR101252899 B1 KR 101252899B1
Authority
KR
South Korea
Prior art keywords
etching
exposure
substrate
unit
coating
Prior art date
Application number
KR1020097008293A
Other languages
English (en)
Other versions
KR20090089288A (ko
Inventor
유이치 야마모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090089288A publication Critical patent/KR20090089288A/ko
Application granted granted Critical
Publication of KR101252899B1 publication Critical patent/KR101252899B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Abstract

디바이스의 미세화에 따른 리소그래피 공정의 스루풋의 저하 방지 및 비용의 저렴화를 도모함과 함께, 미세화에서의 패터닝 치수 정밀도의 향상을 도모하도록 하는 것. 기판처리시스템에 의해서 반도체 웨이퍼(W)에, 적어도 레지스트 도포 처리(COT), 노광 처리(EXP), 노광후의 가열 처리(PEB) 및 현상 처리(DEV) 등의 리소그래피 공정을 실시하여 소정의 패턴을 형성하는 리소그래피 공정과, 현상처리후의 패턴을 마스크로 하는 에칭(ET)공정과, 패턴의 선폭을 측정하는 측정공정을 가지며, 측정공정에서 측정된 측정정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광처리에서의 노광 보정, 노광후의 가열처리에서의 온도 보정 및/또는 에칭 공정에서의 에칭 보정을 행한다.

Description

기판처리시스템{SUBSTRATE PROCESSING SYSTEM}
이 발명은, 예를 들면 반도체 웨이퍼나 LCD 유리 기판 등의 기판에 리소그래피 처리를 실시하는 기판처리방법 및 기판처리시스템에 관한 것이다.
일반적으로, 반도체 디바이스의 제조에서는, 반도체 웨이퍼나 LCD 유리 기판 등의 기판 위에 ITO(Indium Tin Oxide)의 박막이나 전극 패턴을 형성하기 위해서, 포트리소그래피 기술이 이용되고 있다. 이 포토리소그래피 기술에서는, 기판에 포토레지스트(이하에 레지스트라 한다)를 도포하고, 이것에 의해 형성된 레지스트막을 소정의 회로 패턴에 따라 노광하고, 이 노광 패턴을 현상 처리하는 것에 의해 레지스트막에 소망의 회로패턴을 형성하는, 일련의 리소그래피 공정에 의해 이루어지고 있다.
이러한 처리는, 일반적으로 기판에 레지스트액을 도포하여 처리하는 레지스트 도포 처리 유닛, 레지스트 도포 처리 종료후의 기판이나 노광 처리후의 기판을 가열 처리하는 가열 처리 유닛, 노광 처리후의 기판에 현상액을 공급하여 현상 처리하는 현상 처리 유닛 등이 복수 구비된 도포·현상 처리 시스템에 의해서 이루어지고 있다.
그런데, 근래에는 디바이스 패턴의 미세화의 요청이 높아지고 있다. 미세화의 방법의 하나로서 리소그래피 공정을 복수회 이용하는 이른바 멀티 패터닝 기술이 검토되고 있다. 이 멀티 패터닝 기술에서는, 복수회의 리소그래피 공정 외에, 레지스트의 형성 미세 가공을 행하는 에칭 처리가 필요하고, 또한, 리소그래피 처리를 행하는 복수의 처리장치와 에칭장치에의 기판의 반송 형태의 간략화가 중요하다.
종래에, 리소그래피 처리를 행하는 복수의 처리장치나 에칭장치에 기판을 반송하여, 리소그래피 처리나 에칭 처리를 실시하는 장치가 알려져 있다(예를 들면, 특허문헌 1 참조). 이 특허문헌 1에 기재된 기술에서는, 리소그래피 공정을 반복하여 행할 수 있도록 구성되어 있다.
또한, 복수의 처리장치에 기판을 반송하는 반송 라인과, 기판을 반송하는 다른 반송 라인을 구분 사용하여 실시하는 기판의 반송 방법(장치)이 알려져 있다(예를 들면, 특허문헌 2 참조).
특허문헌 1 일본 공개특허공보 평성7-66265호(특허청구범위, 도 1)
특허문헌 2 일본 공개특허공보2003-282669호(특허청구범위, 도 4)
[발명이 해결하고자 하는 과제]
그러나, 전자, 즉 일본 공개특허공보 평성7-66265호에 기재된 기술에서는, 리소그래피 공정을 반복하여 행할 수 있으므로, 기판에 멀티 패턴을 형성하는 것은 가능하지만, 이 일본 공개특허공보 평성7-66265호에 기재된 장치에서는, 리소그래피 공정의 처리장치와 에칭장치가 별개로 형성되어 있기 때문에, 장치 대수의 증가나 장치의 대형화를 초래할 우려가 있다. 또한, 기판의 반송 공정의 증가에 따라서 스루풋(throughput)의 저하나 비용 상승의 문제가 있다.
이에 대해서, 후자, 즉 일본 공개특허공보2003-282669호에 기재된 기술에 의하면, 필요에 따라서 반송 라인을 구분하여 사용할 수 있으므로, 전자에 비해 스루풋의 저하를 방지할 수 있지만, 이것에도 복수의 처리장치가 반송 라인을 따라서 배치되어 있으므로, 반송 라인과 각 처리장치 사이의 기판을 받아 넘기는 것이 필요하고, 공정의 증가에 따라서 스루풋의 저하나 비용 상승의 문제가 있다.
게다가, 상기 일본 공개특허공보 평성7-66265호 및 일본 공개특허공보2003-282669호에 기재된 기술에서는, 모두 멀티 패터닝 기술에 대해서는 언급되지 않고, 미세화에서의 패터닝 치수의 정밀도에 대해서는 과제가 남아 있다.
이 발명은, 상기 사정에 비추어 이루어진 것으로서, 디바이스의 미세화에 따른 리소그래피 공정의 스루풋의 저하 방지 및 비용의 저렴화를 도모함과 함께, 미세화에서의 패터닝 치수 정밀도의 향상을 도모하도록 하는 기판처리방법 및 기판처리시스템을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위해서, 본원의 발명은, 기판처리시스템에 의해서 피처리 기판에, 적어도 레지스트 도포 처리, 노광 처리, 노광후의 가열 처리 및 현상 처리 등의 리소그래피 처리를 실시하여 소정의 패턴을 형성하는 리소그래피 공정과,
상기 현상 처리후의 패턴을 마스크로 하는 에칭 공정과,
상기 패턴의 선폭을 측정하는 측정 공정을 가지며,
상기 측정 공정에서 측정된 측정 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 보정, 노광후의 가열 처리에서의 온도 보정 및/또는 에칭 공정에서의 에칭 보정을 행하는 것을 특징으로 한다.
또한 본원의 발명은, 기판처리방법에 있어서, 상기 2회째 이후의 리소그래피 공정에 의해서 형성되는 패턴을 먼저의 리소그래피 공정에 의해서 형성된 패턴의 사이에 형성하는 것을 특징으로 한다.
또한, 본원의 발명은, 기판처리방법을 구현화하는 것으로, 피처리 기판에, 적어도 레지스트 도포 처리, 노광 처리, 노광후의 가열 처리 및 현상 처리 등의 리소그래피 처리를 실시하여 소정의 패턴을 형성하는 기판처리시스템으로서,
상기 현상 처리후의 피처리 기판에 형성된 패턴을 마스크로서 에칭 처리를 행하는 에칭장치와,
상기 패턴의 선폭을 측정하는 측정장치와,
상기 측정장치에 의해서 측정된 정보를 기억하고, 상기 기억된 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 보정, 노광후의 가열 처리에서의 온도 보정 및/또는 에칭처리에서의 에칭 보정을 행하는 제어수단을 구비하는 것을 특징으로 한다.
또한, 본원의 발명은, 기판처리방법을 구현화하는 것으로, 피처리 기판의 반입·반출부와,
레지스트 도포장치, 현상장치 및 가열장치를 가진 도포·현상 처리부와,
상기 도포·현상 처리부와 노광 장치의 사이에 배치되고, 도포·현상 처리부와 노광 장치 사이에서 피처리 기판을 받아 넘기는 것을 담당하는 인터페이스부와,
현상 처리후의 피처리 기판에 형성된 패턴을 마스크로서 에칭 처리를 행하는 에칭장치를 가진 에칭 처리부와,
상기 피처리 기판에 형성된 패턴의 선폭을 측정하는 측정장치를 가진 측정부와,
상기 측정장치에 의해서 측정된 정보를 기억하고, 상기 기억된 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 보정, 노광후의 가열 처리에서의 온도 보정 및/또는 에칭 처리에서의 에칭 보정을 행하는 제어수단을 구비하는 것을 특징으로 한다.
또한, 본원의 기판처리시스템에 있어서, 상기 측정부와 에칭 처리부는, 상기 반입·반출부와 도포·현상 처리부의 사이에 배치되는 것이 바람직하고, 더 바람직하게는, 측정부와 에칭 처리부를 병렬로 배치하고, 또한, 에칭 처리부를 도포·현상 처리부측에 배치하고, 측정부를 반입·반출부측에 배치하는 편이 좋다.
또한, 본원의 기판처리시스템에 있어서, 상기 에칭장치를 드라이 에칭장치로 구성함과 함께, 에칭 처리부를 구성하는 상자체에, 전자파를 차단할 수 있는 실드를 실시하는 편이 바람직하다.
본원의 발명에 의하면, 피처리 기판에 레지스트 도포 처리, 노광 처리, 노광후의 가열 처리 및 현상 처리 등의 리소그래피 처리를 실시하여 소정의 패턴을 형성하는 리소그래피 처리와, 현상 처리후의 패턴을 마스크로 하는 에칭 처리를, 복수회 행하여, 피처리 기판에 멀티 패턴을 형성할 수 있다. 또한, 패턴의 선폭의 측정 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 보정, 노광후의 가열 처리에서의 온도 보정 및/또는 에칭 공정에서의 에칭 보정을 행할 수 있다.
또한, 본원의 발명에 의하면, 2회째 이후의 리소그래피 공정에 의해 형성되는 패턴을 먼저의 리소그래피 공정에 의해 형성된 패턴의 사이에 형성함으로써, 1회의 리소그래피 공정으로는 불가능한 패턴의 미세화를 도모할 수 있다.
또한, 본원의 발명에 의하면, 측정부와 에칭 처리부를 반입·반출부와 도포·현상 처리부의 사이에 배치하고, 또한, 측정부와 에칭 처리부를 병렬로 배치하고, 또한, 에칭 처리부를 도포·현상 처리부측에 배치하고, 측정부를 반입·반출부측에 배치하는 것에 의해, 리소그래피 공정과 에칭 공정을 하나의 시스템에 집약할 수 있는 동시에, 리소그래피 공정과 에칭 공정을 연속하여 행할 수 있다. 또한, 측정부를 반입·반출부측에 배치함으로써, 측정만을 행하는 피처리 기판을 반입·반출부로부터 측정부내에 반입하여 단시간에 측정할 수 있다.
또한, 본원의 발명에 의하면, 드라이 에칭장치를 가진 에칭 처리부를 구성하는 상자체에, 전자파를 차단할 수 있는 실드를 실시하는 것에 의해, 전자파에 의한 영향을 억제할 수 있다.
이상으로 설명한 바와 같이, 이 발명의 기판처리방법 및 기판처리시스템은, 상기와 같이 구성되어 있으므로, 이하와 같은 효과를 얻을 수 있다.
(1) 리소그래피 처리와 에칭 처리를 복수회 행하여, 피처리 기판에 멀티 패턴을 형성할 수 있고, 또한, 패턴의 선폭의 측정 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 보정, 노광후의 가열 처리에서의 온도 보정 및/또는 에칭 공정에서의 에칭 보정을 행할 수 있으므로, 디바이스의 미세화를 위해서 증가하는 리소그래피 공정 및 에칭 공정을 집약하여 스루풋의 저하 방지 및 비용의 저렴화를 도모함과 함께, 미세화에서의 패터닝 치수 정밀도의 향상을 도모할 수 있다.
(2) 1회의 리소그래피 공정으로는 불가능한 패턴의 미세화를 도모할 수 있으므로, 패턴의 미세화를 더 도모할 수 있다.
(3) 리소그래피 공정과 에칭 공정을 하나의 시스템에 집약할 수 있는 동시에, 리소그래피 공정과 에칭 공정을 연속하여 행할 수 있으므로, 상기 (1), (2)에 더하여, 스루풋의 향상 및 비용의 저렴화를 더 도모할 수 있다. 또한, 측정부를 반입·반출부측에 배치함으로써, 측정만을 행하는 피처리 기판을 반입·반출부로부터 측정부내에 반입하여 단시간에 측정할 수 있다.
(4) 드라이 에칭장치를 가진 에칭 처리부를 구성하는 상자체에, 전자파를 차단할 수 있는 실드를 실시하는 것에 의해, 전자파에 의한 영향을 억제할 수 있으므로, 상기 (1)∼(3)에 더하여, 장치에서의 전자파의 폐해를 더 방지하고, 장치의 안정성, 안전성 등을 유지할 수 있다.
[도 1] 이 발명에 따른 기판처리시스템을 적용한 레지스트 도포·현상 처리 시스템의 일례를 도시한 개략 평면도이다.
[도 2] 상기 레지스트 도포·현상 처리 시스템의 개략 사시도이다.
[도 3] 상기 레지스트 도포·현상 처리 시스템의 개략 정면도이다.
[도 4] 상기 레지스트 도포·현상 처리 시스템의 개략 배면도이다.
[도 5] 이 발명에서의 측정장치를 도시한 개략 측면도이다.
[도 6] 이 발명에 따른 기판처리방법에 의한 기판의 처리 순서를 도시한 플로우차트이다.
[도 7] 1회째의 패턴 형성을 도시한 확대 단면도(a) 및 2회째의 패턴 형성을 도시한 확대 단면도(b)이다.
[발명을 실시하기 위한 최량의 형태]
이하에, 이 발명의 최량의 실시형태를 첨부 도면에 기초하여 상세하게 설명한다. 여기서는, 이 발명에 따른 기판처리시스템을 반도체 웨이퍼의 레지스트 도포·현상 처리 시스템에 적용한 경우에 대하여 설명한다.
도 1은, 상기 레지스트 도포·현상 처리 시스템의 일례를 도시한 개략 평면도, 도 2는 그 개략 사시도, 도 3은 그 개략 정면도, 도 4는 그 개략 배면도이다.
상기 레지스트 도포·현상 처리 시스템은, 피처리 기판인 반도체 웨이퍼(W) (이하에 웨이퍼(W)라 한다)가, 예를 들면 25매 밀폐 수용된 캐리어(20)를 반입반출하기 위한 반입·반출부인 캐리어 블록(S1)과, 복수개, 예를 들면 4개의 단위 블록 (B1∼B4)을 세로로 배열하여 구성된 도포·현상 처리부인 도포·현상 처리 블록 (S2)(이하에 처리 블록(S2)이라 한다)과, 인터페이스부인 인터페이스 블록(S3)과, 노광 장치(S4)를 구비함과 함께, 캐리어 블록(S1)과 처리 블록(S2)의 사이에 배치되고, 처리 블록(S2)측에 배치되는 에칭 처리부인 에칭 블록(S5)과, 캐리어 블록 (S1)측에 배치되는 측정부인 측정 블록(S6)을 구비하고 있다.
상기 캐리어 블록(S1)에는, 복수개(예를 들면 4개)의 캐리어(20)를 얹어 놓을 수 있는 얹어놓음대(21)와, 이 얹어놓음대(21)로부터 보아 전방의 벽면에 설치되는 개폐부(22)와, 개폐부(22)를 통하여 캐리어(20)로부터 웨이퍼(W)를 꺼내기 위한 트랜스퍼 아암(B)이 설치되어 있다. 이 트랜스퍼 아암(B)은, 측정 블록(S6)에 설치된 받아넘김 스테이지(TRS3)의 사이에서 웨이퍼(W)의 받아넘김을 행하도록, 수평의 X, Y방향 및 연직의 Z방향으로 이동이 자유롭게, 및 연직축 둘레에 자유로이 회전하도록 이동이 자유롭게 구성되어 있다.
캐리어 블록(S1)의 안쪽에는 측정 블록(S6), 에칭 블록(S5)을 사이에 두고 접속되며, 상자체(70)로 주위를 둘러싸는 처리 블록(S2)이 접속되어 있다. 처리 블록(S2)은, 이 예에서는, 아래쪽으로부터, 레지스트액이나 현상액 등의 약액 용기류를 수납하는 제1 단위 블록(CHM)(B1), 현상 처리를 행하기 위한 제2 단위 블록(DEV층)(B2), 2단의 레지스트액의 도포 처리를 행하기 위한 도포막 형성용 단위 블록 및 세정 처리를 행하는 세정 단위 블록인 제3, 제4 단위 블록(COT층)(B3,B4)으로서 할당되어 있다. 한편, 이 경우, 도포막 형성용 단위블록 중 하나, 예를 들면 제3 단위 블록(COT층)(B3)을, 레지스트막의 하층쪽에 형성되는 반사 방지막의 형성 처리를 행하기 위한 단위 블록(BCT층)으로 해도 좋다. 또한, 제4 단위 블록(COT층) (B4)의 상단에, 레지스트막의 상층쪽에 형성되는 반사 방지막의 형성 처리를 행하기 위한 반사 방지막 형성용 단위 블록을 더 마련하도록 해도 좋다.
제1∼제4 단위 블록(B1∼B4)은, 앞면쪽에 배치되어 웨이퍼(W)에 대해서 약액을 도포하기 위한 액처리 유닛과, 배면쪽에 배치되어 상기 액처리 유닛으로 행하여지는 처리의 전처리 및 후처리를 행하기 위한 각종의 가열 유닛 등의 처리 유닛과, 앞면쪽에 배치되는 상기 액처리 유닛과 배면쪽에 배치되는 가열 유닛 등의 처리 유닛의 사이, 구체적으로는 하단에 현상 처리부를 배치하고, 상단에 레지스트 처리부를 배치한 액처리 유닛과 가열 유닛 등의 처리 유닛의 사이에 웨이퍼(W)의 받아넘김을 행하기 위한 전용의 기판 반송수단인 메인 아암(A1,A2)을 구비하고 있다.
이들 단위 블록(B1∼B4)은, 이 예에서는, 각 단위 블록(B1∼B4)의 사이에서, 상기 액처리 유닛과, 가열 유닛 등의 처리 유닛과, 반송수단의 배치 레이 아웃이 동일하게 형성되어 있다. 여기서, 배치 레이 아웃이 동일하다는 것이란, 각 처리 유닛에서의 웨이퍼(W)를 얹어 놓는 중심, 즉 액처리 유닛에서의 웨이퍼(W)의 유지 수단인 스핀척의 중심이나, 가열 유닛에서의 가열 플레이트나 냉각 플레이트의 중심이 동일하다는 의미이다.
상기 DEV층(B2)는, 도 1에 도시하는 바와 같이, DEV층(B2)의 거의 중앙에는, DEV층(B2)의 길이 방향(도면중의 Y방향)으로, 캐리어 블록(S1)측의 에칭 블록(S5)과 인터페이스 블록(S3)을 접속하기 위한 웨이퍼(W)의 반송 영역(R1)(메인 아암 (A1)의 수평 이동 영역)이 형성되어 있다. 또한, COT층(B3,B4)은 도시하지 않지만, DEV층(B2)과 마찬가지로, COT층(B3,B4)의 거의 중앙에는, COT층(B3,B4)의 길이 방 향(도면중 Y방향)으로, 캐리어 블록(S1)측의 에칭블록(S5)과 인터페이스 블록(S3)을 접속하기 위한 웨이퍼(W)의 반송 영역(R2)(메인 아암(A2)의 수평 이동 영역)이 형성되어 있다.
상기 반송 영역(R1(R2))의 캐리어 블록(S1)으로부터 본 양쪽에는, 앞쪽(캐리어 블록(S1)측)으로부터 안쪽을 향하여 오른쪽에, 상기 액처리 유닛으로서 현상 처리를 행하기 위한 복수개, 예를 들면 3개의 현상 처리부를 구비한 1단의 현상 유닛 (31)과, 2단의 도포 유닛(32) 및 세정 유닛(도시하지 않음)이 설치되어 있다. 각 단위 블록은, 앞쪽으로부터 안쪽을 향하여 왼쪽에, 차례로 가열계의 유닛을 다단화한, 예를 들면 4개의 선반 유닛(U1,U2,U3,U4)이 마련되어 있으며, DEV층(B2)에서는 현상 유닛(31)으로 행하여지는 처리의 전처리 및 후처리를 행하기 위한 각종 유닛을 복수단, 예를 들면 3단씩으로 적층한 구성으로 되어 있다. 이렇게 해서 상기 반송 영역(R1)에 의해서 현상 유닛(31)과 선반 유닛(U1∼U4)이 구획되어 있으며, 반송 영역(R1)에 청정 에어를 분출시켜 배기하는 것에 의해, 상기 영역내의 파티클의 부유를 억제하도록 되어 있다.
상술의 전처리 및 후처리를 행하기 위한 각종 유닛중에는, 예를 들면 도 4에 도시하는 바와 같이, 노광후의 웨이퍼(W)를 가열 처리하는 포스트 익스포져 베이킹 유닛 등으로 불리고 있는 가열 유닛(PEB)이나, 현상 처리후의 웨이퍼(W)의 수분을 날려보내기 위해서 가열 처리하는 포스트 베이킹 유닛 등으로 불리고 있는 가열 유닛(POST) 등이 포함되어 있다. 이들 가열 유닛(PEB,POST) 등의 각 처리 유닛은, 각각 처리용기(40)내에 수용되어 있으며, 선반 유닛(U1∼U4)은, 상기 처리용기(40)가 3단씩 적층되어 구성되며, 각 처리용기(40)의 반송 영역(R1)에 향하는 면에는 웨이퍼 반출입구(41)가 형성되어 있다. 한편, 가열 유닛(PEB,POST)은, 가열 온도나 가열시간을 조정할 수 있도록 형성되어 있다.
상기 반송 영역(R1)에는 상기 메인 아암(A1)이 설치되어 있다. 이 메인 아암 (A1)은, 상기 DEV층(B2)내의 모든 모듈(웨이퍼(W)가 놓여지는 장소), 예를 들면 선반 유닛(U1∼U4)의 각 처리 유닛, 현상 유닛(31)의 각부의 사이에서 웨이퍼의 받아넘김을 행하도록 구성되어 있으며, 이 때문에 수평의 X, Y방향 및 연직의 Z방향으로 자유로이 이동하도록, 연직축 둘레에 자유로이 회전하도록 구성되어 있다.
한편, 메인 아암(A1(A2))은, 마찬가지로 구성되어 있으며, 메인 아암(A1)을 대표하여 설명하면, 예를 들면 도 1에 도시하는 바와 같이, 웨이퍼(W)의 이면측 둘레가장자리 영역을 지지하기 위한 2개의 만곡 아암편(51)을 가진 아암 본체(50)를 구비하고 있으며, 이들 만곡 아암편(51)은 도시하지 않은 기대를 따라서 서로 독립하여 자유로이 진퇴하도록 구성되어 있다. 또한 이 기대는 연직축 둘레에 자유로이 회전하도록 구성됨과 함께, Y방향으로 자유로이 이동하도록, 또한 자유로이 승강하도록 구성되어 있다. 이렇게 해서 만곡 아암편(51)은, X방향으로 자유로이 진퇴하도록, Y방향으로 자유로이 이동하도록, 자유로이 승강 및 연직축 둘레에 자유로이 회전하도록 구성되어, 선반 유닛(U1∼U4)의 각 유닛이나 캐리어 블록(S1)측에 배치된 선반 유닛(U5)의 받아넘김 스테이지(TRS1), 액처리 유닛의 사이에서 웨이퍼(W)의 받아넘김을 행할 수 있도록 되어 있다. 이러한 메인 아암(A1)은, 제어수단인 제어부(60)로부터의 지령에 기초하여 도시하지 않은 콘트롤러에 의해 구동이 제어된 다. 또한, 메인 아암(A1(A2))의 가열 유닛에서의 축열을 방지하기 위해서, 웨이퍼 (W)의 받아넘김 순번을 프로그램으로 임의로 제어할 수 있도록 되어 있다.
또한, 상기 도포막 형성용 단위 블록(B3,B4)은, 모두 동일하게 구성되어 있으며, 상술한 현상 처리용 단위 블록(B2)과 동일하게 구성되어 있다. 구체적으로는, 액처리 유닛으로서 웨이퍼(W)에 대해서 레지스트액의 도포 처리를 행하기 위한 도포 유닛(32)이 설치되고, COT층(B3,B4)의 선반 유닛(U1∼U4)에는, 레지스트액 도포후의 웨이퍼(W)를 가열 처리하는 가열 유닛(CLHP)이나, 레지스트액과 웨이퍼(W)의 밀착성을 향상시키기 위한 소수화 처리 유닛(ADH)을 구비하고 있으며, DEV층 (B2)과 동일하게 구성되어 있다. 즉, 도포 유닛과 가열 유닛(CLHP) 및 소수화 처리 유닛(ADH)을 메인 아암(A2)의 반송 영역(R2)(메인 아암(A2)의 수평 이동 영역)으로 구획하도록 구성되어 있다. 그리고, 이 COT층(B3,B4)에서는, 메인 아암(A2)에 의해, 선반 유닛(U5)의 받아넘김 스테이지(TRS1)와, 도포 유닛(32)과, 선반 유닛(U1∼U4)의 각 처리 유닛에 대해서, 웨이퍼(W)를 받아넘기도록 되어 있다. 한편, 상기 소수화 처리 유닛(ADH)은, HMDS 분위기내에서 가스 처리를 행하는 것이지만, 도포막 형성용 단위 블록(B3,B4) 중 어느 하나에 마련되면 된다.
또한, 처리 블록(S2)에 인접해서 배치되는 에칭 블록(S5)은, 처리 블록(S2)의 상자체(70)에 접속하는 상자체(70a)를 구비하고, 이 상자체(70a) 내에, 다단, 예를 들면 4단에 적층된 드라이 에칭장치인 에칭 유닛(80)이 배치됨과 함께, 각 에칭 유닛(80)에 대해서 웨이퍼(W)를 반입·반출하는 반송 아암(C)과 받아넘김 스테이지(TRS2)가 배치되어 있다. 이 경우, 반송 아암(C)은, 처리 블록(S2)의 선반 유 닛(U5)의 받아넘김 스테이지(TRS1)의 사이, 및 에칭 블록(S5)내의 받아넘김 스테이지(TRS2)의 사이에서, 웨이퍼(W)의 받아넘김을 행하는, 수평의 X, Y방향 및 연직 방향으로 자유로이 이동하도록, 또한, 자유로이 회전하도록 형성되어 있다. 한편, 에칭 유닛(80)은, 예를 들면 진공 분위기내에서, 인가되는 고주파수, 고주파 전압이나 가스 압력 등의 에칭 프로세스 조건을 조정하여 에칭이나 레이트를 제어할 수 있도록 형성되어 있다.
상기와 같이 구성되는 에칭 블록(S5)은, 드라이 에칭 처리시에, 에칭 유닛 (80)으로부터 발생하는 전자파가 외부에 영향을 미치지 않도록 상자체(70a)에는 전자파 차단용 실드가 실시되고 있다. 이 실드로서는, 도전성을 가진 금속이나 합성 수지제의 차폐판이면 임의의 것이라도 좋지만, 본 실시형태에서는, 예를 들면 알루미늄 합금제의 차폐판(81)을 사용하여 상자체(70a)를 구성하고 있다.
이와 같이 에칭 블록(S5)의 상자체(70a)를 전자파의 차폐판(81)으로 구성하는 것에 의해, 드라이 에칭 처리시에, 에칭 유닛(80)으로부터 발생하는 전자파가 외부에 누설하는 것을 차단할 수 있다.
또한, 캐리어 블록(S1)과 에칭 블록(S5)의 사이에 배치되는 측정블록(S6)은, 캐리어 블록(S1)과 에칭 블록(S5)의 상자체(70a)에 접속하는 상자체(70b)를 구비하고, 이 상자체(70b) 내에는, 측정장치인 선폭 측정장치(90)와, 이 선폭 측정장치 (90)에 대해서 웨이퍼(W)를 반입·반출하는 반송 아암(D)과 받아넘김 스테이지 (TRS3)가 배치되어 있다. 이 경우, 반송 아암(D)은, 측정 블록(S6)내의 받아넘김 스테이지(TRS3)의 사이, 에칭 블록(S5)의 받아넘김 스테이지(TRS2)의 사이, 및 선 폭 측정장치(90)의 사이에서, 웨이퍼(W)의 받아넘김을 행하는, 수평의 X, Y방향 및 연직 방향으로 자유로이 이동하도록, 또한, 자유로이 회전하도록 형성되어 있다.
상기 선폭 측정장치(90)는, 도 5에 도시하는 바와 같이, 웨이퍼(W)를 수평으로 얹어 놓는 얹어놓음대(91)를 구비하고 있다. 얹어놓음대(91)는, 예를 들면 X-Y스테이지를 구성하고 있으며, 수평 방향의 X방향과 Y방향으로 자유로이 이동하도록 형성되어 있다. 얹어놓음대(91)의 위쪽에는, 얹어놓음대(91)상에 놓여진 웨이퍼(W)에 대하여 경사방향으로부터 빛을 조사하는 광조사부(92)와, 광조사부(92)로부터 조사되어 웨이퍼(W)로 반사한 빛을 검출하는 수광부(93)가 배치되어 있다. 수광부 (93)로 검출한 빛의 정보는, 검출부(94)에 출력할 수 있고, 또한, 검출부(94)는, 취득한 빛의 정보에 기초하여, 웨이퍼(W)상에 형성되어 있는 소정의 패턴으로부터 반사한 반사광의 광강도 분포를 측정할 수 있다. 한편, 선폭 측정장치(90)에서, 패턴의 선폭의 측정 이외에 웨이퍼(W)상에 부착하는 불순물이나 파티클 등의 검출도 가능하도록 되어 있다.
검출부(94)로부터의 정보는 제어부(60)에 전달되고, 예를 들면 선폭을 측정하기 위한 정보의 처리가 이루어지도록 되어 있다. 제어부(60)는, 예컨대 산출부 (61), 기억부(62) 및 해석부(63)를 가지고 있다. 산출부(61)는, 예컨대 레지스트막의 광학 정수나 레지스트막의 패턴 형상, 구조 등의 기존의 정보에 기초하여, 선폭이 다른 복수의 가상 패턴으로부터 반사하는 반사광의 계산상의 각 광강도 분포를 산출할 수 있다. 기억부(62)는, 산출부(61)로 산출되어 있는 가상 패턴에 대한 계산상의 각 광강도 분포를 기억하여 그 라이브러리를 작성할 수 있다.
검출부(94)로 측정된 웨이퍼(W)상의 실제의 패턴에 대한 광강도 분포는, 해석부(63)에 출력할 수 있다. 해석부(63)는, 검출부(94)로부터 출력된 실제의 패턴의 광강도 분포와 기억부(62)의 라이브러리내에 기억되어 있는 가상패턴의 광강도 분포를 조합하여, 광강도 분포가 적합한 가상 패턴을 선택하고, 그 가상패턴의 선폭을 실제의 패턴의 선폭으로 추정하여 선폭을 측정할 수 있다.
상기와 같이 하여 측정된 선폭의 정보는, 노광 장치(S4), 가열 유닛(PEB) 및 에칭 유닛(80)에 전달된다. 이 경우, 노광 장치(S4)는, 노광 제어부(도시하지 않음)를 가지며, 노광 제어부에 의해서 미리 설정되어 있는, 예를 들면 광학계의 웨이퍼(W)에 대한 노광 위치, 노광량 및 노광 초점 등의 노광 조건에 따라서 노광 처리가 제어 가능하도록 형성되어 있다.
따라서, 제어부(60)로부터의 제어 신호를 노광 장치(S4), 가열 유닛(PEB) 및 에칭 유닛(80)에 전달하는 것에 의해, 패턴의 선폭의 측정 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 위치, 노광량 및 노광 초점 등의 노광 보정, 노광후의 가열 유닛(PEB)의 가열 처리에서의 가열 온도나 가열 시간 등의 온도 보정, 에칭 공정에서의 인가되는 고주파수, 고주파 전압이나 가스 압력 등의 에칭 프로세스 조건의 조정에 의한 에칭 레이트 등의 에칭 보정을 행할 수 있다.
또한, 상기 처리 블록(S2)과 인터페이스 블록(S3)이 인접하는 영역에는, 도 1에 도시하는 바와 같이, 메인 아암(A1)이 액세스할 수 있는 위치에 선반 유닛(U6)이 설치되어 있다. 이 선반 유닛(U6)은, DEV층(B2)의 메인 아암(A1)의 사이에서 웨 이퍼(W)의 받아넘김을 행하도록, 받아넘김 스테이지(TRS4)와 웨이퍼(W)의 받아넘김을 행하는 냉각 기능을 가진 받아넘김 스테이지(도시하지 않음)를 구비하고 있다. 또한, 처리 블록(S2)과 인터페이스 블록(S3)이 인접하는 영역에는, 도 1 및 도 4에 도시한 바와 같이, 둘레가장자리 노광 장치(WEE)가 2단 배치되어 있다.
한편, 처리 블록(S2)에서의 선반 유닛(U6)의 안쪽에는, 인터페이스 블록(S3)을 사이에 두고 노광 장치(S4)가 접속되어 있다. 인터페이스 블록(S3)에는, 처리 블록(S2)의 DEV층(B2)의 선반 유닛(U6)의 각부와 노광 장치(S4)에 대해서 웨이퍼 (W)의 받아넘김을 행하기 위한 인터페이스 아암(E)을 구비하고 있다. 이 인터페이스 아암(E)은, 처리블록(S2)과 노광 장치(S4)의 사이에 개재한 웨이퍼(W)의 반송수단을 이루는 것이며, 이 예에서는, 상기 DEV층(B2)의 받아넘김 스테이지(TRS4) 등에 대해서 웨이퍼(W)의 받아넘김을 행하도록, 수평의 X, Y방향 및 연직의 Z방향으로 자유로이 이동하도록, 연직축 둘레에 자유로이 회전하도록 구성되어 있다.
다음에, 상기와 같이 구성되는 도포·현상 처리 시스템에서의 웨이퍼(W)의 처리에 대해서, 도 6에 도시한 플로우차트를 참조하여 설명한다. 여기서는, 미리 하드 마스크가 도포된 웨이퍼(W)를 캐리어(20)내로부터 꺼내어, 소수화 처리 유닛 (ADH)으로 소수화 처리된 후의 처리에 대하여 설명한다.
소수화 처리된 후에 선반 유닛(U5)에 일시 수납된 웨이퍼(W)는, 메인 아암 (A2)에 의해서 선반 유닛(U5)으로부터 꺼내져, 도포 유닛(32)에 반송되고, 도포 유닛(32)에서 레지스트막이 형성된다(S-1). 레지스트막이 형성된 웨이퍼(W)는, 메인 아암(A2)에 의해서 가열 유닛(CLHP)에 반송되어, 용제를 레지스트막으로부터 증발 시키기 위한 프리 베이크(PAB)가 실시된다(S-2). 그 후, 웨이퍼(W)는 둘레가장자리 노광 장치(WEE)에 반송되어, 주변 노광 처리(S-3)가 실시된 후, 가열 처리가 실시된다(S-4). 이어서, 웨이퍼(W)는, 인터페이스 아암(E)에 의해 노광 장치(S4)에 반송되고, 여기서 소정의 노광 처리가 이루어진다(S-5).
노광 처리후의 웨이퍼(W)는, 인터페이스 아암(E)에 의해, DEV층(B2)에 웨이퍼(W)를 받아 넘기기 위해서, 선반 유닛(U6)의 받아넘김 스테이지(TRS4)에 반송되고, 이 스테이지(TRS4)상의 웨이퍼(W)는, DEV층(B2)의 메인 아암(A1)에 받아들여지고, 상기 DEV층(B2)에서, 먼저, 가열 유닛(PEB)으로 포스트 익스포져 베이크 처리 (S-6)된 후, 메인 아암(A1)에 의해 선반 유닛(U6)의 냉각 플레이트(도시하지 않음)에 반송되어, 소정 온도로 조정된다. 이어서, 웨이퍼(W)는, 메인 아암(A1)에 의해서 선반 유닛(U6)으로부터 꺼내져 현상 유닛(31)에 반송되어, 현상액이 도포된다 (S-7). 그 후, 메인 아암(A1)에 의해서 가열 유닛(POST)에 반송되어, 소정의 현상 처리가 이루어진다.
현상 처리후의 웨이퍼(W)는, 선반 유닛(U5)의 받아넘김 스테이지(TRS1)에 반송되고, 이 스테이지(TRS1)상의 웨이퍼(W)는, 에칭블록(S5)의 반송 아암(C)에 받아들여지고, 에칭 블록(S5)의 에칭 유닛(80)에 반송되어, 현상 처리후의 패턴을 마스크로 하는 에칭 처리가 실시된다(S-8).
에칭처리가 이루어진 후의 웨이퍼(W)는, 반송 아암(C)에 의해서 에칭 유닛 (80)으로부터 꺼내져, 에칭 블록(S5)의 받아넘김 스테이지(TRS2)에 반송되고, 이 스테이지(TRS2)상의 웨이퍼(W)는, 측정 블록(S6)의 반송 아암(D)에 받아들여지고, 측정 블록(S6)의 선폭 측정장치(90)에 반송되어, 웨이퍼(W)상에 형성된 패턴의 선폭이 측정된다(S-9). 이 선폭의 측정 정보는 제어부(60)에 전달되어, 제어부(60)에 기억된다.
선폭의 측정이 이루어진 웨이퍼(W)는, 반송 아암(D)에 의해서 선폭 측정장치 (90)로부터 꺼내진 후, 에칭 블록(S5)의 받아넘김 스테이지(TRS2), 반송 아암(C), 처리 블록(S2)의 받아넘김 스테이지(TRS1)에 반송되고, 스테이지(TRS1)의 웨이퍼 (W)는, 처리 블록(S2)의 메인 아암(A2)에 받아들여지고, 세정 유닛(SCR)에 반송되어, 세정 처리가 실시된다(S-10). 이에 따라, 일련의 리소그래피 공정(처리) 및 에칭 공정(처리)이 종료된다. 이 상태에서, 웨이퍼(W)의 표면에는, 도 7(a)에 도시하는 바와 같이, 1회의 리소그래피 처리에서, 레지스트(PR)가 무너지지 않는 범위내의 임계 치수까지의 피치 P의 패턴이 형성된다. 한편, 도 7에서, 부호 CD는 선폭, HM는 하드 마스크이다.
리소그래피 공정(처리) 및 에칭 공정(처리)이 이루어진 웨이퍼(W)는, 상기와 같은 리소그래피 공정(처리) 및 에칭 공정(처리)을 반복하는 것에 의해, 웨이퍼(W)에 형성되는 패턴의 미세화가 도모된다. 즉, 1회째의 리소그래피 공정(처리) 및 에칭 공정(처리)이 행해진 웨이퍼(W)는, 상기와 마찬가지로, 레지스트 도포 처리 (COT)(S-11)→프리 베이크(PAB)(S-12)→주변 노광 처리(WEE)(S-13)→가열 처리 (BAKE)(S-14)→노광 처리(EXP)(S-15)→포스트 익스포져 베이크(PEB)(S-16)→현상 처리(DEV)(S-17)→에칭 처리(ET)(S-18)를 행하는 것에 의해, 도 7(b)에 도시하는 바와 같이, 1회의 리소그래피 처리에 의해서 형성된 패턴의 피치 P 사이에 패턴을 추가 형성하여, 피치 P/2의 패턴을 형성할 수 있다.
또한, 2회째의 리소그래피 공정(처리) 및 에칭 공정(처리)에서, 1회째의 에칭 처리후에 선폭 측정장치(90)에 의해서 측정된 측정 정보를, 제어부(60)로부터 노광 장치(S4), 가열 유닛(PEB) 및 에칭 유닛(80)에 전달하는 것에 의해, 패턴의 선폭의 측정 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 위치, 노광량 및 노광 초점 등의 노광 보정, 노광후의 가열 유닛(PEB)의 가열 처리에서의 가열 온도나 가열 시간 등의 온도 보정, 에칭 공정에서의 인가되는 고주파수, 고주파 전압이나 가스 압력 등의 에칭 프로세스 조건의 조정에 의한 에칭 레이트 등의 에칭 보정을 행할 수 있다. 이들 노광 보정, 온도 보정, 에칭 보정은 전부 행하여도 좋고, 혹은, 적어도 1개를 행하도록 하여도 좋다. 이에 따라, 웨이퍼(W)에 형성되는 패턴의 미세화가 도모된다.
2회째의 리소그래피 공정(처리) 및 에칭 공정(처리)이 이루어진 웨이퍼(W)는, 측정 블록(S6)의 선폭 측정장치(90)에 반송되어, 패턴의 선폭이 측정됨과 함께 웨이퍼(W) 표면에 부착하는 불순물이나 파티클 등이 측정된다(CDM/MCRO)(S-19). 이 측정 정보도 제어부(60)에 전달되어, 웨이퍼(W)에 형성된 선폭의 형상이나 피치 P/2, 웨이퍼(W)에 부착하는 불순물이나 파티클 등 상태를 확인할 수 있다.
상기와 같이 하여 2회째의 리소그래피 공정(처리) 및 에칭 공정(처리)가 이루어진 웨이퍼(W)는, 트랜스퍼 아암(B)에 의해, 캐리어 블록(S1)에 놓여져 있으며, 본래의 캐리어(20)로 되돌려져 처리가 종료한다.
한편, 상기 실시형태에서는, 리소그래피 공정(처리) 및 에칭 공정(처리)을 2 회 행하는 경우에 대하여 설명했지만, 이들 리소그래피 공정(처리), 에칭 공정(처리)을 3회 이상 행하여도 좋다. 물론, 1회의 리소그래피 공정(처리) 및 에칭 공정(처리)을 행할 수도 있다.
또한, 상기 실시형태에서는, 반사 방지막을 형성하지 않는 경우에 대하여 설명했지만, 레지스트막의 아래쪽이나 위쪽에 반사 방지막을 형성하는 경우에도, 이 발명에 관한 기판처리방법(시스템)을 마찬가지로 적용할 수 있다.

Claims (7)

  1. 피처리 기판의 반입·반출부와,
    레지스트 도포장치, 현상장치 및 가열장치를 가진 도포·현상 처리부와,
    상기 도포·현상 처리부와 노광 장치의 사이에 배치되어, 도포·현상 처리부와 노광 장치 사이에서 피처리 기판의 받아넘김을 담당하는 인터페이스부와,
    현상 처리후의 피처리 기판에 형성된 패턴을 마스크로서 에칭 처리를 행하는 에칭장치를 가진 에칭 처리부와,
    상기 피처리 기판에 형성된 패턴의 선폭을 측정하는 측정장치를 가진 측정부와,
    상기 측정장치에 의해서 측정된 정보를 기억하고, 상기 기억된 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 보정, 노광후의 가열 처리에서의 온도 보정 및 에칭처리에서의 에칭 보정 중 적어도 1개 이상의 보정을 행하는 제어수단을 구비하여 이루어지고,
    상기 에칭 처리부를 상기 도포·현상 처리부에 인접시켜 배치하여, 상기 측정부를 상기 반입·반출부에 인접시켜 배치하여 이루어지는 것을 특징으로 하는 기판처리시스템.
  2. 피처리 기판의 반입·반출부와,
    레지스트 도포장치, 현상장치 및 가열장치를 가진 도포·현상 처리부와,
    상기 도포·현상 처리부와 노광 장치의 사이에 배치되어, 도포·현상 처리부와 노광 장치 사이에서 피처리 기판의 받아넘김을 담당하는 인터페이스부와,
    현상 처리후의 피처리 기판에 형성된 패턴을 마스크로서 에칭 처리를 행하는 에칭장치를 가진 에칭 처리부와,
    상기 피처리 기판에 형성된 패턴의 선폭을 측정하는 측정장치를 가진 측정부와,
    상기 측정장치에 의해서 측정된 정보를 기억하고, 상기 기억된 정보에 기초하여, 2회째 이후의 리소그래피 공정의 노광 처리에서의 노광 보정, 노광후의 가열 처리에서의 온도 보정 및 에칭처리에서의 에칭 보정 중 적어도 1개 이상의 보정을 행하는 제어수단을 구비하여 이루어지고,
    상기 반입·반출부와 도포·현상 처리부의 사이에, 측정부와 에칭 처리부를 병렬로 배치하고, 또한, 에칭 처리부를 도포·현상 처리부측에 배치하여, 측정부를 반입·반출부측에 배치해서 이루어지는 것을 특징으로 하는 기판처리시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제어수단에 의해, 상기 2회째 이후의 리소그래피 공정에 의해서 형성되는 패턴을, 앞선 리소그래피 공정에 의해 형성된 패턴 사이에 형성하는 것을 특징으로 하는 기판처리시스템.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 측정장치는, 상기 패턴에 대하여 빛을 조사하여, 그 반사광의 광강도 분포를 검출하고, 선폭이 다른 복수의 가상 패턴에 대한 반사광의 계산상의 광강도 분포와 상기 검출된 실제의 패턴의 광강도 분포를 조합(照合)하여, 두 패턴의 광강도 분포가 가장 일치하는 상기 가상 패턴의 선폭을 실제 패턴의 선폭으로 함으로써, 상기 선폭의 측정을 행하는 것을 특징으로 하는 기판처리시스템.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 에칭장치를 드라이 에칭장치로 구성함과 함께, 에칭 처리부를 구성하는 상자체에, 전자파를 차단할 수 있는 실드를 실시하여 이루어지는 것을 특징으로 하는 기판처리시스템.
  6. 삭제
  7. 삭제
KR1020097008293A 2006-11-14 2007-10-16 기판처리시스템 KR101252899B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-307388 2006-11-14
JP2006307388A JP4548735B2 (ja) 2006-11-14 2006-11-14 基板処理システム
PCT/JP2007/070185 WO2008059686A1 (fr) 2006-11-14 2007-10-16 Procédé de traitement de substrat et système de traitement de substrat

Publications (2)

Publication Number Publication Date
KR20090089288A KR20090089288A (ko) 2009-08-21
KR101252899B1 true KR101252899B1 (ko) 2013-04-09

Family

ID=39401499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008293A KR101252899B1 (ko) 2006-11-14 2007-10-16 기판처리시스템

Country Status (4)

Country Link
JP (1) JP4548735B2 (ko)
KR (1) KR101252899B1 (ko)
TW (1) TWI355020B (ko)
WO (1) WO2008059686A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602253B (zh) * 2012-10-12 2017-10-11 蘭姆研究股份公司 圓盤狀物件之液體處理用設備及用於該設備中之加熱系統
JP6719729B2 (ja) * 2015-02-23 2020-07-08 株式会社ニコン 基板処理システム及び基板処理方法、並びにデバイス製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291662A (ja) * 2000-02-04 2001-10-19 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP2002190446A (ja) * 2000-09-28 2002-07-05 Tokyo Electron Ltd レジストパターン形成装置及びその方法
JP2005136249A (ja) * 2003-10-31 2005-05-26 Applied Materials Inc エッチング処理のモニター装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291662A (ja) * 2000-02-04 2001-10-19 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP2002190446A (ja) * 2000-09-28 2002-07-05 Tokyo Electron Ltd レジストパターン形成装置及びその方法
JP2005136249A (ja) * 2003-10-31 2005-05-26 Applied Materials Inc エッチング処理のモニター装置

Also Published As

Publication number Publication date
TWI355020B (en) 2011-12-21
TW200834658A (en) 2008-08-16
JP4548735B2 (ja) 2010-09-22
WO2008059686A1 (fr) 2008-05-22
KR20090089288A (ko) 2009-08-21
JP2008124291A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
KR101316343B1 (ko) 기판 처리 방법 및 기판 처리 시스템
KR101355693B1 (ko) 기판 반송 처리 장치
JP4861893B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
KR101207046B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템
KR101932804B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
JP3519669B2 (ja) 現像処理方法及び現像処理装置
JP2002260994A (ja) 基板処理装置
US8110325B2 (en) Substrate treatment method
KR102297810B1 (ko) 기판 처리 시스템
US20090253078A1 (en) Double exposure lithography using low temperature oxide and uv cure process
KR101252899B1 (ko) 기판처리시스템
WO2018055817A1 (ja) 周縁部処理装置、基板処理装置および周縁部処理方法
KR20110066081A (ko) 현상 처리 방법 및 컴퓨터 기억 매체
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP4319201B2 (ja) 基板の処理方法、プログラム及び基板処理システム
JP4859227B2 (ja) パターン形成方法
JP5501086B2 (ja) 現像処理方法
JP5145152B2 (ja) 回路パターンの補正方法及びその装置
KR20220162057A (ko) 외주 도포 방법, 기판 처리 장치 및 기억 매체
JP2004103835A (ja) 基板の塗布処理装置及び基板の塗布処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7