JP2002260994A - 基板処理装置 - Google Patents

基板処理装置

Info

Publication number
JP2002260994A
JP2002260994A JP2001060953A JP2001060953A JP2002260994A JP 2002260994 A JP2002260994 A JP 2002260994A JP 2001060953 A JP2001060953 A JP 2001060953A JP 2001060953 A JP2001060953 A JP 2001060953A JP 2002260994 A JP2002260994 A JP 2002260994A
Authority
JP
Japan
Prior art keywords
unit
substrate
pattern
processing apparatus
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001060953A
Other languages
English (en)
Inventor
Kunie Ogata
久仁恵 緒方
Kimimoto Nishimukai
公基 西向
Tatsuo Matsudo
龍夫 松土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001060953A priority Critical patent/JP2002260994A/ja
Publication of JP2002260994A publication Critical patent/JP2002260994A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 測定の遅延に起因した基板の処理不良の発生
を極力なくす基板処理装置を提供すること。 【解決手段】 基板処理装置50内に測定ユニット1も
組み込んだ構成とし、しかもこの測定ユニット1に対す
るウエハWの搬送を当該基板処理装置50内の搬送装置
21,22を用いて行っている。また、キャテロメトリ
(Scatterometry)技術によりウエハW上
に形成されたパターンをパターンマッチングにより測定
している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば半導体ウエ
ハ等の基板上にレジスト膜を塗布し、露光後のレジスト
膜に現像処理を施す基板処理装置に関する。
【0002】
【従来の技術】半導体デバイス製造のフォトリソグラフ
ィー工程では、半導体ウエハの表面にフォトレジストを
塗布し、露光処理によりレジスト上にマスクパターンを
焼き付けてから、レジストの感光部もしくは非感光部を
選択的に現像液に溶解させて、ウエハ表面にレジストパ
ターンを形成するようにしている。このような一連の処
理は従来からレジスト塗布・現像処理装置及び露光装置
により行われている。
【0003】ところで、近年、ウエハ表面に形成される
パターンの微細化の要求が高まってきており、それに伴
い上記の工程で形成されるレジストパターンの膜厚や線
幅等の管理が重要になってきている。このため、従来か
らレジストパターンの膜厚や線幅等の測定は、レジスト
塗布・現像処理装置外に設けられたスタンドアローンタ
イプの測定器を用いて行っていた。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うなスタンドアローンタイプの測定器を用いた場合、ウ
エハに処理異常が発生しても、少なくともこの測定器に
ウエハを運ぶ時間分はウエハ異常の発見が遅れるため、
その間はウエハが不良のまま処理される、という課題が
ある。
【0005】本発明は、このような事情に基づきなされ
たもので、測定の遅延に起因した基板の処理不良の発生
を極力なくすことができる基板処理装置を提供すること
を目的としている。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明の基板処理装置は、露光処理後のレジスト膜
が形成された基板に対して現像処理を施すための現像処
理ユニットと、基板上に光を照射するための光源と、前
記光が照射された基板からの反射光を検出するための検
出器とを有する測定ユニットと、前記現像処理ユニット
と前記測定ユニットとの間で基板を搬送する搬送装置と
を一体的に有すると共に、レジスト膜の状態に対応して
予め算出された回折パターンを複数記憶する記憶部と、
前記検出器により検出された反射光から回折パターンを
解析する解析手段と、前記解析された回折パターンと前
記予め算出された回折パターンとのマッチングを行うマ
ッチング手段とを具備することを特徴とする。
【0007】本発明では、基板処理装置内に測定ユニッ
トも組み込んだ構成とし、しかもこの測定ユニットに対
する基板の搬送を当該基板処理装置内の搬送装置を用い
て行っているので、測定の遅延に起因した基板の処理不
良の発生を極力なくすことができる。
【0008】本発明の一の形態によれば、前記記憶部、
前記解析手段及びマッチング手段を使ったパターンマッ
チングは、スキャテロメトリ(Scatteromet
ry)技術により行うことを特徴とする。
【0009】ここで、スキャテロメトリ(Scatte
rometry)技術とは、任意のパターン形状に対し
て回折光強度分布を計算して例えば予めライブラリを作
成しておき、測定対象のパターンに光を入射し、回折光
強度の角度方向分布を検出し、その検出結果と上記のラ
イブラリとのパターンマッチングにより測定対象のパタ
ーンの幅、高さ等を推定するものである。
【0010】かかる技術を適用することにより、基板上
に形成されるパターンが微細化しても回折光を用いたパ
ターンマッチングによる測定が可能となる。
【0011】本発明の一の形態によれば、前記測定ユニ
ットは、現像処理後の基板に対して測定を行うものであ
り、前記記憶部、前記解析手段及びマッチング手段を使
ったパターンマッチングは、少なくとも基板上の線幅を
測定するものである。その場合、前記基板上の線幅の測
定は、基板上の各チップパターンの周辺、例えばスクラ
イブライン上又は基板上のチップパターン領域外に形成
された測定用のパターンを用いて行うようにすればよ
い。このような測定用のパターンは、露光処理の際のマ
スク(レチクル)にチップパターンと共に設定し、露光
処理の際にチップパターンと共に基板上に転写すればよ
い。
【0012】本発明の一の形態によれば、前記測定ユニ
ットは、現像処理前の基板に対して測定を行うものであ
り、前記記憶部、前記解析手段及びマッチング手段を使
ったパターンマッチングは、少なくとも基板上のレジス
ト膜の膜厚を測定するものである。その場合、前記測定
の結果に基づき、前記現像処理ユニットにおける現像処
理条件を制御するようにすればよい。現像処理条件と
は、例えば現像時間や現像処理液の温度等である。そし
て、このようなフィードフォアワード制御を行うことに
より、基板の処理不良をさらに減らすことができる。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。
【0014】図1〜図3は本発明の基板処理装置50の
全体構成の図であって、図1は平面、図2は正面、図3
は背面を夫々示している。
【0015】この基板処理装置50は、被処理基板とし
てウエハWをウエハカセットCRで複数枚、例えば25
枚単位で外部からシステムに搬入したり、あるいはシス
テムから搬出したり、ウエハカセットCRに対してウエ
ハWを搬入・搬出したりするためのカセットステーショ
ン10と、塗布現像工程の中で1枚ずつウエハWに所定
の処理を施す枚葉式の各種処理ユニットを所定位置に多
段配置してなる処理ステーション11と、この処理ステ
ーション11に隣接して設けられる露光装置(図示せ
ず)との間でウエハWを受け渡しするためのインターフ
ェース部12とを一体に接続した構成を有している。
【0016】前記カセットステーション10では、図1
に示すように、カセット載置台20上の位置決め突起2
0aの位置に、複数個例えば4個までのウエハカセット
CRが、夫々のウエハ出入口を処理ステーション11側
に向けてX方向一列に載置され、このカセット配列方向
(X方向)およびウエハカセッ卜CR内に収納されたウ
エハのウエハ配列方向(Z方向;垂直方向)に移動可能
なウエハ搬送体21が各ウエハカセットCRに選択的に
アクセスするようになっている。
【0017】さらにこのウエハ搬送体21は、θ方向に
回転自在に構成されており、後述するように処理ステー
ション11側の第3の処理ユニット群G3の多段ユニッ
ト部に属するアライメントユニット(ALIM)および
イクステンションユニット(EXT)にもアクセスでき
るようになっている。
【0018】前記処理ステーション11には、図1に示
すように、ウエハ搬送装置を備えた垂直搬送型の主ウエ
ハ搬送機構22が設けられ、その周りに全ての処理ユニ
ットが1組または複数の組に亙って多段に配置されてい
る。
【0019】主ウエハ搬送機構22は、図3に示すよう
に、筒状支持体49の内側に、ウエハ搬送装置46を上
下方向(Z方向)に昇降自在に装備している。筒状支持
体49はモータ(図示せず)の回転軸に接続されてお
り、このモータの回転駆動力によって、前記回転軸を中
心としてウエハ搬送装置46と一体に回転し、それによ
りこのウエハ搬送装置46は、θ方向に回転自在となっ
ている。なお筒状支持体49は前記モータによって回転
される別の回転軸(図示せず)に接続するように構成し
てもよい。
【0020】ウエハ搬送装置46は、搬送基台47の前
後方向に移動自在な複数本の保持部材48を備え、これ
らの保持部材48によって各処理ユニット間でのウエハ
Wの受け渡しを実現している。
【0021】また、この例では、5つの処理ユニット群
G1、G2、G3、G4、G5が配置可能な構成であ
り、第1および第2の処理ユニット群G1、G2の多段
ユニットは、システム正面(図1において手前)側に配
置され、第3の処理ユニット群G3の多段ユニットはカ
セットステーション10に隣接して配置され、第4の処
理ユニット群G4の多段ユニットはインターフェース部
12に隣接して配置され、第5の処理ユニット群G5の
多段ユニットは背面側に配置されることが可能である。
【0022】図2に示すように、第1の処理ユニット群
G1では、カップCP内でウエハWをスピンチャックに
載せて所定の処理を行う2台のスピンナ型処理ユニッ
ト、例えばレジスト塗布ユニット(COT)および現像
ユニット(DEV)が下から順に2段に重ねられてい
る。第2の処理ユニット群G2でも、2台のスピンナ型
処理ユニット、例えばレジスト塗布ユニット(COT)
および現像ユニット(DEV)が下から順に2段に重ね
られている。これらレジスト塗布ユニット(COT)
は、レジスト液の排液が機構的にもメンテナンスの上で
も面倒であることから、このように下段に配置するのが
好ましい。しかし、必要に応じて適宜上段に配置するこ
とももちろん可能である。更に、レジスト塗布ユニット
(COT)の下部には、処理液としてのレジスト液など
が設置されたケミカルエリア13が設けられている。
【0023】図3に示すように、第3の処理ユニット群
G3では、ウエハWを載置台SPに載せて所定の処理を
行うオーブン型の処理ユニット、例えば冷却処理を行う
クーリングユニット(COL)、レジストの定着性を高
めるためのいわゆる疏水化処理を行うアドヒージョンユ
ニット(AD)、位置合わせを行うアライメントユニッ
ト(ALIM)、イクステンションユニット(EX
T)、露光処理前の加熱処理を行うプリベーキングユニ
ット(PREBAKE)および露光処理後の加熱処理を
行うポストベーキングユニット(POBAKE)が、下
から順に例えば8段に重ねられている。第4の処理ユニ
ット群G4でも、オーブン型の処理ユニット、例えばク
ーリングユニット(COL)、イクステンション・クー
リングユニット(EXTCOL)、イクステンションユ
ニット(EXT)、クーリングユニッ卜(COL)、プ
リベーキングユニット(PREBAKE)およびポスト
ベーキングユニット(POBAKE)が下から順に、例
えば8段に重ねられている。
【0024】このように処理温度の低いクーリングユニ
ット(COL)、イクステンション・クーリングユニッ
ト(EXTCOL)を下段に配置し、処理温度の高いベ
ーキングユニット(PREBAKE)、ポストベーキン
グユニット(POBAKE)およびアドヒージョンユニ
ット(AD)を上段に配置することで、ユニット間の熱
的な相互干渉を少なくすることができる。もちろん、ラ
ンダムな多段配置としてもよい。
【0025】前記インターフェース部12は、奥行方向
(X方向)については、前記処理ステーション11と同
じ寸法を有するが、幅方向についてはより小さなサイズ
に設定されている。そしてこのインターフェース部12
の正面部には、可搬性のピックアップカセットCRと、
定置型のバッファカセットBRが2段に配置され、他方
背面部には周辺露光装置23が配設され、更にまた中央
部にはウエハ搬送体24が設けられている。このウエハ
搬送体24は、X方向、Z方向に移動して両カセットC
R、BRおよび周辺露光装置23にアクセスするように
なっている。前記ウエハ搬送体24は、θ方向にも回転
自在となるように構成されており、前記処理ステーショ
ン11側の第4の処理ユニット群G4の多段ユニットに
属するイクステンションユニット(EXT)や、さらに
は隣接する露光装置側のウエハ受渡し台(図示せず)に
もアクセスできるようになっている。
【0026】またこの基板処理装置50では、既述の如
く主ウエハ搬送機構22の背面側にも破線で示した第5
の処理ユニット群G5の多段ユニットが配置できるよう
になっているが、この第5の処理ユニット群G5の多段
ユニットは、案内レール25に沿って主ウエハ搬送機構
22からみて、側方へシフトできるように構成されてい
る。従って、この第5の処理ユニット群G5の多段ユニ
ットを図示の如く設けた場合でも、前記案内レール25
に沿ってスライドすることにより、空間部が確保される
ので、主ウエハ搬送機構22に対して背後からメンテナ
ンス作業が容易に行えるようになっている。
【0027】カセットステーション10の背面側には、
本発明に係る測定ユニット1が筐体82に囲繞されて配
置されている。筐体82にはウエハ搬送体21が測定ユ
ニット1に対してアクセスできるように開口部82aが
形成されている。
【0028】図4は本発明の一実施形態に係る測定ユニ
ット1の構成を示す図である。
【0029】この測定ユニット1は、破線で示す光学系
30を含み、この光学系30は例えば白色光を発する照
射手段としてのキセノンランプ55と、このキセノンラ
ンプ55からの光を直角下方向に反射させるように配置
されたハーフミラー56と、このハーフミラー56によ
る反射光をウエハW表面に形成されたレジストパターン
に導くレンズ54と、ウエハWからの反射回折光を検出
する検出器57とからなる。また、測定ユニット1に
は、ウエハWを載置するステージ53が設けられ、また
検出器57による検出結果を処理するパソコン等の処理
部31が接続されている。検出器57としては、例えば
CCDカメラ等を用いている。光学系30は、図示しな
い駆動機構によりウエハWの面方向に平行な方向(X−
Y方向)に移動可能に構成されており、ウエハW上に形
成された1つのチップ毎に光を照射・観察できるように
なっている。これにより、いわゆるX−Yステージのよ
うにウエハW自体を広範囲で移動させる必要がないの
で、装置のフットプリントを減少させることができる。
【0030】処理部31は、検出器57による検出結果
32と、レジスト膜の状態(例えば線幅、各線のピッ
チ、高さ等)に対応する回折パターンを計算(シミュレ
ーション)により導出する算出部35と、この算出部3
5により導出された複数の回折パターンを記憶する記憶
部33と、検出結果32と記憶部33に記憶された複数
の回折パターンとを比較し、その比較された複数の回折
パターンのうち検出結果32に対応する1つの回折パタ
ーンを測定結果として記憶部から抽出する制御部34と
からなる。すなわちこの処理部31は、検出結果と、記
憶部33に記憶された計算上のパターン(ライブラリ)
とをパターンマッチングし、一致した計算上のパターン
を実際のパターンとするものである。より具体的な一例
として、本実施形態では、スキャテロメトリ(Scat
terometry)技術によりパターンマッチングを
行っている。このスキャテロメトリ(Scattero
metry)技術とは、任意のパターン形状に対して回
折光強度分布を計算して例えば予めライブラリを作成し
ておき、測定対象のパターンに光を入射し、回折光強度
の角度方向分布を検出し、その検出結果と上記のライブ
ラリとのパターンマッチングにより測定対象のパターン
の幅、高さ等を推定するものである。
【0031】図5及び図6はかかる技術を用いた算出部
35における計算方法を説明するためのレジストパター
ンの断面図である。
【0032】このレジストパターン40において、dは
ピッチ、hは高さ、xは線幅を表す。ピッチdが白色光
Aの波長よりも小さい場合、図6に示すように、レジス
トの各線をウエハWの面に平行にn段に分割していく。
そして各段についてそれぞれ光を入射させた場合におけ
る、それぞれの反射光及び回折光の強度分布のシミュレ
ーションを行う。
【0033】すなわち、先ずレジストの最上段40aに
ついてのみ、垂直入射光Aによる0次の回折光である反
射光A0及び1次回折光A1のそれぞれの強度分布の計
算(シミュレーション)を行う。この場合の膜厚は図に
示すtとなる。次いで、次段40bについてのみ垂直入
射光Bによる0次の回折光である反射光B0及び1次回
折光B1のそれぞれの強度分布のシミュレーションを行
う。このようなシミュレーションを最後のn段目まで繰
り返し、これらの和を求める。そして、図7に示すそれ
ぞれの段の重複部分51は、実際には光が直接入射しな
いので、この重複部分からの回折光の寄与を減ずること
により、実際の各段の上面41a、42a、・・・から
の回折光の強度分布を計算する。これにより1本の線に
ついて強度分布が求まり、この強度分布計算を各線毎に
行いその和をとり、これを実際の1つのレジストパター
ンの強度分布とする。この強度分布計算において、例え
ば図8(a),(b)に示すように、波長(λ)毎の強
度分布を0次回折光及び1次回折光についてそれぞれ求
める。
【0034】このシミュレーションにおいて、線幅xは
0次回折光の強度計算において求められ、膜厚tについ
ては、例えば光干渉における光路差の式 2ntcosθ=λ(2m+1)/2(n:屈折率、
θ:入射角=0、λ:波長、m:回折次数) の1次回折光を用いて求められ、ピッチdについては、
回折格子の式 d(sinθ−sinθ)=mλ(θ:回折角、
θ:入射角=0) の1次回折光を用いて求められる。
【0035】なお、ピッチdの測定は、ウエハW上の各
チップパターンの周辺、例えばスクライブライン上又は
ウエハW上のチップパターン領域外に形成された測定用
のパターンを用いて行うようにすればよい。このような
測定用のパターンは、露光処理の際のマスク(レチク
ル)にチップパターンと共に設定し、露光処理の際にチ
ップパターンと共にウエハW上に転写すればよい。
【0036】次に、図9に示すフローを参照しながら、
この基板処理装置50のウエハ処理工程について説明す
る。
【0037】先ず、カセットステーション10におい
て、ウエハ搬送体22がカセット載置台20上の処理前
のウエハを収容しているカセットCRにアクセスして、
そのカセットCRから1枚の半導体ウエハWを取り出し
(ステップ1)、アライメントユニット(ALIM)に搬
送される。このアライメントユニット(ALIM)にて
ウエハWの位置合わせが行われた後(ステップ2)、主ウ
エハ搬送機構22によりアドヒージョンユニット(A
D)へ搬送され疎水化処理が行われ(ステップ3)、次い
でクーリングユニット(COL)にて所定の冷却処理が
行われる(ステップ4)。
【0038】続いてウエハWはレジスト塗布ユニット
(COT)に搬送され、このレジスト塗布ユニット(C
OT)では、ウエハWを真空吸着させるスピンチャック
にウエハWが載置させられ、このスピンチャックを高速
回転させるモータによりウエハWを回転させて、その遠
心力によりウエハWの表面上に均一にレジストが塗布さ
れる(ステップ5)。
【0039】次にプリベーキングユニット(PREBA
KE)において所定の加熱処理(が行われ(ステップ
6)、クーリングユニット(COL)において冷却処理
された後(ステップ7)、ウエハWは測定ユニット1に搬
送されて、測定ユニット1によるレジストの膜厚が測定
される(ステップ8)。
【0040】その後ウエハ搬送体26によりインターフ
ェース部12を介して(ステップ9)図示しない露光装置
により露光処理が行われ(ステップ10)、その後ウエハ
Wは現像ユニット(DEV)に搬送される。なお、単一
波長の光で露光した場合の定在波効果によるレジストパ
ターンの変形を抑制するために、露光処理後、現像処理
前にウエハWに加熱処理を施す場合もある(ポストエク
スポージャーベーキング)。
【0041】また、露光処理後、現像処理前に測定ユニ
ット1による膜厚測定を行うようにしてもよい。膜厚は
現像時間や露光時間、あるいは露光量等に影響を受ける
ので、ウエハWで露光処理、膜厚測定及び現像処理を行
い、この膜厚測定によって得られた測定値により現像時
間、現像温度等をフィードフォワード制御したり、露光
時間及び露光量を制御したりすることも可能となる。
【0042】また、ステップ5のレジスト塗布処理にお
けるウエハWの回転数は膜厚への影響が大きいので、露
光処理後、現像処理前の膜厚測定だけでなく、ステップ
8の膜厚測定においても、この測定結果に基づいてレジ
スト塗布処理におけるウエハWの回転数(塗布時の回転
数やその後の振り切り乾燥の回転数)等の制御を行うよ
うにしてもよい。
【0043】現像ユニット(DEV)では、ウエハWを
真空吸着させるスピンチャックにウエハWが載置させら
れ、このスピンチャックを回転させるモータによりウエ
ハWを回転させて、その遠心力によりウエハWの表面上
に均一に現像液が塗布され、現像処理される(ステップ
11)。
【0044】続いてポストベーキングユニット(POB
AKE)で所定の加熱処理が行われる(ステップ12)。
この加熱処理は例えば100℃以上で加熱処理する。そ
してクーリングユニット(COL)にて冷却処理が行わ
れた後(ステップ13)、ウエハWは測定ユニット1に搬
送されて、測定ユニット1によりレジストパターンの線
幅が測定される(ステップ14)。その後ウエハWはカセ
ットステーション10に戻される(ステップ15)。
【0045】このように本実施形態に係る基板処理装置
50によれば、測定ユニット1を基板処理装置50に対
してインラインにすることにより、測定の遅延に起因し
たウエハWの処理不良の発生を極力なくすことができ
る。
【0046】なお、本発明は以上説明した実施形態には
限定されない。
【0047】例えば上記実施形態による測定ユニット1
では、光源としてキセノンランプや重水素ランプを使用
したが、白色光が照射できるものであれば他の光源を使
用してもよい。
【0048】また、上記実施形態による基板処理装置5
0では、測定ユニット1をカセットステーション10の
背面側に配置する構成としたが、インラインにすればよ
く、またこれに加えて主ウエハ搬送機構22の背面側で
ある第5の処理ユニット群G5の位置にこの測定ユニッ
ト1を更に配置して、スループットを向上させるように
してもよい。
【0049】さらに、本発明の基板処理装置は、例えば
液晶ディスプレイに使用されるガラス基板にレジストを
塗布し、現像処理を行うシステムにも適用可能である。
【0050】
【発明の効果】以上説明したように、本発明の基板処理
装置によれば、測定の遅延に起因した基板の処理不良の
発生を極力なくすことができる。
【図面の簡単な説明】
【図1】本発明の基板処理装置の全体構成を示す平面図
である。
【図2】図1における基板処理装置の全体構成を示す正
面図である。
【図3】図1における基板処理装置の全体構成を示す背
面図である。
【図4】本発明の一実施形態に係る測定ユニットの構成
図である。
【図5】レジストパターンの形状を示す断面図である。
【図6】一実施形態によるシミュレーションの方法を示
すための概念図である。
【図7】同シミュレーションの方法を示すための概念図
である。
【図8】同シミュレーションで得られる回折パターンの
スペクトルを示す図である。
【図9】本発明における基板処理装置の処理工程を示す
フロー図である。
【符号の説明】
A…白色光 W…ウエハ d…ピッチ t…膜厚 x…線幅 1…測定ユニット 21…ウエハ搬送体 22…主ウエハ搬送機構 24…ウエハ搬送体 30…光学系 31…処理部 32…検出結果 33…記憶部 34…制御部 35…算出部 40…レジストパターン 54…レンズ 55…キセノンランプ 57…検出器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松土 龍夫 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 Fターム(参考) 2F065 AA22 AA24 AA56 CC19 FF48 GG03 GG24 HH03 HH13 JJ03 JJ09 JJ26 LL12 QQ27 TT01 TT02 TT07 2H096 AA25 LA17 5F031 CA02 MA09 MA24 MA26 PA10 5F046 LA11 LA15

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 露光処理後のレジスト膜が形成された基
    板に対して現像処理を施すための現像処理ユニットと、 基板上に光を照射するための光源と、前記光が照射され
    た基板からの反射光を検出するための検出器とを有する
    測定ユニットと、 前記現像処理ユニットと前記測定ユニットとの間で基板
    を搬送する搬送装置とを一体的に有すると共に、 レジスト膜の状態に対応して予め算出された回折パター
    ンを複数記憶する記憶部と、 前記検出器により検出された反射光から回折パターンを
    解析する解析手段と、 前記解析された回折パターンと前記予め算出された回折
    パターンとのマッチングを行うマッチング手段とを具備
    することを特徴とする基板処理装置。
  2. 【請求項2】 請求項1に記載の基板処理装置におい
    て、 前記記憶部、前記解析手段及びマッチング手段を使った
    パターンマッチングは、スキャテロメトリ(Scatt
    erometry)技術により行うことを特徴とする基
    板処理装置。
  3. 【請求項3】 請求項1に記載の基板処理装置におい
    て、 前記測定ユニットは、現像処理後の基板に対して測定を
    行うものであり、 前記記憶部、前記解析手段及びマッチング手段を使った
    パターンマッチングは、少なくとも基板上の線幅を測定
    するものであることを特徴とする基板処理装置。
  4. 【請求項4】 請求項3に記載の基板処理装置におい
    て、 前記基板上の線幅の測定は、基板上の各チップパターン
    の周辺又は基板上のチップパターン領域外に形成された
    測定用のパターンを用いて行うことを特徴とする基板処
    理装置。
  5. 【請求項5】 請求項1に記載の基板処理装置におい
    て、 前記測定ユニットは、現像処理前の基板に対して測定を
    行うものであり、 前記記憶部、前記解析手段及びマッチング手段を使った
    パターンマッチングは、少なくとも基板上のレジスト膜
    の膜厚を測定するものであることを特徴とする基板処理
    装置。
  6. 【請求項6】 請求項4に記載の基板処理装置におい
    て、 前記測定の結果に基づき、前記現像処理ユニットにおけ
    る現像処理条件を制御することを特徴とする基板処理装
    置。
JP2001060953A 2001-03-05 2001-03-05 基板処理装置 Pending JP2002260994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001060953A JP2002260994A (ja) 2001-03-05 2001-03-05 基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001060953A JP2002260994A (ja) 2001-03-05 2001-03-05 基板処理装置

Publications (1)

Publication Number Publication Date
JP2002260994A true JP2002260994A (ja) 2002-09-13

Family

ID=18920316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001060953A Pending JP2002260994A (ja) 2001-03-05 2001-03-05 基板処理装置

Country Status (1)

Country Link
JP (1) JP2002260994A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200680A (ja) * 2002-11-01 2004-07-15 Asml Netherlands Bv 検査方法およびデバイス製造方法
WO2005040719A1 (ja) * 2003-10-23 2005-05-06 Hitachi, Ltd. 形状プロファイル測定装置およびそれを用いた半導体デバイスの製造方法
JP2005257690A (ja) * 2004-03-12 2005-09-22 Commiss Energ Atom 構造のジオメトリの特定方法及びこの方法を実施する装置
JP2006503294A (ja) * 2002-10-17 2006-01-26 ティンバー テクノロジーズ,インコーポレイティド 二次元構造用のシミュレート回折信号の生成
JP2006317443A (ja) * 2005-05-10 2006-11-24 Asml Netherlands Bv 検査装置及び検査方法
JP2007010666A (ja) * 2005-06-30 2007-01-18 Asml Netherlands Bv 計測装置、リソグラフィ装置、プロセス装置、計測方法、及びデバイス製造方法。
JP2008098636A (ja) * 2006-10-13 2008-04-24 Asml Netherlands Bv 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
US7375831B2 (en) 2003-12-24 2008-05-20 Tokyo Electron Limited Line width measuring method, substrate processing method, substrate processing apparatus and substrate cooling processing unit
JP2008122206A (ja) * 2006-11-10 2008-05-29 Tokyo Electron Ltd 光学定数算出方法及び基板処理システム
JP2008166734A (ja) * 2006-11-30 2008-07-17 Asml Netherlands Bv インスペクション方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
CN100409413C (zh) * 2003-06-20 2008-08-06 东京毅力科创株式会社 处理方法和处理系统
JP2009283716A (ja) * 2008-05-22 2009-12-03 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体
JP2009288005A (ja) * 2008-05-28 2009-12-10 Asml Netherlands Bv 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
US7852459B2 (en) 2007-02-02 2010-12-14 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
JP2011086965A (ja) * 2003-06-20 2011-04-28 Tokyo Electron Ltd 処理方法及び処理システム
US7960078B2 (en) 2004-11-16 2011-06-14 Tokyo Electron Limited Exposure condition setting method, substrate processing device, and computer program
US8243268B2 (en) 2008-08-21 2012-08-14 Tokyo Electron Limited Substrate processing apparatus, optical constant obtaining method, and storage medium storing program executing same
US8530866B2 (en) 2009-07-16 2013-09-10 Kabushiki Kaisha Toshiba Pattern observation method
JP2017028086A (ja) * 2015-07-22 2017-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体
JP2020021940A (ja) * 2018-08-03 2020-02-06 シャープ株式会社 レジスト膜形成基板の製造方法及びレジスト膜形成基板の製造に係る工程管理システム

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006503294A (ja) * 2002-10-17 2006-01-26 ティンバー テクノロジーズ,インコーポレイティド 二次元構造用のシミュレート回折信号の生成
JP4805579B2 (ja) * 2002-10-17 2011-11-02 ティンバー テクノロジーズ,インコーポレイティド 二次元構造用のシミュレート回折信号の生成
US7312860B2 (en) 2002-11-01 2007-12-25 Asml Netherlands B.V. Test pattern, inspection method, and device manufacturing method
JP2004200680A (ja) * 2002-11-01 2004-07-15 Asml Netherlands Bv 検査方法およびデバイス製造方法
CN100409413C (zh) * 2003-06-20 2008-08-06 东京毅力科创株式会社 处理方法和处理系统
JP2011086965A (ja) * 2003-06-20 2011-04-28 Tokyo Electron Ltd 処理方法及び処理システム
WO2005040719A1 (ja) * 2003-10-23 2005-05-06 Hitachi, Ltd. 形状プロファイル測定装置およびそれを用いた半導体デバイスの製造方法
US7375831B2 (en) 2003-12-24 2008-05-20 Tokyo Electron Limited Line width measuring method, substrate processing method, substrate processing apparatus and substrate cooling processing unit
JP2005257690A (ja) * 2004-03-12 2005-09-22 Commiss Energ Atom 構造のジオメトリの特定方法及びこの方法を実施する装置
JP4732771B2 (ja) * 2004-03-12 2011-07-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 構造のジオメトリの特定方法及びこの方法を実施する装置
US7960078B2 (en) 2004-11-16 2011-06-14 Tokyo Electron Limited Exposure condition setting method, substrate processing device, and computer program
US8500950B2 (en) 2004-11-16 2013-08-06 Tokyo Electron Limited Exposure condition setting method, substrate processing apparatus, and computer program
JP2006317443A (ja) * 2005-05-10 2006-11-24 Asml Netherlands Bv 検査装置及び検査方法
JP2007010666A (ja) * 2005-06-30 2007-01-18 Asml Netherlands Bv 計測装置、リソグラフィ装置、プロセス装置、計測方法、及びデバイス製造方法。
US8294907B2 (en) 2006-10-13 2012-10-23 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
JP2008098636A (ja) * 2006-10-13 2008-04-24 Asml Netherlands Bv 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
US7663760B2 (en) 2006-11-10 2010-02-16 Tokyo Electron Limited Method for calculating optical constants and substrate processing system
JP2008122206A (ja) * 2006-11-10 2008-05-29 Tokyo Electron Ltd 光学定数算出方法及び基板処理システム
JP2008166734A (ja) * 2006-11-30 2008-07-17 Asml Netherlands Bv インスペクション方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
US7852459B2 (en) 2007-02-02 2010-12-14 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
JP2009283716A (ja) * 2008-05-22 2009-12-03 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体
US7905668B2 (en) 2008-05-22 2011-03-15 Tokyo Electron Limited Coating/developing apparatus and method
JP2009288005A (ja) * 2008-05-28 2009-12-10 Asml Netherlands Bv 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
US8243268B2 (en) 2008-08-21 2012-08-14 Tokyo Electron Limited Substrate processing apparatus, optical constant obtaining method, and storage medium storing program executing same
US8530866B2 (en) 2009-07-16 2013-09-10 Kabushiki Kaisha Toshiba Pattern observation method
JP2017028086A (ja) * 2015-07-22 2017-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体
JP2020021940A (ja) * 2018-08-03 2020-02-06 シャープ株式会社 レジスト膜形成基板の製造方法及びレジスト膜形成基板の製造に係る工程管理システム

Similar Documents

Publication Publication Date Title
JP2002260994A (ja) 基板処理装置
KR101605918B1 (ko) 열처리 장치, 도포 현상 처리 시스템, 열처리 방법, 도포 현상 처리 방법 및 그 열처리 방법 또는 도포 현상 처리 방법을 실행시키기 위한 프로그램을 기록한 기록 매체
JP2003209154A (ja) 基板処理装置および基板処理方法
US7938587B2 (en) Substrate processing method, computer storage medium and substrate processing system
KR101072282B1 (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP2008198820A (ja) 基板処理方法及び基板処理装置
US7525650B2 (en) Substrate processing apparatus for performing photolithography
JP4666380B2 (ja) 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
US20090253078A1 (en) Double exposure lithography using low temperature oxide and uv cure process
KR20110093611A (ko) 기판 처리 방법
JP3599330B2 (ja) 基板処理方法及び基板処理装置
JP2002093697A (ja) 露光条件出し装置と露光条件出し方法および処理装置
JP2003051439A (ja) 熱処理方法及び熱処理装置
US8377721B2 (en) Substrate processing system and method
JP3481499B2 (ja) レジスト処理方法及びレジスト処理装置
JP2003209050A (ja) 基板処理方法及び基板処理装置
JP2004014670A (ja) 基板処理装置及び基板処理方法
JP2005101048A (ja) 検査装置、基板処理装置および基板検査方法
JP4319201B2 (ja) 基板の処理方法、プログラム及び基板処理システム
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
WO2010150584A1 (ja) 基板の処理方法、コンピュータ記憶媒体及び基板処理システム
JP2003257850A (ja) 基板処理装置及び基板処理方法
JP3523819B2 (ja) 基板処理装置
KR20090089288A (ko) 기판처리방법 및 기판처리시스템
JP2003197499A (ja) 膜質評価方法及びその装置、線幅変動評価方法及びその装置並びに線幅変動評価機能を有する処理方法及びその装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Effective date: 20041019

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308