KR100249256B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100249256B1
KR100249256B1 KR1019970007245A KR19970007245A KR100249256B1 KR 100249256 B1 KR100249256 B1 KR 100249256B1 KR 1019970007245 A KR1019970007245 A KR 1019970007245A KR 19970007245 A KR19970007245 A KR 19970007245A KR 100249256 B1 KR100249256 B1 KR 100249256B1
Authority
KR
South Korea
Prior art keywords
value
alignment
wafer
wafers
predetermined number
Prior art date
Application number
KR1019970007245A
Other languages
English (en)
Other versions
KR970067577A (ko
Inventor
하지메 다까오까
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970067577A publication Critical patent/KR970067577A/ko
Application granted granted Critical
Publication of KR100249256B1 publication Critical patent/KR100249256B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정렬기를 위한 정렬 보정 방법이 개시되어 있다. 지정수의 웨이퍼가 단일 로트 (lot) 에서 선택되며, 좌표로 측정된 정렬 마크를 갖는다. 이어서, 소정수의 웨이퍼를 분산도의 중간값 혹은 평균값에 대한 근사성이 감소하는 순으로 측정이 행해질 웨이퍼 중에서 선택되며, 노광되고, 현상된다. 정렬 보정값은 현상을 기초로하여 산출된다.

Description

반도체 장치 제조 방법{METHOD OF PRODUCING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치를 제조하는 방법에 관한 것이며, 특히 투사형 정렬기 혹은 비슷한 정렬기를 위한 정렬 보정 방법에 관한 것이다.
반도체 장치의 제조를 위하여, 포토리소그래피는 웨이퍼에 수십회 반복되며, 이어서 소정의 회로가 웨이퍼 상에 형성될 때까지 에칭과 도핑이 수행된다. 매번 포토리소그래피가 수행될 때마다, 웨이퍼는 정렬 마크를 기초로하여 배치된 후, 노광된다. 정렬 마크는 웨이퍼가 아래의 패턴과 일치되지 않게 되는 것을 막기 위하여 사용된다.
정렬광은 노광광보다 더 긴 파장을 가져서 레지스트를 노광시키지 않도록한다. 이것은 노광광과 정렬광이 반도체 기판 상에 설치된 SiO2박막 및 레지스트 박막 내의 특정한 위치로 각각 집속될 때, 오버레이 의 정확성에서 오차를 발생한다는 문제점을 일으킨다. 이러한 문제점은 동일한 스테퍼의 렌즈 시스템을 사용함에도 불구하고 발생되며 정렬광이 정렬을 위한 독점적인 광시스템을 통과한다는 사실로 인하여 더욱 조장된다. 또한, 수 개의 박막에서부터 십 수개 이상의 박막이 연속층 내의 정렬 마크 상에 형성되며, 반도체 장치가 제조되는 동안 에칭된다. 이것은 정렬 마크의 단면 형상이 비대칭이 되게 한다. 정렬 마크의 비대칭 단면은 바로 비대칭 정렬 신호로 전환된다. 결국, 정렬 센서는 마크의 실제 위치에서 정렬 마크를 찾을 수 없게 된다.
파일럿 (pilot) 웨이퍼가 통상적으로 정렬 센서에 의한 측정 오차를 보정하기 위하여 사용되지만, 이것은 항상 정확하게 오차를 보정하는 것이 어렵다. 부가적으로, 종래의 노광 과정은 효과적이지 않다.
본 발명의 목적은 반도체 장치의 제조 방법을 제공하는 것이며, 파일럿 웨이퍼의 사용에 의해서 적절한 정렬 보정을 실행하여 오버레이 오차를 최소화하는 노광을 실행 할 수 있게 하는 것이다.
본 발명의 또다른 목적은 한번에 파일럿 웨이퍼를 선택함으로써, 효과적인 노광을 실현할 수 있는 반도체 장치의 제조방법을 제공하는 것이다.
도 1 은 종래의 정렬 보정 방법을 보여주는 공정도이다.
도 2 는 본 발명을 실현하는 정렬 보정 방법을 보여주는 공정도이다.
도 3 은 도 2 에 도시된 실시예를 설명하며 정렬 마크 (mark) 를 측정하기 위한 측정 지점을 보여준다.
도 4 는 본 발명의 또다른 실시예를 보여주는 공정도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 선택된 웨이퍼 2 : 노광 쇼트 영역
3, 4, 5, 6, 7 : 측정 지점
본 발명의 반도체 장치 제조 방법은 단일 로트에 속해있는 지정수의 웨이퍼 상의 하나 이상의 정렬 마크의 좌표를 측정하여 측정치를 생성하는 단계로 시작된다. 소정값으로부터 측정값의 편차 혹은 측정값의 평균값 혹은 중간값을 산출한다. 소정수의 웨이퍼는 평균값 혹는 중간값에 대한 근사성이 감소하는 순으로 선택되며, 소정수의 웨이퍼를 노광하고 현상한다. 정렬 보정값은 소정수의 웨이퍼에 실행된 현상의 결과로부터 산출된다. 정렬 보정값은 동일한 로트에 속해있는 다른 웨이퍼 혹은 다른 로트에 속해 있는 웨이퍼의 마스크 정렬에 반영되도록 한다.
본 발명을 좀 더 잘 이해하기 위하여, 정렬기를 가지고 실행할 수 있는 종래의 정렬 보정 방법을 도 1 에 도시한다. 통상적으로, 웨이퍼 스택은 캐리어에 의해서 정렬기로 반송된다. 상기 캐리어는 일반적으로 약 25 개의 웨이퍼를 수용하며 다른 캐리어와 함께 한 로트를 구성한다. 단일 웨이퍼 반송 시스템에서, 웨이퍼는 순차적으로 캐리어로부터 꺼내지며, 가장 아래에 있는 것이 제일 먼저가 된다. 처리가 행해진 후, 제일 먼저 꺼내진 웨이퍼는 동일한 캐리어 내의 가장 아래의 위치로 혹은 원래의 위치로 되돌려지거나 혹은 다른 캐리어 내의 가장 윗부분으로 옮겨진다.
도 1 에 도시된 것처럼, 단일 로트의 최초 혹은 최하단의 웨이퍼를 캐리어로부터 꺼내어 파일럿 웨이퍼로써 정렬기 혹은 스테퍼 상에 로드 시킨다 (단계 S101). 정렬기에 로드된 웨이퍼는 정렬 마크를 사용하여 어떠한 보정도 없이 배치되어서 스텝 반복법 (step-and repeat scheme) 에 의해서 노광된다 (단계 S102). 상기 노광 후에 현상이 실행된다 (단계 S103). 이후에, 오버레이 정확도에 있어서의 오차 혹은 오버레이 오차가 측정된다 (단계 S104). 오버레이 오차의 측정을 위하여, 슬라이드 캘리퍼가 미리 하부층상에 형성되고 현상된 포토레지스트 패턴과 비교될 수도 있다. 상기 웨이퍼의 오버레이 오차가 표준 허용 오차 내에 존재하지 않는다면, 또다른 웨이퍼 즉 바닥으로부터의 제 2 웨이퍼가 파일럿 웨이퍼로써 대치되고 상기 과정을 반복한다.
만일 오버레이 오차가 허용 오차 내에 존재한다면, 단계 S104 에서 결정된 정렬기에 대한 보정값이 오버레이 오차를 기초로하여 산출된다 (단계 S105). 단계 S105 에서 결정된 보정값을 기초로하여 정렬이 보정되면서(S106), 동일한 로트에 있는 다른 웨이퍼가 노광되고 현상된다. 이어서, 상기 웨이퍼들은 차례로 체크된 오버레이 오차를 갖는다 (S107). 기준과 일치하지 않는 웨이퍼는 포토레지스트를 박리한다 (단계 S108).
동일한 로트의 프로세스 분산도는 정규 분포에 가깝다. 그러므로, 파일럿 웨이퍼로써 선택된 가장 아래의 웨이퍼가 로트의 프로세스 분산도의 가장 자리에 있을 확률이 가장 높다. 예를 들어, 모든 웨이퍼가 보정없이 노광될 때를 가정하면, 프로세스 분산도에 기여하는 정렬 오차는 0 ㎛ 의 평균값에 0.088 ㎛ 의 표준편차(σ)를 갖는 정규 분포 내에 존재한다. 그러므로, 정렬 보정값은 이상적으로 제로 (zero) 가 되어야 한다. 그러나, 파일럿 웨이퍼의 정렬 오차가 프로세스 분산도에 의해서 ±0.05 ㎛ 의 범위를 초과하는 확률이 0.62 만큼 높다. 이것은 파일럿 웨이퍼를 사용하는 정렬 보정이, 0.05 ㎛ 를 초과하는 오버레이 오차를 일으킬 확률이 62 % 라는 것을 의미한다.
또한, 노광과 현상 후의 오버레이 오차가 기준을 만족시키지 못할 가능성이 많다. 그러므로, 오버레이 오차가 기준을 만족시킬 때까지 동일한 과정이 하나 이상의 다른 웨이퍼 혹은 파일럿 웨이퍼에 반복되어야만 한다. 결국, 노광이 완성되기까지는 오랜 시간이 필요하다.
도 2 를 참조하여, 본 발명을 구현하는 정렬 보정 방법을 설명한다. 도시된 바와 같이, 정렬 보정값을 산출하기 위한 즉 정렬 마크를 측정하기 위한 웨이퍼의 수 및 오버레이 오차를 측정하기 위한 웨이퍼의 수를 손으로 혹은 온라인을 기초로하여 정렬기 혹은 스테퍼로 입력시킨다 (단계 S201). 이어서, 정렬 센서는 웨이퍼 평면 상에서, 지정수의 웨이퍼의 두 개 이상의 지점에서 정렬 마크의 좌표를 측정한다(단계 S202). 그후, 정렬 마크의 측정값의 소정의 선택된 혹은 지정된 값으로부터의 편차가 산출된다. 산출된 편차는 위치 전이 성분, 웨이퍼 스트레치(stretch) (이후부터 스케일링 (scaling)) 및 쇼트(shot) 정렬에서의 직교도로 재구성된다. 그 후에, 상기 항목의 각각에 대하여 중간값 또는 평균값을 산출한다 (단계 S203).
도 3 에 도시된 바와 같이, 각각의 웨이퍼는 웨이퍼 평면 상에서 5 개의 상이한 지점에서 측정된다. 도 3 은 선택된 웨이퍼 (1), 노광 쇼트(shot) 영역 (칩) (2), 및 직교좌표 (X1, Y1), (X2, Y2), (X3, Y3), (X4, Y4) 및 (X5, Y5) 에 의해서 각각 표현된 제 1 내지 제 5 측정지점 (3, 4, 5, 6 및 7) 을 도시한다. 각각의 측정지점에서의 편차를 (Xi, Yi) 라고 가정할 때, 전이 성분, 스케일링 및 직교도는 다음과 같이 표현된다.
전이 성분
X : ΣXi/5
Y : ΣYi/5
스케일링
X : (X1- X3) × 106/L
Y : (Y4- Y5) × 106/L
직교도
(Y1- Y3+ X5 -X4)/2
개별 성분의 평균값 혹은 중간값이 산출된다 (단계 S204). 이어서, 산출된 중간값 혹은 평균값에 대한 내림차순으로 지정수의 웨이퍼가 선택되고 (단계 S205), 노광되며 (단계 S206), 현상된다 (단계 S207). 현상후, 결과적인 포토레지스트 패턴과 하층 패턴과의 사이의 오버레이 오차가 측정된다 (단계 S208).
단계 S205 에서, 많은 경우, 단일 웨이퍼는 상기 3 개의 상이한 성분 모두에 대해 평균값(중간값) 에 가깝게 된다. 그러나, 만일 정렬 마크가 대칭되지 않는다면, 그리고 그런 경향이 로트 안에서 안정화되어 있다면, 전이 성분의 평균치에 가까운 웨이퍼는 스케링의 평균값과 직교도의 평균값에 가까운 웨이퍼와 상이하게 될 수 있다. 그런 경우에, 상기 웨이퍼는 전이 성분, 스케일링 및 직교도의 각각에 대한 평균값이 감소하는 순으로 일렬로 번호가 메겨지며, 그후, 각각의 웨이퍼는 합산된 전이 성분, 스케링 및 직교도에 있어서 순서를 갖는다. 지정수의 웨이퍼는 상기 합산에 대하여 오름차순으로 선택될 것이다.
그런 후, 오버레이 오차는 상기 3 개의 성분으로 재구성되며, 정렬 보정값은 각각의 성분 (단계 S209) 을 가지고 산출된다. 산출된 보정값은 다른 웨이퍼가 노광되는 동안 사용된다 (단계 S210). 마지막으로, 상기 웨이퍼는 상기 오버레이 오차에 대해 개별적으로 체크된다(단계 S211). 결함이 있는 웨이퍼는 포토레지스트를 박리한다(단계 S212).
상술된 것처럼, 실시예에서, 정렬 마크 측정의 평균값 혹은 중간값에 가장 가까운 웨이퍼 및 더 가까운 웨이퍼가 선택되고, 노광되고, 현상된다. 이것은 프로세스 분산도의 중간 주위의 웨이퍼가 파일럿 웨이퍼로써 선택될 확률을 증가시킴으로써, 적절한 정렬 보정을 촉진한다. 예를 들어, 5 개의 웨이퍼가 마크 측정을 위하여 지정된다고 가정하면, 단일 웨이퍼에 대해 오차 측정이 수행되고, 정렬 오차는 0.88 ㎛ 의 표준 편차로 정렬오차가 정규 분포된다. 그후, ±0.05㎛의 범위에 존재하는 정렬 오차를 갖는 웨이퍼가 파일럿 웨이퍼로써 선택되지 않을 확률은 0.09 이하로 감소된다. 따라서, 실시예는 파일럿 웨이퍼로써 적절한 웨이퍼를 선택하는 것을 촉진한다.
도 4 는 본 발명의 또다른 실시예를 보여주며, 소위 말하는 플로우 파일럿 시스템 (flow pilot system) 에 적용된다. 상기와 같은 시스템에서, 제 1 로트에 있는 모든 웨이퍼는 임의의 정렬 보정없이 노광된다. 그런 웨이퍼가 노광된 후, 그것 중 하나 이상이 추출되고, 오버레이 오차를 측정하여 정렬 보정값을 산출한다. 산출된 보정값은 다음 로트에 적용된다. 전체 로트의 노광이 행해지기 전에, 노광, 현상 및 파일럿 웨이퍼의 오버레이 오차 측정을 실행할 필요가 없기 때문에, 플로우 파일럿 시스템은 처리 시간을 단축시킨다.
도 4 에 도시된 바와 같이, 이전 실시예와 마찬가지로, 정렬 보정값을 산출하기 위한 즉 정렬 마크를 측정하기 위한 웨이퍼의 수와 오버레이 오차를 측정하기 위한 웨이퍼의 수를 손이나 혹은 온라인 (단계 S301) 에 의해서 정렬기 혹은 스테퍼로 입력한다. 그후, 웨이퍼 평면 내에서, 마크 측정 (단계 S302) 을 위하여 지정된 숫자의 웨이퍼 상의 두 개 이상의 지점에서 그의 위치 (지정값) 를 알고있는 정렬마크의 좌표를 정렬 센서로 측정한다. 측정된 마크값의 지정값으로부터의 편차는 벡터의 형태로 일일이 생성되며, 그 결과 벡터가 평면 상에 부가된다 (단계 S303). 이어서, 모든 웨이퍼의 중간값 혹은 평균값을 생성하기 위하여 정렬 마크가 측정된다 (단계 S304).
중간값 혹은 평균값에 대해 가까운 순서대로 오차 측정을 위해 지정된 숫자의 웨이퍼가 선택된다 (단계 S305). 그후, 로트에 속해 있는 모든 웨이퍼는 정렬 보정없이 노광되며 (단계 S306), 현상된다 (단계 S307). 현상 후, 로트의 노광전에 선택된 파일럿의 오버레이 오차가 측정된다(단계 S308). 이어서, 측정된 오버레이 오차를 기초로하여 정렬 보정 오차가 산출된다 (단계 S309). 정렬 보정 오차는 웨이퍼의 다음 로트의 노광동안 사용된다 (단계 S310).
상기 실시예에서, 정렬 측정으로부터 얻어진 편차의 벡터는 웨이퍼마다 생성되며, 상기 벡터의 평균값 혹은 중간값이 산출된다. 다른 방법으로는, 상기 실시예에서와 같이, 편차 (혹은 재구성된 값) 의 중간값 혹은 평균값을 사용할 수도 있다. 역으로, 원한다면, 이전 실시예가 벡터법을 사용할 수도 있다.
상기 실시예들 각각이 측정값의 편차의 평균값 혹은 중간값을 결정하는 반면, 측정값의 평균값과 중간값은 정렬 보정값을 생성하기 위하여 사용될 수도 있다.
정리하면, 본 발명에 따르면, 정렬 측정은 다수의 웨이퍼에 실행되며, 정렬 보정은 편차의 중간값 혹은 평균값에 가장 가까운, 파일럿 웨이퍼로써 선택된 웨이퍼에 실행된다. 이것은 항상 적절한 정렬 보정을 보증한다. 파일럿 노광을 위한 웨이퍼가 랜덤하게 선택될 경우에는, 상기 웨이퍼는, 전술된 것처럼, 로트 내의 프로세스 분산도 범위의 중심 주위에 배치될 수 없었다. 또한, 파일럿 웨이퍼로써 선택되어 노광이 실행되는 웨이퍼가 허용 범위를 초과하는 오버레이 오차를 가져서 또다른 파일럿 웨이퍼로 대치되도록 했다. 그러므로, 본 발명은 고속 처리가 가능하다.
본 발명의 사상을 벗어나지 않는 범위 내에서의 다양한 변경이 당업자에 의해서 가능하다.

Claims (5)

  1. 단일 로트에 속해 있는 지정된 수의 웨이퍼 상에서 1 개 이상의 정렬 마크의 좌표를 측정하여 측정값을 생성하는 단계,
    정렬 마크의 설계치인 소정값으로부터의 상기 측정값 편차나 상기 측정값의 평균값 또는 중간값을 산출하는 단계와,
    측정치의 상기 소정값으로부터의 편차가, 상기 평균값 또는 상기 중간값에 가장 가까운 웨이퍼로부터 소정수를 선택하여, 상기 소정수의 웨이퍼를 노광하고 현상하는 단계,
    상기 소정수의 웨이퍼를 가지고 실행된 현상의 결과로부터 정렬 보정값을 산출하는 단계, 및
    동일한 로트에 속하는 다른 웨이퍼 혹은 또다른 로트에 속하는 웨이퍼의 마크 정렬에 상기 정렬 보정값을 반영하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 정렬 보정값의 산출을 위하여, 이전에 형성된 슬라이드 캘리퍼와 현상된 포토레지스트 패턴 사이를 비교한 결과의 데이터를 사용하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 소정값으로부터의 상기 측정값의 편차가 위치 전이 성분, 웨이퍼의 스트레치 및 쇼트 정렬에서의 직교도를 생성하기 위하여 사용되며, 상기 소정수의 웨이퍼가 상기 위치 전이 성분, 상기 스트레치 및 상기 직교도 각각의 상기 평균값 혹은 상기 중간값에 대한 근사성이 감소하는 순으로 선택되는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 상기 정렬 보정값의 산출이 상기 위치 전이 성분, 상기 스트레치 및 상기 직교도의 각각에 따라 행해지는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 소정값으로부터의 상기 측정값의 편차가 벡터의 형태로 결정되며, 상기 소정수의 웨이퍼가 상기 벡터의 평균값 혹은 중간값에 대한 근사성이 감소하는 순으로 선택되는 것을 특징으로 하는 방법.
KR1019970007245A 1996-03-06 1997-03-05 반도체 장치 제조 방법 KR100249256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-48537 1996-03-06
JP8048537A JP2839081B2 (ja) 1996-03-06 1996-03-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR970067577A KR970067577A (ko) 1997-10-13
KR100249256B1 true KR100249256B1 (ko) 2000-03-15

Family

ID=12806124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007245A KR100249256B1 (ko) 1996-03-06 1997-03-05 반도체 장치 제조 방법

Country Status (4)

Country Link
US (1) US5989762A (ko)
EP (1) EP0794465A3 (ko)
JP (1) JP2839081B2 (ko)
KR (1) KR100249256B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568589B1 (ko) * 1999-12-31 2006-04-07 엘지.필립스 엘시디 주식회사 노광 시스템 제어방법
KR100801272B1 (ko) 2005-06-10 2008-02-04 에이에스엠엘 네델란즈 비.브이. 특성화 방법, 공정 작업을 특성화하는 방법 및 디바이스제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500939B1 (ko) * 1997-12-27 2005-10-14 주식회사 하이닉스반도체 레티클 위치에서의 자동 초점 조정/편평도 조정
US6374396B1 (en) 1998-12-04 2002-04-16 Micron Technology, Inc. Correction of field effects in photolithography
US6607926B1 (en) * 1999-08-10 2003-08-19 Advanced Micro Devices, Inc. Method and apparatus for performing run-to-run control in a batch manufacturing environment
US6440612B1 (en) 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
US6309944B1 (en) 2000-05-26 2001-10-30 Taiwan Semiconductor Manufacturing Company Overlay matching method which eliminates alignment induced errors and optimizes lens matching
JP2001338855A (ja) * 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法
US6727989B1 (en) 2000-06-20 2004-04-27 Infineon Technologies Ag Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
KR100391158B1 (ko) * 2001-07-18 2003-07-12 삼성전자주식회사 오버레이 측정기능을 갖는 인라인 시스템 및 오버레이측정방법
KR100431329B1 (ko) * 2001-10-11 2004-05-12 삼성전자주식회사 반도체 웨이퍼 오버레이 보정방법
EP1477857A1 (en) * 2003-05-13 2004-11-17 ASML Netherlands B.V. Method of characterising a process step and device manufacturing method
EP1477851A1 (en) * 2003-05-13 2004-11-17 ASML Netherlands B.V. Device manufacturing method and lithographic apparatus
JP2006140204A (ja) * 2004-11-10 2006-06-01 Nikon Corp 計測条件の最適化方法、該最適化方法を使用した位置計測方法、該位置計測方法を使用した位置合わせ方法、該位置合わせ方法を使用したデバイス製造方法、計測条件の最適化システム、該最適化システムを使用した位置計測装置及び該位置計測装置を使用した露光装置
JP5194800B2 (ja) * 2006-01-26 2013-05-08 株式会社ニコン 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
CN105446090B (zh) * 2014-08-20 2018-07-20 中芯国际集成电路制造(上海)有限公司 对准测量方法
NL2017860B1 (en) 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
EP3339959A1 (en) 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature
TWI696884B (zh) * 2017-11-01 2020-06-21 荷蘭商Asml控股公司 微影叢集及用於減輕該微影叢集中之疊對漂移或跳躍之方法
CN112885731A (zh) * 2021-01-29 2021-06-01 南京诚芯集成电路技术研究院有限公司 对准系统的监控和数据的筛选方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3690881A (en) * 1970-09-28 1972-09-12 Bell Telephone Labor Inc Moire pattern aligning of photolithographic mask
US3963489A (en) * 1975-04-30 1976-06-15 Western Electric Company, Inc. Method of precisely aligning pattern-defining masks
JP2661015B2 (ja) * 1986-06-11 1997-10-08 株式会社ニコン 位置合わせ方法
US4958160A (en) * 1987-08-31 1990-09-18 Canon Kabushiki Kaisha Projection exposure apparatus and method of correcting projection error
JPH06349704A (ja) * 1993-06-07 1994-12-22 Nikon Corp 位置合わせ方法
US5798195A (en) * 1993-09-24 1998-08-25 Nikon Corporation Stepping accuracy measuring method
JPH07249558A (ja) * 1994-03-09 1995-09-26 Nikon Corp 位置合わせ方法
DE4416882C2 (de) * 1994-05-13 1999-03-18 Multiline International Europa Verfahren zum gegenseitigen Ausrichten eines Films und einer Leiterplatte
KR950034648A (ko) * 1994-05-25 1995-12-28 김광호 반도체장치의 제조방법
JP3303551B2 (ja) * 1994-08-22 2002-07-22 ソニー株式会社 半導体装置の露光方法におけるアライメント法
US5674651A (en) * 1994-09-27 1997-10-07 Nikon Corporation Alignment method for use in an exposure system
EP1091256A1 (en) * 1994-11-29 2001-04-11 Canon Kabushiki Kaisha Alignment method and semiconductor exposure method
JPH1079333A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp 位置合わせ方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568589B1 (ko) * 1999-12-31 2006-04-07 엘지.필립스 엘시디 주식회사 노광 시스템 제어방법
KR100801272B1 (ko) 2005-06-10 2008-02-04 에이에스엠엘 네델란즈 비.브이. 특성화 방법, 공정 작업을 특성화하는 방법 및 디바이스제조 방법

Also Published As

Publication number Publication date
EP0794465A2 (en) 1997-09-10
KR970067577A (ko) 1997-10-13
JP2839081B2 (ja) 1998-12-16
US5989762A (en) 1999-11-23
EP0794465A3 (en) 2000-03-22
JPH09246151A (ja) 1997-09-19

Similar Documents

Publication Publication Date Title
KR100249256B1 (ko) 반도체 장치 제조 방법
US8046722B2 (en) Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device
US7187429B2 (en) Alignment method, exposure apparatus and device fabrication method
US6811934B2 (en) Field correction of overlay error
US5674651A (en) Alignment method for use in an exposure system
US20050156335A1 (en) Marks and method for multi-layer alignment
JP2001022051A (ja) レチクル及び半導体装置の製造方法
US7463333B2 (en) Multi-exposure lithography system providing increased overlay accuracy
US6420077B1 (en) Contact hole model-based optical proximity correction method
US7212286B2 (en) Aligning method, exposure method, exposure apparatus, and device manufacturing method
JP3284102B2 (ja) マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法
KR100529445B1 (ko) 마스크의 제조방법
US6649484B2 (en) Aligning method, exposure apparatus using this aligning method, and semiconductor device manufacturing method utilizing this exposure apparatus
JP2000323383A (ja) 半導体装置の製造方法及び製造装置
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
JP3351382B2 (ja) 重ね合わせ精度測定方法。
JP3959212B2 (ja) マスクパターン補正方法とそれを用いた露光用マスク
US6662145B1 (en) Method, equipment, and recording medium for controlling exposure accuracy
US6553137B1 (en) Method of increasing overlay accuracy in an exposure step and overlay displacement measuring device for determining optimum measurement focus plane by variation in magnitudes of displacement of two overlay inspection marks
JPH03209711A (ja) 半導体装置の製造方法
KR100532761B1 (ko) 오버레이 측정 마크의 형성 방법
JPH05323564A (ja) マスクの製造方法
US20130288164A1 (en) Pattern correction method, storage medium, information processing apparatus, method of manufacturing mask, exposure apparatus, and method of manufacturing device
KR20000031429A (ko) 반도체 노광장치의 마스크 패턴 및 그의 패턴 쉬프트 평가 방법
KR19980019856A (ko) 반도체 소자 제조시의 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee