KR19980019856A - 반도체 소자 제조시의 패턴 형성방법 - Google Patents
반도체 소자 제조시의 패턴 형성방법 Download PDFInfo
- Publication number
- KR19980019856A KR19980019856A KR1019960038101A KR19960038101A KR19980019856A KR 19980019856 A KR19980019856 A KR 19980019856A KR 1019960038101 A KR1019960038101 A KR 1019960038101A KR 19960038101 A KR19960038101 A KR 19960038101A KR 19980019856 A KR19980019856 A KR 19980019856A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- pattern
- forming
- peripheral circuit
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 분야
반도체 소자 제조.
2. 발명이 해결하려고 하는 기술적 과제
셀영역측의 조건으로 공정을 진행할 경우 주변회로영역의 포토레지스트 프로파일에 경사가 심하게 생겨 식각 바이어스가 셀과 주변회로영역에서 심하게 차이가 나게 되어 소자의 특성을 열화시키는 문제가 있었음.
3. 발명의 해결방법의 요지
셀영역과 주변회로영역의 마스크 공정의 조건을 각기 다르게 설정하여 공정을 진행함으로써 셀영역과 주변회로영역 각각의 포토레지스트패턴 프로파일을 개선시킬 수 있는 방법을 제공함.
4. 발명의 중요한 용도
반도체 메모리 소자의 제조에 이용됨.
Description
본 발명은 반도체 소자 제조시의 패턴 형성방법에 관한 것으로, 특히 반도체 메모리소자 제조시 셀영역과 주변회로에서의 포토레지스트의 두께 및 노광 조건을 각각 다르게 하여 마스크공정을 진행하여 패턴을 형성하는 방법에 관한 것이다.
종래의 반도체 메모리 소자 제조시의 패턴 형성공정은 셀영역과 주변회로 영역의 디자인룰(design rule)의 차이가 있어도 동일한 포토레지스트 두께 및 노광조건으로 공정을 진행하였다. 따라서 셀과 주변회로영역의 패턴 크기의 차이에 의해 셀영역측의 조건으로 공정을 진행할 경우, 주변회로영역의 포토레지스트 프로파일에 경사가 심하게 생겨 식각 바이어스가 셀과 주변회로영역에서 심하게 차이가 나게 되어 고속, 고밀도 소자의 경우 그 특성을 열화시키는 문제가 발생한다.
본 발명은 셀영역측의 조건에 맞추어 포토레지스트를 이용한 마스크 작업을 한 후, 다시 주변회로영역측의 조건에 맞춰 셀영역과는 다른 노광 조건으로 마스크 작업을 진행함으로써 셀영역과 주변회로영역 각각의 포토레지스트패턴 프로파일을 개선시킬 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자 제조시의 패턴 형성방법은 제1영역과 제2영역으로 구분된 반도체기판상에 피식각층을 형성하는 단계와, 상기 제1영역상의 피식각층 상부에 제1마스크패턴을 형성하는 단계, 상기 제2영역상의 피식각층 상부에 제2마스크패턴을 형성하는 단계, 및 상기 제1 및 제2마스크패턴을 이용하여 상기 피식각층을 식각하여 소정의 패턴을 형성하는 단계를 포함한다.
도 1a 내지 도 1e는 본 발명의 일실시예에 의한 반도체 메모리 소자 제조시의 패턴 형성방법을 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1e는 본 발명의 일실시예에 의한 반도체 메모리 소자 제조시의 패턴 형성방법을 공정순서에 따라 도시한 것으로, 소정의 도전층패턴을 형성하는 일예를 나타낸 것이다.
본 발명은 셀영역과 주변회로영역을 포함하여 이루어지는 반도체 메모리 소자의 소정의 도전층 패턴을 형성함에 있어서, 먼저, 도 1a에 도시된 바와 같이 셀영역과 주변회로 영역으로 구분되는 반도체 기판(1)상에 도전층(2)으로서, 예컨대 폴리실리콘층을 형성하고, 이위에 제1포토레지스트(3)를 도포한다. 이어서 도 1b에 도시된 바와 같이 상기 제1포토레지스트(3)를 소정의 노광조건하에서 노광 및 현상하여 셀영역에 제1포토레지스트패턴(3)을 형성한다. 이때, 제1포토레지스트의 두께 및 노광조건은 셀영역에 형성하고자 하는 도전층패턴의 디자인룰에 맞춰 최적화된 조건으로 설정하여 공정을 진행하는데, 일반적으로 제1 포토레지스트의 두께 및 노광조건은 0.84㎛의 포토레지스트 두께와 370m/sec의 노광시간을 사용한다.
다음에 도 1c에 도시된 바와 같이 상기와 같이 셀영역에 제1포토레지스트 패턴(3)이 형성된 반도체 기판 상부에 제2포토레지스트(4)를 도포한다. 이어서 도 1d와 같이 상기 제2포토레지스트(4)를 소정의 노광조건하에서 노광 및 현상하여 주변회로영역에 제2포토레지스트패턴(3)을 형성한다. 이때, 제2포토레지스트의 두께 및 노광조건은 주변회로영역의 디자인룰에 맞춰 설정하여 공정을 진행한다. 통상적으로 주변회로 영역에 형성되는 패턴은 셀영역의 패턴보다 그 크기가 크고 패턴간의 간격도 넓으므로 제2포토레지스트의 두께는 제1포토레지스트 두께보다 두껍게 형성되는데, 제2포토레지스트의 두께 및 노광조건은 1.4㎛의 포토레지스트 두께와 570m/sec의 노광시간을 사용한다.
이어서 도 1e에 도시된 바와 같이 상기 제1 및 제2포토레지스트 패턴(3,4)을 마스크로 이용하여 상기 폴리실리콘층을 식각하여 셀영역 및 주변회로영역에 폴리실리콘패턴(2')을 형성한다.
이와 같이 셀영역과 주변회로영역의 패턴 크기가 다를 경우, 각각의 영역에서의 마스크공정의 조건을 다르게 하여 공정을 진행함으로써 정확한 포토레지스트 패턴을 형성할 수 있다. 이에 따라 고속 및 고밀도 소자에서 CD(critical dimension) 변화에 따른 소자 특성의 열화를 방지할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 단차가 다른 지역에 대해서 정확한 패턴을 형성할 수 있고, 패턴 크기가 서로 다른 지역에 대해서도 정확한 패턴을 형성할 수 있다. 또한, 셀과 주변회로의 식각 바이어스를 동일하게 할 수 있으며, 고속 소자의 경우 주변회로측의 CD를 정확히 조절하여 속도를 개선시킬 수 있다.
Claims (8)
- 제1영역과 제2영역으로 구분된 반도체기판상에 피식각층을 형성하는 단계와,상기 제1영역상의 피식각층 상부에 제1마스크패턴을 형성하는 단계,상기 제2영역상의 피식각층 상부에 제2마스크패턴을 형성하는 단계, 및 상기 제1 및 제2마스크패턴을 이용하여 상기 피식각층을 식각하여 소정의 패턴을 형성하는 단계를 포함하는 반도체 소자 제조시의 패턴 형성방법.
- 제1항에 있어서,상기 제1영역과 제2영역은 서로 단차가 다름을 특징으로 하는 반도체 소자 제조시의 패턴 형성방법.
- 제1항에 있어서,상기 제1영역과 제2영역에 각각 형성되는 패턴의 크기가 서로 다름을 특징으로 하는 반도체 소자 제조시의 패턴 형성방법.
- 제1항에 있어서,상기 제1영역과 제2영역에 각각 형성되는 패턴들간의 간격이 서로 다름을 특징으로 하는 반도체 소자 제조시의 패턴 형성방법.
- 제1항에 있어서,상기 제1영역과 제2영역은 각각 반도체 메모리소자의 셀영역 및 주변회로 영역임을 특징으로 하는 반도체 소자 제조시의 패턴 형성방법.
- 제1항에 있어서,상기 제1마스크패턴과 제2마스크패턴의 두께가 서로 다름을 특징으로 하는 반도체 소자 제조시의 패턴 형성방법.
- 제1항에 있어서,상기 제1마스크패턴과 제2마스크패턴은 각각 포토레지스트를 도포하고 이를 선택적으로 노광 및 현상하여 형성함을 특징으로 하는 반도체 소자 제조시의 패턴 형성방법.
- 제7항에 있어서,상기 제1마스크패턴과 제2마스크패턴 형성을 위한 노광 조건이 서로 다름을 특징으로 하는 반도체 소자 제조시의 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038101A KR19980019856A (ko) | 1996-09-03 | 1996-09-03 | 반도체 소자 제조시의 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038101A KR19980019856A (ko) | 1996-09-03 | 1996-09-03 | 반도체 소자 제조시의 패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980019856A true KR19980019856A (ko) | 1998-06-25 |
Family
ID=66322213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960038101A KR19980019856A (ko) | 1996-09-03 | 1996-09-03 | 반도체 소자 제조시의 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980019856A (ko) |
-
1996
- 1996-09-03 KR KR1019960038101A patent/KR19980019856A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573634A (en) | Method for forming contact holes of a semiconductor device | |
| KR20000035176A (ko) | 전자 디바이스 및 반도체 장치, 및 전극 형성 방법 | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| JPH0795543B2 (ja) | エツチング方法 | |
| KR19980019856A (ko) | 반도체 소자 제조시의 패턴 형성방법 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| KR0137977B1 (ko) | 위상반전마스크 및 그 제조방법 | |
| KR100372816B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| KR19980048210A (ko) | 반도체 장치의 미세 패턴 형성 방법 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR100268425B1 (ko) | 마스크 패턴 레이아웃 구조 | |
| KR0172766B1 (ko) | 반도체 제조공정에 있어서의 포토레지스트 두께 설정방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
| JP4589681B2 (ja) | 半導体デバイスの形成方法 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
| KR19980026846A (ko) | 더미패턴을 갖는 마스크 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100611395B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR20040075601A (ko) | 반도체소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |