KR100268425B1 - 마스크 패턴 레이아웃 구조 - Google Patents
마스크 패턴 레이아웃 구조 Download PDFInfo
- Publication number
- KR100268425B1 KR100268425B1 KR1019980020361A KR19980020361A KR100268425B1 KR 100268425 B1 KR100268425 B1 KR 100268425B1 KR 1019980020361 A KR1019980020361 A KR 1019980020361A KR 19980020361 A KR19980020361 A KR 19980020361A KR 100268425 B1 KR100268425 B1 KR 100268425B1
- Authority
- KR
- South Korea
- Prior art keywords
- patterns
- pattern
- mask
- pattern region
- width
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
여기에 개시된 반도체 장치의 제조를 위해 사용되는 마스크 패턴 레이 아웃 구조는 동일 마스크상에 단일 패턴, 두 개의 패턴, 또는 복수개의 패턴들 중 측면에 위치하는 패턴들의 폭을 형성하고자 하는 폭보다 작게 한다. 그 결과 마스크 패턴의 사진 식각 공정후에 원하는 폭을 갖는 패턴들이 형성된다.
Description
본 발명은 마스크 패턴의 레이 아웃 구조 (mask pattern layout structure)에 관한 것으로서, 구체적으로는 얻고자 하는 폭을 갖는 패턴을 위한 마스크 패턴의 레이 아웃 구조에 관한 것이다.
반도체 집적도가 점점 증가함에 따라 이를 구현하기 위한 공정 기술 역시 점점 어려워지고 있다. 64MDRAM 또는 16MDRAM의 경우 0.350㎛∼0.45㎛의 디자인 룰을 갖고서 공정이 수행되고 있다. 이때, 라인성 패턴의 경우 폭이 약 0.04㎛정도를 갖게 된다. 이는 공정 능력까지 고려할 경우에 ±0.1㎛정도의 오차를 갖지만, 패턴에 따른 공정 수행에는 큰 문제를 일으키지 않는다. 그러나 최근 들어 생산되고 있는 제품의 디자인 룰이 0.15㎛∼0.25㎛정도로서 작아져 공정 능력에서 0.07㎛∼0.08㎛정도의 오차를 갖게 된다. 집적도의 증가만큼 공정 능력이 따라주지 못해 제품의 기술 개발에 많은 어려움이 뒤따르고 있다.
도 1은 동일한 폭들을 갖는 패턴들을 보여주고 있다.
동일 마스크(100) 상에 복수 개의 패턴들(111a, 111b, 112)이 형성되는 제 1 패턴 영역(110), 하나의 패턴(121)이 형성되는 제 2 패턴 영역(120), 그리고 두 개의 패턴들(131, 132)이 형성되는 제 3 패턴 영역(130)이 형성된다. 상기 패턴들(111a, 111b, 121, 131, 132)은 동일한 배선 폭(L)을 갖고 있다.
도 2는 도 1의 마스크에 대해 전사를 한 다음 포토레지스트에 형성되는 패턴들을 보여주고 있다.
상기 마스크(100)에 대해 포토 및 식각 공정을 수행한 후, 실리콘 기판상의 포토레지스트 패턴들은 원래 패턴의 폭과 달라지게 된다. 도시되진 않았지만, 상기 패턴 영역들의 패턴들은 빛의 노출(expose)에 의해 포토레지스트막상에 형성되고, 식각 공정을 통해 포토레지막 패턴들이 실리콘 기판상에 남게 된다.
도 1의 제 1 패턴 영역(110)의 패턴들(111a, 111b, 112) 중 최외곽에 배열되는 패턴들(111a, 111b)에 대해 사진 식각 공정을 수행한 결과, 도 2의 제 1 패턴 영역(210)에서와 같이, 폭이 본래의 L보다 커진 L'(L'＞L)를 갖는 포토레지스트 패턴들(212a, 212b)이 형성된다. 상기 제 1 패턴 영역(110)의 최외곽 마스크 패턴들(111a, 111b) 사이에 배열되는 마스크 패턴들(112)은 사진 식각 공정후 동일한 크기로 포토레지스트막(200)상의 제 1 패턴 영역(210/212)에 형성된다.
그리고 제 2 패턴 영역(120)의 마스크 패턴(121)에 대해 사진 식각 공정을 수행한 결과, L보다 큰 배선 폭을 갖는 포토레지스트 패턴들(221)이 제 2 패턴 영역(220)상에 형성된다.
상기 제 3 패턴 영역(130)의 두개의 패턴들(131,132)에 대해 사진 식각 공정을 수행한 결과 포토레지스트막(200)의 제 3 패턴 영역(230)에 대해 L보다 큰 배선 폭을 갖는 포토레지스트 패턴들(231, 232)이 형성된다.
상술한 바와 같이, 실리콘 기판에 형성할 패턴으로 쓰일 포토레지스트막을 데포하고, 형성할 패턴이 그려져 있는 마스크에 대해 사진 식각 공정을 수행하므로써 패턴을 형성하였다. 그러나 이는 패턴들의 크기 및 밀집도에 따라 사진 식각 공정후에 패턴들의 폭에 차이가 나게 된다. 즉, 마스크 패턴들이 사진 식각 공정후에 마스크 패턴들의 배선 폭과 다른 배선 폭을 갖는 패턴들(211, 221, 231a, 231b)(포토레지스트 패턴들)이 형성되는 식각 로딩 현상(etch loading effect)이 나타나므로써 원하는 패턴과는 다른 패턴이 형성된다.
본 발명의 목적은 마스크 패턴들의 사진 식각 공정후에 본래 얻고자 하는 폭을 갖는 포토레지스트 패턴을 얻을 수 있는 마스크 패턴 레이 아웃 구조를 제공하기 위함이다.
도 1은 마스크 패턴들의 도면;
도 2는 종래의 포토 공정후 포토레지스트 패턴들의 도면; 그리고
도 3은 본 발명에 따른 마스크 패턴들을 보여주는 도면이다.
*도면의 주요 부분에 대한 부호 설명
100, 300 : 마스크 200 : 포토레지스트
310 : 제 1 패턴 영역 320 : 제 2 패턴 영역
330 : 제 3 패턴 영역 311a. 311b, 312, 321, 331, 332 ; 마스크 패턴들
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 반도체 장치의 제조에 사용하기 위한 마스크 패턴 레이 아웃 구조는 마스크 상에 서로 병렬로 배열되는 복수개의 패턴들을 갖는 제 1 패턴 영역과; 상기 마스크 상에 단일 패턴을 갖고 상기 제 1 패턴 영역과 분리되는 제 2 패턴 영역을 포함하되, 상기 제 1 패턴 영역의 패턴들 중 최외곽의 패턴들은 나머지 패턴들보다 배선 폭이 좁고, 그리고 상기 제 2 패턴 영역의 상기 단일 패턴은 상기 제 1 영역의 패턴들 중 최외곽의 패턴들과 동일한 배선 폭을 갖는다.
바람직한 실시예에 있어서, 상기 제 1 및 제 2 패턴 영역들과 분리되고 두 개의 패턴들을 갖는 제 3 패턴 영역을 부가적으로 포함한다.
바람직한 실시예에 있어서, 상기 제 3 패턴 영역의 두 개의 패턴들 각각은 제 1 패턴 영역의 패턴들 중 최외곽 패턴들과 동일한 배선 폭을 갖는다.
(작용)
이와 같은 레이 아웃에 의해서, 마스크 패턴들의 사진 식각 공정 후에 원하는 배선 폭을 갖는 패턴들을 얻을 수 있다.
(실시예)
다음에는 첨부된 도면들을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 3을 참조하면, 동일 마스크(300) 상에 복수개의 패턴들이 동일한 방향으로 형성된다. 상기 패턴들 중 최외곽에 배열되는 패턴들은 원래 얻고자 하는 패턴의 폭보다 작게 형성한다. 그 다음 사진 식각 공정을 수행하면, 측면에 위치한 패턴들은 배선 폭이 본래보다 커져 원하는 패턴들을 얻을 수 있다.
이하 0.08㎛의 폭을 갖는 마스크 패턴들을 형성하기 위한 마스크 레이 아웃에 관하여 설명한다.
도 3은 본 발명에 따른 마스크 패턴 레이 아웃을 보여주고 있다.
마스크(300)는 복수 개의 마스크 패턴들(311a, 311b, 312)을 갖는 제 1 패턴 영역(310), 하나의 마스크 패턴(321)을 갖는 제 2 패턴 영역(320) 그리고 동일한 배선 폭(L″)을 갖는 두 개의 마스크 패턴들(331, 321)을 갖는 제 3 패턴 영역을 포함한다.
상기 마스크 패턴들에 빛을 쪼여 포토레지스트막상에 형성하고자 하는 패턴들의 배선 폭을 0.08㎛라고 하자.
마스크(300) 상의 제 1 패턴 영역(310)에 동일한 배선 폭 0.08㎛를 갖는 복수 개의 패턴들에 대해 사진 식각 공정을 수행하게 되면, 최외곽에 배열되는 패턴들 0.08㎛보다 큰 폭을 갖고 실리콘 기판상에 형성된다. 본 발명은 그러므로 양측에 형성되는 패턴들은 얻고자 하는 패턴의 배선 폭(L) 0.08㎛보다 작은 배선 폭(L″)을 갖도록 한다.
제 2 패턴 영역(320)에 0.08㎛보다 작은 배선 폭을 갖는 패턴(321)을 형성하고, 이에 대해 사진 식각 공정을 수행한 결과 0.08㎛과 비슷한 폭을 갖는 포토레지스트 패턴이 형성된다.
마스크(300)상의 제 3 패턴 영역(330)에 0.08㎛보다 작은 배선 폭(L″)을 갖는 두 개의 패턴(331, 332)을 형성하고, 그 다음에 사진 식각 공정을 수행하면 원래 패턴(311)보다 폭이 커진 0.08㎛에 가까운 폭을 갖는 포토레지스트 패턴을 얻을 수 있다.
다시 도 3을 참조하면, 동일 마스크(300) 상에 복수 개의 패턴들(적어도 둘 이상의)(311a, 311b, 312)이 동일한 방향으로 배열된다. 상기 복수 개의 패턴들 중 최외곽측에 배열되는 마스크 패턴들 311a, 311b는 0.08㎛보다 작은 배선 폭(L″)을 갖도록 하고, 그 사이에 형성되는 패턴들은 0.08㎛의 배선 폭을 갖도록 한다. 그런 다음 사진 식각 공정을 수행하면, 최외곽에 배열되는 마스크 패턴들(311a, 311b)들과 그 사이에 배열되는 패턴들(312)은 약 0.08㎛의 동일한 배선 폭을 갖게 된다.
상기 마스크(300)상의 제 3 패턴 영역(330)에 두 개의 마스크 패턴들(331, 332)이 동일 방향으로 배열된다. 상기 패턴들(331, 332)들은 제 1 패턴 영역의 최외곽 패턴들(311a, 311b)과 동일하게 0.08㎛보다 작은 배선 폭(L″＜L)을 갖도록 한다. 그러므로 사진 식각 공정후 식각 로딩 현상으로 인해 포토레지스트막상에 0.08㎛의 폭을 갖는 패턴들(201)이 형성된다.
이는 식각 로딩 현상에 의해 패턴이 포토 및 식각 공정후에 원하는 배선 폭을 갖지 못하므로 마스크 상에 원래 얻고자 하는 패턴의 배선 폭보다 작은 배선 폭을 갖는 패턴을 형성하므로써 가능하다.
상기한 바와 같이, 마스크 상에 배열되는 패턴들 중 측면에 배열되는 패턴의 폭을 얻고자 하는 패턴의 폭보다 작게 형성하여 실리콘 기판상에 동일한 폭을 갖는 패턴들을 형성할 수 있다.
Claims (3)
- 반도체 장치의 제조에 사용하기 위한 마스크 패턴 레이 아웃 구조에 있어서,마스크 상에 서로 병렬로 배열되는 복수개의 패턴들을 갖는 제 1 패턴 영역과;상기 마스크 상에 단일 패턴을 갖고 상기 제 1 패턴 영역과 분리되는 제 2 패턴 영역을 포함하되,상기 제 1 패턴 영역의 패턴들 중 최외곽의 패턴들은 나머지 패턴들보다 배선 폭이 좁고, 그리고상기 제 2 패턴 영역의 상기 단일 패턴은 상기 제 1 영역의 패턴들 중 최외곽의 패턴들과 동일한 배선 폭을 갖는 것을 특징으로 하는 마스크 패턴 레이 아웃 구조.
- 제 1 항에 있어서,상기 제 1 및 제 2 패턴 영역들과 분리되고 두 개의 패턴들을 갖는 제 3 패턴 영역을 부가적으로 포함하는 것을 특징으로 하는 마스크 패턴 레이 아웃 구조.
- 제 2 항에 있어서,상기 제 3 패턴 영역의 두 개의 패턴들 각각은 제 1 패턴 영역의 패턴들 중 최외곽 패턴들과 동일한 배선 폭을 갖는 것을 특징으로 하는 마스크 패턴 레이 아웃 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020361A KR100268425B1 (ko) | 1998-06-02 | 1998-06-02 | 마스크 패턴 레이아웃 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020361A KR100268425B1 (ko) | 1998-06-02 | 1998-06-02 | 마스크 패턴 레이아웃 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000631A KR20000000631A (ko) | 2000-01-15 |
| KR100268425B1 true KR100268425B1 (ko) | 2000-11-01 |
Family
ID=19538126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020361A KR100268425B1 (ko) | 1998-06-02 | 1998-06-02 | 마스크 패턴 레이아웃 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268425B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4235404B2 (ja) * | 2002-06-12 | 2009-03-11 | キヤノン株式会社 | マスクの製造方法 |
-
1998
- 1998-06-02 KR KR1019980020361A patent/KR100268425B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000000631A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249317B2 (ja) | パターン作成方法 | |
| US5888678A (en) | Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate | |
| US6498105B1 (en) | Method of forming fine patterns of a semiconductor device | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| KR100268425B1 (ko) | 마스크 패턴 레이아웃 구조 | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| US7144690B2 (en) | Photolithographic methods of using a single reticle to form overlapping patterns | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| KR19980026623A (ko) | 위상 쉬프트 마스크 및 그 제조방법 | |
| KR100290588B1 (ko) | 반도체장치의 도전막 패턴 형성방법 | |
| US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
| US6057249A (en) | Method for improving optical proximity effect in storage node pattern | |
| KR950005439B1 (ko) | 반도체 장치의 금속층 패턴 분리방법 | |
| KR100480811B1 (ko) | 노광 마스크 및 그를 이용한 노광 방법 | |
| US7033709B2 (en) | Method and structure for fabricating patterns on phase shift mask for the manufacture of semiconductor wafers | |
| JP3270359B2 (ja) | 半導体装置製造用フォトレチクル | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR0172279B1 (ko) | 콘택 마스크 및 그를 이용한 콘택홀 형성 방법 | |
| KR20030092569A (ko) | 반도체 소자의 제조 방법 | |
| KR20010084825A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20040023124A1 (en) | Photolithography process with hybrid chromeless phase shift mask | |
| JP2000114495A (ja) | よりビット線構造及び同構造を製作する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |