KR970067577A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR970067577A
KR970067577A KR1019970007245A KR19970007245A KR970067577A KR 970067577 A KR970067577 A KR 970067577A KR 1019970007245 A KR1019970007245 A KR 1019970007245A KR 19970007245 A KR19970007245 A KR 19970007245A KR 970067577 A KR970067577 A KR 970067577A
Authority
KR
South Korea
Prior art keywords
value
wafers
alignment
predetermined number
median
Prior art date
Application number
KR1019970007245A
Other languages
English (en)
Other versions
KR100249256B1 (ko
Inventor
하지메 다까오까
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970067577A publication Critical patent/KR970067577A/ko
Application granted granted Critical
Publication of KR100249256B1 publication Critical patent/KR100249256B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정렬기를 위한 정렬 보정 방법이 개시되어 있다. 지정수의 웨이퍼가 단일 로트(lot)에서 선택되며, 좌표로 측정된 정렬 마크를 갖는다. 이어서, 소정수의 웨이퍼를 분산도의 중간값 혹은 평균값에 대한 근사성이 감소하는 순으로 측정이 행해질 웨이퍼 중에서 선택되며, 노광되고, 현상된다. 정렬 보정값은 현상을 기초로 하여 산출된다.

Description

반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명을 실현하는 정렬 보정 방법을 보여주는 공정도이다.

Claims (5)

  1. 반도체 장치 제조 방법에 있어서, 단일 로트에 속해 있는 지정된 수의 웨이퍼 상에서 1개 이상의 정렬 마크의 좌표를 측정하여 측정값을 생성하는 단계와, 소정값으로부터의 상기 측정값 편차 혹은 상기 측정값의 평균값 혹은 중간값을 산출하는 단계와, 상기 평균값 혹은 상기 중간값에 대한 근사성이 감소하는 순으로 소정수의 웨이퍼를 선택하고, 상기 소정수의 웨이퍼를 노광하고 현상하는 단계와, 상기 소정수의 웨이퍼를 가지고 실행된 현상의 결과로부터 정렬 보정값을 산출하는 단계와, 동일한 로트에 속하는 다른 웨이퍼 혹은 또다른 로트에 속하는 웨이퍼의 마크 정렬에 상기 정렬 보정값을 반영하는 단계를 구비하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 정렬 보정값의 산출을 위하여, 이전에 형성된 슬라이드 캘리퍼와 현상된 포토레지스트 패턴 사이를 비교한 결과의 데이터를 사용하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 소정값으로부터의 상기 측정값의 편차가 위치 전이 성분, 웨이퍼의 스트레치 및 쇼트 정렬에서의 직교도를 생성하기 위하여 사용되며, 상기 소정수의 웨이퍼가 상기 위치 전이 성분, 상기 스트레치 및 상기 직교도 각각의 상기 평균값 혹은 상기 중간값에 대한 근사성이 감소하는 순으로 선택되는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 정렬 보정값의 산출이 상기 위치 전이 성분, 상기 스트레치 및 상기 직교도의 각각에 따라 행해지는 것을 특징으로 하는 방법
  5. 제1항에 있어서, 상기 소정값으로부터의 상기 측정값의 편차가 벡터의 형태로 결정되며, 상기 소정수의 웨이퍼가 상기 벡터의 평균값 혹은 중간값에 대한 근사성이 감소하는 순으로 선택되는 것을 특징으로 하는 방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970007245A 1996-03-06 1997-03-05 반도체 장치 제조 방법 KR100249256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8048537A JP2839081B2 (ja) 1996-03-06 1996-03-06 半導体装置の製造方法
JP96-48537 1996-03-06

Publications (2)

Publication Number Publication Date
KR970067577A true KR970067577A (ko) 1997-10-13
KR100249256B1 KR100249256B1 (ko) 2000-03-15

Family

ID=12806124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007245A KR100249256B1 (ko) 1996-03-06 1997-03-05 반도체 장치 제조 방법

Country Status (4)

Country Link
US (1) US5989762A (ko)
EP (1) EP0794465A3 (ko)
JP (1) JP2839081B2 (ko)
KR (1) KR100249256B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500939B1 (ko) * 1997-12-27 2005-10-14 주식회사 하이닉스반도체 레티클 위치에서의 자동 초점 조정/편평도 조정
US6374396B1 (en) 1998-12-04 2002-04-16 Micron Technology, Inc. Correction of field effects in photolithography
US6607926B1 (en) * 1999-08-10 2003-08-19 Advanced Micro Devices, Inc. Method and apparatus for performing run-to-run control in a batch manufacturing environment
US6440612B1 (en) 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
KR100568589B1 (ko) * 1999-12-31 2006-04-07 엘지.필립스 엘시디 주식회사 노광 시스템 제어방법
US6309944B1 (en) 2000-05-26 2001-10-30 Taiwan Semiconductor Manufacturing Company Overlay matching method which eliminates alignment induced errors and optimizes lens matching
JP2001338855A (ja) * 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法
US6727989B1 (en) 2000-06-20 2004-04-27 Infineon Technologies Ag Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
KR100391158B1 (ko) * 2001-07-18 2003-07-12 삼성전자주식회사 오버레이 측정기능을 갖는 인라인 시스템 및 오버레이측정방법
KR100431329B1 (ko) * 2001-10-11 2004-05-12 삼성전자주식회사 반도체 웨이퍼 오버레이 보정방법
EP1477857A1 (en) * 2003-05-13 2004-11-17 ASML Netherlands B.V. Method of characterising a process step and device manufacturing method
EP1477851A1 (en) * 2003-05-13 2004-11-17 ASML Netherlands B.V. Device manufacturing method and lithographic apparatus
JP2006140204A (ja) * 2004-11-10 2006-06-01 Nikon Corp 計測条件の最適化方法、該最適化方法を使用した位置計測方法、該位置計測方法を使用した位置合わせ方法、該位置合わせ方法を使用したデバイス製造方法、計測条件の最適化システム、該最適化システムを使用した位置計測装置及び該位置計測装置を使用した露光装置
US7649614B2 (en) * 2005-06-10 2010-01-19 Asml Netherlands B.V. Method of characterization, method of characterizing a process operation, and device manufacturing method
KR101440630B1 (ko) * 2006-01-26 2014-09-15 가부시키가이샤 니콘 중첩 관리 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 디바이스 제조 시스템 및 디바이스 제조 방법, 및 정보 기록 매체
CN105446090B (zh) * 2014-08-20 2018-07-20 中芯国际集成电路制造(上海)有限公司 对准测量方法
NL2017860B1 (en) 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
EP3339959A1 (en) * 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature
KR102394346B1 (ko) * 2017-11-01 2022-05-03 에이에스엠엘 홀딩 엔.브이. 리소그래피 클러스터, 리소그래피 장치, 및 디바이스 제조 방법
CN112885731A (zh) * 2021-01-29 2021-06-01 南京诚芯集成电路技术研究院有限公司 对准系统的监控和数据的筛选方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3690881A (en) * 1970-09-28 1972-09-12 Bell Telephone Labor Inc Moire pattern aligning of photolithographic mask
US3963489A (en) * 1975-04-30 1976-06-15 Western Electric Company, Inc. Method of precisely aligning pattern-defining masks
JP2661015B2 (ja) * 1986-06-11 1997-10-08 株式会社ニコン 位置合わせ方法
US4958160A (en) * 1987-08-31 1990-09-18 Canon Kabushiki Kaisha Projection exposure apparatus and method of correcting projection error
JPH06349704A (ja) * 1993-06-07 1994-12-22 Nikon Corp 位置合わせ方法
US5798195A (en) * 1993-09-24 1998-08-25 Nikon Corporation Stepping accuracy measuring method
JPH07249558A (ja) * 1994-03-09 1995-09-26 Nikon Corp 位置合わせ方法
DE4416882C2 (de) * 1994-05-13 1999-03-18 Multiline International Europa Verfahren zum gegenseitigen Ausrichten eines Films und einer Leiterplatte
KR950034648A (ko) * 1994-05-25 1995-12-28 김광호 반도체장치의 제조방법
JP3303551B2 (ja) * 1994-08-22 2002-07-22 ソニー株式会社 半導体装置の露光方法におけるアライメント法
US5674651A (en) * 1994-09-27 1997-10-07 Nikon Corporation Alignment method for use in an exposure system
EP1091256A1 (en) * 1994-11-29 2001-04-11 Canon Kabushiki Kaisha Alignment method and semiconductor exposure method
JPH1079333A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp 位置合わせ方法

Also Published As

Publication number Publication date
KR100249256B1 (ko) 2000-03-15
EP0794465A3 (en) 2000-03-22
JPH09246151A (ja) 1997-09-19
EP0794465A2 (en) 1997-09-10
US5989762A (en) 1999-11-23
JP2839081B2 (ja) 1998-12-16

Similar Documents

Publication Publication Date Title
KR970067577A (ko) 반도체 장치 제조 방법
KR950034471A (ko) 위치맞춤방법
KR960018774A (ko) 얼라인먼트방법 및 반도체노광방법
WO2001050523A3 (en) Method to measure alignment using latent image grating structures
KR930020564A (ko) 반도체 제조 장치의 평가 장치 및 그 평가 방법
EP0895279A4 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
US6484060B1 (en) Layout for measurement of overlay error
Ausschnitt Distinguishing dose from defocus for in-line lithography control
Postnikov et al. Critical dimension control in optical lithography
US6727989B1 (en) Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
Ueno et al. Novel at-design-rule via-to-metal overlay metrology for 193-nm lithography
US6662145B1 (en) Method, equipment, and recording medium for controlling exposure accuracy
JP2000306793A (ja) 重ね合わせ精度測定方法。
GB2288467A (en) Manufacturing a semiconductor device
KR20020046286A (ko) 반도체 장치의 오버레이 측정 방법
KR970023760A (ko) 반도체 웨이퍼상의 칩 패턴을 최적화하는 방법
KR100688721B1 (ko) 반도체 제조 공정에서의 오버레이 측정 방법
KR100282340B1 (ko) 정렬도 검사 타겟포착용 패턴삽입방법
Robertson et al. The modeling of double patterning lithographic processes
KR100617054B1 (ko) 이중노광 공정의 레티클
Canestrari et al. Optimization of partial coherence for half-micron i-line lithography
Ashton et al. Test structures for evaluating strong phase shift lithography
JP2003262947A (ja) エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
KR20000043987A (ko) 레이어 정렬 마크
Zhou New method of correlating product wafer yield to alignment performance and an optimized accounting method for product wafer alignment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee