JP2001338855A - 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法 - Google Patents

先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法

Info

Publication number
JP2001338855A
JP2001338855A JP2000160709A JP2000160709A JP2001338855A JP 2001338855 A JP2001338855 A JP 2001338855A JP 2000160709 A JP2000160709 A JP 2000160709A JP 2000160709 A JP2000160709 A JP 2000160709A JP 2001338855 A JP2001338855 A JP 2001338855A
Authority
JP
Japan
Prior art keywords
wafer
processing
semiconductor
wafers
lot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000160709A
Other languages
English (en)
Inventor
Hiroaki Ishizuka
裕晶 石塚
Shigeru Matsumoto
茂 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000160709A priority Critical patent/JP2001338855A/ja
Priority to US09/649,573 priority patent/US6586261B1/en
Publication of JP2001338855A publication Critical patent/JP2001338855A/ja
Priority to US10/431,513 priority patent/US6794200B2/en
Priority to US10/827,414 priority patent/US7078245B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 処理工程の処理結果が大部分のロット内ウェ
ハについて規格内になるように先行ウェハを決定する。 【解決手段】 エッチング工程よりも前にロット内ウェ
ハに対して行なわれた膜堆積工程の処理結果に基づき、
ロット内ウェハの中から先行ウェハを決定した後、先行
ウェハに対してエッチング工程を行なう。先行ウェハに
対して行なわれたエッチング工程の処理結果を確認した
後、ロット内ウェハのうちの先行ウェハ以外の他の半導
体ウェハに対してエッチング工程を行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ロットを構成する
複数枚の半導体ウェハの中から先行処理に用いる先行ウ
ェハ又は処理結果の測定に用いる測定ウェハを決定する
方法、及びロットを構成する半導体ウェハの枚数を調整
する方法に関する。
【0002】
【従来の技術】半導体装置の製造においては、半導体ウ
ェハに対して複数の処理工程が行なわれると共に、各処
理工程は複数枚の半導体ウェハが分かれて属する複数の
ロット毎に行なわれる。通常、処理工程に用いられる製
造装置の装置性能はロット毎にばらつきを生じるため、
各ロットに対して同じ処理条件で処理工程が行なわれた
場合にも、その処理結果はロット毎にばらつく。
【0003】そこで、ロット間に生じる処理結果のばら
つきを抑制するために先行処理が用いられる。先行処理
とは、ロットを構成する複数枚の半導体ウェハ(以下、
ロット内ウェハと称する)を、1枚又は数枚の半導体ウ
ェハよりなる先行ウェハとそれ以外の他の半導体ウェハ
とに分けて、先行ウェハに対して一の処理工程を行なっ
た後、その処理結果に基づき一の処理工程の処理条件を
調整し、その後、他の半導体ウェハに対して一の処理工
程を行なうものである。
【0004】また、半導体装置の製造においては、製造
の途中にその時点までにロットに対して行なわれた処理
工程の処理結果がその目標値に達しているかどうかを確
認するための測定工程が行なわれる。測定工程は、通
常、スループットを向上させるために、ロット内ウェハ
の中から選択された1枚又は数枚の半導体ウェハよりな
る測定ウェハに対して行なわれる。
【0005】
【発明が解決しようとする課題】従来、前述の先行ウェ
ハ又は測定ウェハとしては、ロット内ウェハにおけるウ
ェハボックス内の端に位置している半導体ウェハ、又は
ロット内ウェハにおける最小のウェハ番号(各半導体ウ
ェハに固有の番号)若しくは先頭のウェハID(各半導
体ウェハに固有のID)を有する半導体ウェハが選ばれ
ていた。
【0006】すなわち、従来の先行ウェハ決定方法又は
測定ウェハ決定方法においては、ロット内ウェハの間に
生じる処理結果のばらつきを無視して先行ウェハ又は測
定ウェハを決定しており、その結果、以下に説明するよ
うな問題点が発生する。
【0007】(従来の先行ウェハ決定方法の問題点)先
行処理の対象となる一の処理工程よりも前にロット内ウ
ェハに対して行なわれた他の処理工程の処理結果の平均
値から大きくずれた処理結果を有する半導体ウェハが先
行ウェハとして決定されている場合、先行ウェハに対し
て行なわれた一の処理工程の処理結果に基づき一の処理
工程の処理条件を調整して、先行ウェハ以外のロット内
ウェハに対して一の処理工程を行なうと、その処理結果
は多数の半導体ウェハについて規格外になってしまうと
いう問題が生じる。
【0008】以下、従来の先行ウェハ決定方法の問題点
について、ロットを構成する5枚の半導体ウェハのそれ
ぞれの上に堆積された被加工膜に対してエッチングを行
なう工程を先行処理の対象とする場合を例として、図9
(a)、(b)を参照しながら説明する。尚、図9
(a)、(b)においては、基板となる各半導体ウェハ
の図示を省略している。
【0009】図9(a)は、ウェハ番号(No.)1〜
5の各半導体ウェハに対して被加工膜を堆積する工程つ
まり膜堆積工程が行われた結果を示している。
【0010】図9(a)に示すように、No.1〜5の
各半導体ウェハのそれぞれと対応する被加工膜の膜厚
(以下、堆積膜厚と称する)はd1、d2、d3、d4
及びd5であり、No.1の半導体ウェハの堆積膜厚d
1が最も薄い。
【0011】図9(b)は、膜堆積工程後に、No.1
の半導体ウェハを先行ウェハとする先行処理を用いてN
o.1〜5の各半導体ウェハに対してエッチング工程が
行なわれた結果を示している。具体的には、No.1の
半導体ウェハに対してエッチング工程を、残存する被加
工膜の膜厚(以下、エッチング後膜厚と称する)が所定
の目標値(以下、目標膜厚と称する)と等しくなるよう
に行なって、該エッチング工程に要するエッチング時間
を求めた後、該エッチング時間を用いてNo.2〜5の
各半導体ウェハに対してエッチング工程を行なう。この
とき、No.1〜5の各半導体ウェハにおける被加工膜
のエッチング量つまりエッチング深さは略等しいと考え
られる。
【0012】図9(b)に示すように、No.2〜5の
各半導体ウェハのエッチング後膜厚は目標膜厚よりも厚
くなり、特に、No.2、4及び5の各半導体ウェハの
エッチング後膜厚は規格上限値よりも厚くなってしま
う。但し、図9(b)において、e2、e3、e4及び
e5は、No.2〜5の各半導体ウェハのエッチング後
膜厚と目標膜厚との間のずれを示し、破線により囲まれ
た領域は、図9(a)に示す膜堆積工程で堆積された被
加工膜のうちエッチング工程で除去された部分を示す。
【0013】(従来の測定ウェハ決定方法の第1の問題
点)ロット内ウェハに対して行なわれた一の処理工程の
処理結果を測定ウェハを用いて測定するときに、一の処
理工程よりも前にロット内ウェハに対して行なわれた他
の処理工程の処理結果の平均値から大きくずれた処理結
果を有する半導体ウェハが測定ウェハとして決定されて
いる場合、測定ウェハに対して行なわれた一の処理工程
の処理結果を測定しても、ロット内ウェハに対して行な
われた一の処理工程の平均的な処理結果を得ることがで
きないという問題が生じる。
【0014】以下、従来の測定ウェハ決定方法の第1の
問題点について、ロットを構成する5枚の半導体ウェハ
のそれぞれの上に堆積された被加工膜に対してエッチン
グを行なった後に残存する被加工膜の膜厚つまりエッチ
ング後膜厚を測定する場合を例として、図10(a)、
(b)を参照しながら説明する。尚、図10(a)、
(b)においては、基板となる各半導体ウェハの図示を
省略している。
【0015】図10(a)は、ウェハ番号(No.)1
〜5の各半導体ウェハに対して被加工膜を堆積する工程
つまり膜堆積工程が行われた結果を示している。
【0016】図10(a)に示すように、No.1〜5
の各半導体ウェハの堆積膜厚はs1、s2、s3、s4
及びs5であり、No.1の半導体ウェハの堆積膜厚s
1が所定の目標値(以下、目標堆積膜厚と称する)から
最も大きくずれている。
【0017】図10(b)は、膜堆積工程後に、No.
1〜5の各半導体ウェハに対してエッチング工程が行な
われた結果を示している。
【0018】このとき、例えば、膜堆積工程での目標堆
積膜厚とエッチング工程での目標膜厚との差に基づき算
出された同一のエッチング時間を用いて、No.1〜5
の各半導体ウェハに対してエッチング工程が行なわれて
いる場合、No.1〜5の各半導体ウェハにおける被加
工膜のエッチング量つまりエッチング深さは略等しいと
考えられる。その場合、図10(b)に示すように、N
o.1〜5の各半導体ウェハのエッチング後膜厚がt
1、t2、t3、t4及びt5であるとすると、No.
1の半導体ウェハのエッチング後膜厚t1が、No.1
〜5の各半導体ウェハのエッチング後膜厚t1〜t5の
平均値(以下、エッチング後膜厚平均と称する)から最
も大きくずれる。
【0019】従って、No.1の半導体ウェハつまりウ
ェハ番号が最小の半導体ウェハを測定ウェハとしてエッ
チング後膜厚の測定を行なっても、No.1〜5の各半
導体ウェハの平均的なエッチング後膜厚を得ることがで
きない。
【0020】(従来の測定ウェハ決定方法の第2の問題
点)ロット内ウェハに対して行なわれた一の処理工程の
処理結果を測定ウェハを用いて測定すると共に該測定ウ
ェハを測定後に破棄する必要があるときに、一の処理工
程よりも前にロット内ウェハに対して行なわれた他の処
理工程の処理結果の目標値に近い処理結果を有する半導
体ウェハ、つまり良好な処理結果を有する半導体ウェハ
が測定ウェハとして決定されている場合、該良好な処理
結果を有する半導体ウェハが破棄されてしまうという問
題が生じる。
【0021】以下、従来の測定ウェハ決定方法の第2の
問題点について、ロットを構成する5枚の半導体ウェハ
のそれぞれの上に多層配線構造を形成した後に各半導体
ウェハ表面の段差を測定する場合を例として、図11
(a)、(b)を参照しながら説明する。尚、半導体ウ
ェハ表面の段差の測定(以下、段差測定と称する)は、
半導体ウェハ上の被加工膜等にエッチング等により規格
通りの段差が形成されているかどうかを測定するもので
あり、例えば微小な針等で物理的に半導体ウェハ表面を
なぞることにより行なわれる。従って、段差測定に用い
られた半導体ウェハは以降の処理工程に用いられること
なく破棄される。
【0022】図11(a)は、ウェハ番号(No.)1
〜5の各半導体ウェハに対して下層配線を形成する工程
つまり下層配線形成工程が行われた結果を示している。
【0023】図11(a)に示すように、No.1〜5
の各半導体ウェハつまり各基板1の上に、例えばアルミ
ニウム膜からなる下層配線2がそれぞれ形成されてい
る。また、下層配線形成工程後に測定されたNo.1〜
5の各半導体ウェハの下層配線2の電気特性データ、例
えば電気抵抗(以下、下層配線抵抗と称する)はr1、
r2、r3、r4及びr5であり、No.1の半導体ウ
ェハの下層配線抵抗r1が、下層配線抵抗の目標値に最
も近い。すなわち、No.1の半導体ウェハの下層配線
2の電気特性データは、No.2〜5の各半導体ウェハ
の下層配線2の電気特性データよりも良好である。
【0024】図11(b)は、下層配線形成工程後に、
No.1〜5の各半導体ウェハに対して上層配線を形成
する工程つまり上層配線形成工程が行なわれた結果を示
している。
【0025】図11(b)に示すように、下層配線2が
形成されたNo.1〜5の各半導体ウェハつまり各基板
1の上に層間絶縁膜3がそれぞれ堆積されていると共
に、各層間絶縁膜3の上に例えばアルミニウム膜からな
る上層配線4がそれぞれ形成されている。上層配線4
は、層間絶縁膜3の上に堆積されたアルミニウム膜等に
対してエッチングを行なうことにより形成される。
【0026】このとき、No.1の半導体ウェハつまり
ウェハ番号が最小の半導体ウェハを測定ウェハとして段
差測定を行なった場合、下層配線2の電気特性データが
最良のNo.1の半導体ウェハが段差測定によって破棄
されてしまう。
【0027】ところで、従来、製品となる半導体装置が
過剰に製造されてしまう事態を回避するために、全ての
処理工程が終了したロットにおける歩留まりを考慮し
て、新たに振り出されるロット(最初の処理工程に用い
られる製造装置に搬入されるロット)の数の調整が行な
われたり、又は、新たに振り出されるロットを構成する
半導体ウェハの枚数の調整(以下、ウェハ数調整と称す
る)が行なわれたりしている。
【0028】しかしながら、従来のウェハ数調整方法に
よると、例えばロットの処理中に歩留まりが向上しつつ
ある場合、既に振り出されているロットについては全て
のロット内ウェハに対して所定の処理工程が行なわれる
ので、製品となる半導体装置が過剰に製造されてしま
う。また、ロット内ウェハに対して枚葉処理式装置によ
る処理工程が行なわれる場合には、TAT(Turn
Around Time)が不必要に長くなってしま
う。
【0029】前記に鑑み、本発明は、処理工程の処理結
果が大部分のロット内ウェハについて規格内になるよう
に先行ウェハを決定することを第1の目的とし、処理工
程の平均的な処理結果が得られるように又は良好な処理
結果を有する半導体ウェハが破棄されないように測定ウ
ェハを決定することを第2の目的とし、製品となる半導
体装置が過剰に製造されてしまう事態を防止すると共に
TATを低減することを第3の目的とする。
【0030】
【課題を解決するための手段】前記の第1の目的を達成
するため、本発明に係る先行ウェハ決定方法は、1つの
ロットを構成する複数枚の半導体ウェハの中から少なく
とも1枚の半導体ウェハよりなる先行ウェハを決定する
工程と、先行ウェハに対して、半導体装置を製造するた
めの複数の処理工程のうちの一の処理工程を行なう工程
と、先行ウェハに対して行なわれた一の処理工程の処理
結果を確認した後、複数枚の半導体ウェハのうちの先行
ウェハ以外の他の半導体ウェハに対して一の処理工程を
行なう工程とを備え、先行ウェハを決定する工程は、複
数の処理工程のうち一の処理工程よりも前に複数枚の半
導体ウェハに対して行なわれた他の処理工程の処理結果
に基づいて先行ウェハを決定する工程を含む。
【0031】本発明の先行ウェハ決定方法によると、一
の処理工程よりも前にロット内ウェハ(ロットを構成す
る複数枚の半導体ウェハ)に対して行なわれた他の処理
工程の処理結果に基づき、ロット内ウェハの中から先行
ウェハを決定した後、先行ウェハに対して一の処理工程
を行なってその処理結果を確認し、その後、先行ウェハ
以外のロット内ウェハに対して一の処理工程を行なう。
このため、ロット内ウェハに対して行なわれた他の処理
工程の処理結果のばらつきを考慮して、一の処理工程に
先行処理を適用できる。従って、他の処理工程の処理結
果が一の処理工程の処理結果に影響を及ぼす場合、ロッ
ト内ウェハに対して行なわれた一の処理工程の処理結果
のばらつきを抑制して、大部分のロット内ウェハについ
て一の処理工程の処理結果を規格内にすることができ
る。
【0032】本発明の先行ウェハ決定方法において、先
行ウェハを決定する工程は、複数枚の半導体ウェハのう
ち、複数枚の半導体ウェハに対して行なわれた他の処理
工程の処理結果の平均値に近い処理結果を有する半導体
ウェハを先行ウェハとして決定する工程を含むことが好
ましい。
【0033】このようにすると、先行ウェハに対して行
なわれた一の処理工程の処理結果がその目標値と等しく
なるように一の処理工程の処理条件を調節することによ
り、先行ウェハ以外のロット内ウェハに対して行なわれ
た一の処理工程の処理結果をその目標値に確実に近づけ
ることができる。従って、ロット内ウェハのうち一の処
理工程の処理結果が規格外となって破棄される半導体ウ
ェハを確実に少なくすることができる。
【0034】前記の第2の目的を達成するため、本発明
に係る測定ウェハ決定方法は、1つのロットを構成する
複数枚の半導体ウェハの中から少なくとも1枚の半導体
ウェハよりなる測定ウェハを決定する工程と、複数枚の
半導体ウェハに対して、半導体装置を製造するための複
数の処理工程のうちの一の処理工程を行なう工程と、測
定ウェハに対して行なわれた一の処理工程の処理結果を
測定する工程とを備え、測定ウェハを決定する工程は、
複数の処理工程のうち一の処理工程よりも前に複数枚の
半導体ウェハに対して行なわれた他の処理工程の処理結
果に基づいて測定ウェハを決定する工程を含む。
【0035】本発明の測定ウェハ決定方法によると、一
の処理工程よりも前にロット内ウェハに対して行なわれ
た他の処理工程の処理結果に基づき、ロット内ウェハの
中から測定ウェハを決定すると共に、ロット内ウェハに
対して一の処理工程を行なった後、測定ウェハに対して
行なわれた一の処理工程の処理結果を測定する。このた
め、ロット内ウェハに対して行なわれた他の処理工程の
処理結果のばらつきを考慮して、測定ウェハを用いて一
の処理工程の処理結果を測定できる。従って、他の処理
工程の処理結果が一の処理工程の処理結果に影響を及ぼ
す場合、ロット内ウェハに対して行なわれた一の処理工
程の平均的な処理結果を得ることができる。また、一の
処理工程の処理結果を測定した後に測定ウェハを破棄す
る必要がある場合、他の処理工程の良好な処理結果を有
する半導体ウェハが破棄される事態を回避できる。
【0036】本発明の測定ウェハ決定方法において、測
定ウェハを決定する工程は、複数枚の半導体ウェハのう
ち、複数枚の半導体ウェハに対して行なわれた他の処理
工程の処理結果の平均値に近い処理結果を有する半導体
ウェハを測定ウェハとして決定する工程を含むことが好
ましい。
【0037】このようにすると、他の処理工程の処理結
果が一の処理工程の処理結果に影響を及ぼす場合、ロッ
ト内ウェハに対して行なわれた一の処理工程の平均的な
処理結果を確実に得ることができる。
【0038】また、本発明の測定ウェハ決定方法におい
て、測定ウェハを決定する工程は、複数枚の半導体ウェ
ハのうち、他の処理工程の処理結果の目標値から大きく
ずれた処理結果を有する半導体ウェハを測定ウェハとし
て決定する工程を含むことが好ましい。
【0039】このようにすると、一の処理工程の処理結
果を測定した後に測定ウェハを破棄する必要がある場
合、他の処理工程の処理結果の目標値に近い処理結果を
有する半導体ウェハ、つまり他の処理工程の良好な処理
結果を有する半導体ウェハが破棄される事態を確実に回
避できる。
【0040】前記の第3の目的を達成するため、本発明
に係るウェハ数調整方法は、複数枚の半導体ウェハによ
り構成される一のロットから除外しようとする半導体ウ
ェハである除外ウェハを決定する工程と、除外ウェハを
一のロットから除外した後、一のロットに含まれる残り
の半導体ウェハに対して、半導体装置を製造するための
複数の処理工程のうちの一の処理工程を行なう工程とを
備え、除外ウェハを決定する工程は、複数の処理工程が
既に行なわれた他のロットにおける歩留まりと、複数の
処理工程のうち一の処理工程よりも前に複数枚の半導体
ウェハに対して行なわれた他の処理工程の処理結果とに
基づいて除外ウェハを決定する工程を含む。
【0041】本発明のウェハ数調整方法によると、全て
の処理工程が終了した他のロットにおける歩留まりと、
一の処理工程よりも前に一のロット内ウェハ(一のロッ
トを構成する半導体ウェハ)に対して行なわれた他の処
理工程の処理結果とに基づき、一のロットから除外しよ
うとする除外ウェハを決定した後、該除外ウェハを一の
ロットから除外して残りの半導体ウェハに対して一の処
理工程を行なう。このため、一のロットの処理中にプロ
セスの改善によって歩留まりが向上しつつある場合、一
のロット内ウェハに対して一の処理工程を行なう前に、
その時点での歩留まりと他の処理工程の処理結果とに応
じて、一のロット内ウェハの枚数を減らすことができ
る。従って、製品となる半導体装置が過剰に製造されて
しまう事態を防止できると共に、一の処理工程以降に一
のロット内ウェハに対して枚葉処理式装置による処理工
程が行なわれる場合、一のロットから除外された除外ウ
ェハの枚数だけTATを低減できる。
【0042】本発明のウェハ数調整方法において、除外
ウェハを決定する工程は、歩留まりに基づき除外ウェハ
の枚数である除外数を算出した後、複数枚の半導体ウェ
ハのうち、他の処理工程の処理結果の目標値から大きく
ずれた処理結果を有する除外数の半導体ウェハを除外ウ
ェハとして決定する工程を含むことが好ましい。
【0043】このようにすると、他の処理工程の処理結
果の目標値に近い処理結果を有する半導体ウェハつまり
他の処理工程の良好な処理結果を有する半導体ウェハが
除外される事態を回避しつつ、一のロット内ウェハの枚
数を減らすことができる。
【0044】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る先行ウェハ決定方法について、
ロットを構成する5枚の半導体ウェハのそれぞれの上に
堆積された被加工膜に対してエッチングを行なう工程
(以下、エッチング工程と称する)に先行処理を用いる
場合を例として、図面を参照しながら説明する。
【0045】尚、第1の実施形態においては、半導体装
置を製造するためにロットに対して複数の処理工程(処
理工程の処理結果を得るための測定工程を含む)が行な
われるものとする。また、先行処理の対象となるエッチ
ング工程は第n番目(n>1)の処理工程であるとす
る。
【0046】図1は、第1の実施形態に係る先行ウェハ
決定方法のフロー図を示す。
【0047】まず、ステップS11において、ウェハ番
号(No.)1〜5の各半導体ウェハに対して第1番目
から第i番目(1≦i≦n−1)までの処理工程を行な
う。但し、第1番目から第i番目の処理工程のうちのい
ずれか1つの処理工程は、No.1〜5の各半導体ウェ
ハのそれぞれの上に被加工膜を堆積する膜堆積工程であ
る。
【0048】次に、ステップS12において、第j番目
(i≦j≦n−1)の処理工程として、No.1〜5の
各半導体ウェハに対して行なわれた膜堆積工程の処理結
果、つまりNo.1〜5の各半導体ウェハのそれぞれの
上に堆積された被加工膜の膜厚(以下、堆積膜厚と称す
る)を測定する処理結果測定工程を行なう。
【0049】図2(a)は、No.1〜5の各半導体ウ
ェハに対して行なわれた膜堆積工程の処理結果を示して
いる。但し、図2(a)において基板となる各半導体ウ
ェハの図示を省略している。
【0050】図2(a)に示すように、No.1〜5の
各半導体ウェハの堆積膜厚はD1、D2、D3、D4及
びD5であり、No.2の半導体ウェハの堆積膜厚D2
が、No.1〜5の各半導体ウェハの堆積膜厚D1〜D
5の平均値(以下、堆積膜厚平均と称する)に最も近
い。
【0051】次に、ステップS13において、No.1
〜5の各半導体ウェハに対して第(j+1)番目から第
(n−1)番目までの処理工程を行なう。
【0052】次に、ステップS14(先行ウェハ選択工
程)において、No.1〜5の各半導体ウェハのうち、
処理結果測定工程で測定された膜堆積工程の処理結果の
平均値(堆積膜厚平均)に最も近い堆積膜厚を有するN
o.2の半導体ウェハを、第n番目の処理工程における
先行ウェハとして決定する。
【0053】次に、ステップS15において、ステップ
S14で先行ウェハとして決定されたNo.2の半導体
ウェハに対して第n番目の処理工程つまりエッチング工
程を行なう。具体的には、No.2の半導体ウェハに対
してエッチング工程を、残存する被加工膜の膜厚つまり
エッチング後膜厚が目標膜厚と等しくなるように行なっ
て、該エッチング工程に要するエッチング時間を求め
る。
【0054】次に、ステップS16において、ステップ
S15で求められたエッチング時間を用いてNo.1及
びNo.3〜5の各半導体ウェハに対してエッチング工
程を行なう。このとき、No.1〜5の各半導体ウェハ
における被加工膜のエッチング量つまりエッチング深さ
は略等しいと考えられる。
【0055】図2(b)は、No.1〜5の各半導体ウ
ェハに対して行なわれたエッチング工程の処理結果を示
している。但し、図2(b)において基板となる各半導
体ウェハの図示を省略している。
【0056】図2(b)に示すように、No.1及びN
o.3〜5の各半導体ウェハのエッチング後膜厚と目標
膜厚との間のずれは小さく、No.1及びNo.3〜5
の各半導体ウェハのエッチング後膜厚はいずれも規格内
(規格下限値と規格上限値との間)にある。但し、図2
(b)において、E1、E3、E4及びE5は、No.
1及びNo.3〜5の各半導体ウェハのエッチング後膜
厚と目標膜厚との間のずれを示し、破線により囲まれた
領域は、図2(a)に示す膜堆積工程で堆積された被加
工膜のうちエッチング工程で除去された部分を示す。
【0057】以上に説明したように、第1の実施形態に
よると、エッチング工程よりも前にロット内ウェハに対
して行なわれた膜堆積工程の処理結果に基づき、ロット
内ウェハの中から先行ウェハを決定した後、先行ウェハ
に対してエッチング工程を行なってその処理結果に基づ
きエッチング時間を調整し、その後、先行ウェハ以外の
ロット内ウェハに対してエッチング工程を行なう。この
ため、ロット内ウェハに対して行なわれた膜堆積工程の
処理結果(堆積膜厚)のばらつきを考慮して、エッチン
グ工程に先行処理を適用できる。従って、ロット内ウェ
ハに対して行なわれたエッチング工程の処理結果(エッ
チング後膜厚)のばらつきを抑制して、大部分のロット
内ウェハのエッチング後膜厚を規格内にすることができ
る。
【0058】また、第1の実施形態によると、ロット内
ウェハのうち堆積膜厚平均に最も近い堆積膜厚を有する
半導体ウェハを先行ウェハとして決定するため、先行ウ
ェハのエッチング後膜厚がその目標値(目標膜厚)と等
しくなるようにエッチング時間を調節することにより、
先行ウェハ以外のロット内ウェハのエッチング後膜厚を
目標膜厚に確実に近づけることができる。従って、ロッ
ト内ウェハのうちエッチング後膜厚が規格外となって破
棄される半導体ウェハを確実に少なくすることができ
る。
【0059】尚、第1の実施形態において、ロットを構
成する半導体ウェハの枚数は特に限定されない。
【0060】また、第1の実施形態において、先行ウェ
ハ選択工程を行なうタイミングは、処理結果測定工程と
エッチング工程との間であれば特に限定されない。
【0061】また、第1の実施形態において、先行処理
の対象となるエッチング工程における先行ウェハを、エ
ッチング工程よりも前に行なわれた膜堆積工程の処理結
果(堆積膜厚)に基づき決定したが、これに限られず、
先行処理の対象となる一の処理工程における先行ウェハ
を、一の処理工程よりも前に行なわれた他の処理工程の
処理結果に基づき決定してもよい。
【0062】また、第1の実施形態において、ロットを
構成する全ての半導体ウェハについて膜堆積工程の処理
結果(堆積膜厚)を測定して、測定された堆積膜厚の平
均値に最も近い堆積膜厚を有する1枚の半導体ウェハを
先行ウェハとして決定したが、これに代えて、ロットを
構成する一部(少なくとも2枚)の半導体ウェハについ
て堆積膜厚を測定して、測定された堆積膜厚の平均値に
最も近い堆積膜厚を有する1枚の半導体ウェハを先行ウ
ェハとして決定してもよい。また、ロットを構成する全
て又は一部の半導体ウェハについて堆積膜厚を測定し
て、測定された堆積膜厚の堆積膜厚の平均値に近い堆積
膜厚を有する複数枚の半導体ウェハを先行ウェハとして
決定してもよい。
【0063】(第2の実施形態)以下、本発明の第2の
実施形態に係る測定ウェハ決定方法について、ロットを
構成する5枚の半導体ウェハのそれぞれの上に堆積され
た被加工膜に対してエッチングを行なった後に残存する
被加工膜の膜厚つまりエッチング後膜厚を測定する場合
を例として、図面を参照しながら説明する。
【0064】尚、第2の実施形態においては、半導体装
置を製造するためにロットに対して複数の処理工程(処
理工程の処理結果を得るための測定工程を含む)が行な
われるものとする。また、エッチング後膜厚を測定する
工程(以下、エッチ後膜厚測定工程と称する)は第n番
目(n>1)の処理工程であるとする。
【0065】図3は、第2の実施形態に係る測定ウェハ
決定方法のフロー図を示す。
【0066】まず、ステップS21において、ウェハ番
号(No.)1〜5の各半導体ウェハに対して第1番目
から第i番目(1≦i≦n−1)までの処理工程を行な
う。但し、第1番目から第i番目の処理工程のうちのい
ずれか1つの処理工程は、No.1〜5の各半導体ウェ
ハのそれぞれの上に被加工膜を堆積する膜堆積工程であ
る。
【0067】次に、ステップS22において、第j番目
(i≦j≦n−1)の処理工程として、No.1〜5の
各半導体ウェハに対して行なわれた膜堆積工程の処理結
果、つまりNo.1〜5の各半導体ウェハのそれぞれの
上に堆積された被加工膜の堆積膜厚を測定する処理結果
測定工程を行なう。
【0068】図4(a)は、No.1〜5の各半導体ウ
ェハに対して行なわれた膜堆積工程の処理結果を示して
いる。但し、図4(a)において基板となる各半導体ウ
ェハの図示を省略している。
【0069】図4(a)に示すように、No.1〜5の
各半導体ウェハの堆積膜厚はS1、S2、S3、S4及
びS5であり、No.2の半導体ウェハの堆積膜厚S2
が、No.1〜5の各半導体ウェハの堆積膜厚S1〜S
5の平均値(以下、堆積膜厚平均と称する)に最も近
い。
【0070】次に、ステップS23において、No.1
〜5の各半導体ウェハに対して第(j+1)番目から第
(n−1)番目までの処理工程を行なう。但し、第(j
+1)番目から第(n−1)番目の処理工程のうちのい
ずれか1つの処理工程は、No.1〜5の各半導体ウェ
ハのそれぞれの上に堆積された被加工膜に対してエッチ
ングを行なうエッチング工程である。
【0071】図4(b)は、No.1〜5の各半導体ウ
ェハに対して行なわれたエッチング工程の処理結果を示
している。但し、図4(b)において基板となる各半導
体ウェハの図示を省略している。
【0072】このとき、例えば、膜堆積工程での目標堆
積膜厚とエッチング工程での目標膜厚との差に基づき算
出された同一のエッチング時間を用いて、No.1〜5
の各半導体ウェハに対してエッチング工程が行なわれて
いる場合、No.1〜5の各半導体ウェハにおける被加
工膜のエッチング量つまりエッチング深さは略等しいと
考えられる。その場合、図4(b)に示すように、N
o.1〜5の各半導体ウェハのエッチング後膜厚がT
1、T2、T3、T4及びT5であるとすると、No.
2の半導体ウェハのエッチング後膜厚T2が、No.1
〜5の各半導体ウェハのエッチング後膜厚T1〜T5の
平均値つまりエッチング後膜厚平均に最も近くなる。
【0073】次に、ステップS24(測定ウェハ選択工
程)において、No.1〜5の各半導体ウェハのうち、
処理結果測定工程で測定された膜堆積工程の処理結果の
平均値(堆積膜厚平均)に最も近い堆積膜厚を有するN
o.2の半導体ウェハを、第n番目の処理工程における
測定ウェハとして決定する。
【0074】次に、ステップS25において、第n番目
の処理工程として、ステップS24で測定ウェハとして
決定されたNo.2の半導体ウェハに対してエッチ後膜
厚測定工程を行なう。これにより、エッチング後膜厚平
均に最も近いNo.2の半導体ウェハのエッチング後膜
厚T2が測定値として得られる。
【0075】以上に説明したように、第2の実施形態に
よると、エッチング工程よりも前にロット内ウェハに対
して行なわれた膜堆積工程の処理結果に基づき、ロット
内ウェハの中から測定ウェハを決定した後、ロット内ウ
ェハに対してエッチング工程を行ない、その後、測定ウ
ェハに対してエッチ後膜厚測定工程を行なう。このた
め、ロット内ウェハのうち堆積膜厚平均に最も近い堆積
膜厚を有する半導体ウェハを測定ウェハとして、エッチ
ング工程の処理結果(エッチング後膜厚)を測定できる
ので、ロット内ウェハの平均的なエッチング後膜厚を測
定値として得ることができる。
【0076】尚、第2の実施形態において、ロットを構
成する半導体ウェハの枚数は特に限定されない。
【0077】また、第2の実施形態において、測定ウェ
ハ選択工程を行なうタイミングは、処理結果測定工程と
エッチ後膜厚測定工程との間であれば特に限定されな
い。
【0078】また、第2の実施形態において、エッチン
グ工程の処理結果を測定するためのエッチ後膜厚測定工
程における測定ウェハを、エッチング工程よりも前に行
なわれた膜堆積工程の処理結果に基づき決定したが、こ
れに限られず、一の処理工程の処理結果を測定するため
の一の測定工程における測定ウェハを、一の処理工程よ
りも前に行なわれた他の処理工程の処理結果に基づき決
定してもよい。
【0079】また、第2の実施形態において、ロットを
構成する全ての半導体ウェハについて膜堆積工程の処理
結果(堆積膜厚)を測定して、測定された堆積膜厚の平
均値に最も近い堆積膜厚を有する1枚の半導体ウェハを
測定ウェハとして決定したが、これに代えて、ロットを
構成する一部(少なくとも2枚)の半導体ウェハについ
て堆積膜厚を測定して、測定された堆積膜厚の平均値に
最も近い堆積膜厚を有する1枚の半導体ウェハを測定ウ
ェハとして決定してもよい。また、ロットを構成する全
て又は一部の半導体ウェハについて堆積膜厚を測定し
て、測定された堆積膜厚の平均値に近い堆積膜厚を有す
る複数枚の半導体ウェハを測定ウェハとして決定しても
よい。
【0080】(第3の実施形態)以下、本発明の第3の
実施形態に係る測定ウェハ決定方法について、ロットを
構成する5枚の半導体ウェハのそれぞれの上に多層配線
構造を形成した後に各半導体ウェハ表面の段差を測定す
る場合を例として、図面を参照しながら説明する。
【0081】尚、第3の実施形態においては、半導体装
置を製造するためにロットに対して複数の処理工程(処
理工程の処理結果を得るための測定工程を含む)が行な
われるものとする。また、半導体ウェハ表面の段差を測
定する工程(以下、段差測定工程と称する)は第n番目
(n>1)の処理工程であるとする。さらに、第3の実
施形態に係る測定ウェハ決定方法は、段差測定工程等の
ように測定後に測定ウェハを破棄する必要がある場合に
おける測定ウェハ決定方法を対象とする。
【0082】図5は、第3の実施形態に係る測定ウェハ
決定方法のフロー図を示す。
【0083】まず、ステップS31において、ウェハ番
号(No.)1〜5の各半導体ウェハに対して第1番目
から第i番目(1≦i≦n−1)までの処理工程を行な
う。但し、第1番目から第i番目の処理工程のうちのい
ずれか1つの処理工程は、No.1〜5の各半導体ウェ
ハのそれぞれの上に下層配線を形成する下層配線形成工
程である。
【0084】次に、ステップS32において、第j番目
(i≦j≦n−1)の処理工程として、No.1〜5の
各半導体ウェハに対して行なわれた下層配線形成工程の
処理結果、つまりNo.1〜5の各半導体ウェハのそれ
ぞれの上に形成された下層配線の電気特性データ、例え
ば電気抵抗(以下、下層配線抵抗と称する)を測定する
処理結果測定工程を行なう。
【0085】図6(a)は、No.1〜5の各半導体ウ
ェハに対して行なわれた下層配線形成工程の処理結果を
示している。
【0086】図6(a)に示すように、No.1〜5の
各半導体ウェハつまり各基板11の上に、例えばアルミ
ニウム膜からなる下層配線12がそれぞれ形成されてい
る。また、No.1〜5の各半導体ウェハの下層配線抵
抗はR1、R2、R3、R4及びR5であり、No.3
の半導体ウェハの下層配線抵抗R3が、下層配線抵抗の
目標値(以下、抵抗目標値と称する)から最も大きくず
れている。すなわち、No.3の半導体ウェハの下層配
線2の電気特性データは、No.1、2、4及び5の各
半導体ウェハの下層配線2の電気特性データよりも悪
い。
【0087】次に、ステップS33において、No.1
〜5の各半導体ウェハに対して第(j+1)番目から第
(n−1)番目までの処理工程を行なう。但し、第(j
+1)番目から第(n−1)番目の処理工程のうちのい
ずれか1つの処理工程は、No.1〜5の各半導体ウェ
ハのそれぞれの上に上層配線を形成する上層配線形成工
程である。
【0088】図6(b)は、No.1〜5の各半導体ウ
ェハに対して行なわれた上層配線形成工程の処理結果を
示している。
【0089】図6(b)に示すように、下層配線12が
形成されたNo.1〜5の各半導体ウェハつまり各基板
11の上に層間絶縁膜13がそれぞれ堆積されていると
共に、各層間絶縁膜13の上に例えばアルミニウム膜か
らなる上層配線14がそれぞれ形成されている。上層配
線14は、層間絶縁膜13の上に堆積されたアルミニウ
ム膜等に対してエッチングを行なうことにより形成され
る。
【0090】次に、ステップS34(測定ウェハ選択工
程)において、処理結果測定工程で測定された下層配線
形成工程の処理結果(下層配線抵抗)に基づいて、N
o.1〜5の各半導体ウェハのうち、抵抗目標値から最
も大きくずれた下層配線抵抗を有するNo.3の半導体
ウェハを、第n番目の処理工程における測定ウェハとし
て決定する。
【0091】次に、ステップS35において、第n番目
の処理工程として、ステップS34で測定ウェハとして
決定されたNo.3の半導体ウェハに対して段差測定工
程を行なう。これにより、下層配線抵抗がその目標値か
ら最も大きくずれているNo.3の半導体ウェハが段差
測定工程後に破棄される。但し、処理結果測定工程で測
定される下層配線抵抗つまり電気特性データの良し悪し
と、段差測定工程で測定される半導体ウェハ表面の段差
の良し悪しとは無関係である。
【0092】以上に説明したように、第3の実施形態に
よると、上層配線形成工程よりも前にロット内ウェハに
対して行なわれた下層配線形成工程の処理結果に基づ
き、ロット内ウェハの中から測定ウェハを決定した後、
ロット内ウェハに対して上層配線形成工程を行ない、そ
の後、測定ウェハに対して段差測定工程を行なう。この
ため、ロット内ウェハのうち抵抗目標値から最も大きく
ずれた下層配線抵抗を有する半導体ウェハを測定ウェハ
として段差測定工程を行なえるので、抵抗目標値に近い
下層配線抵抗を有する半導体ウェハ、つまり良好な電気
特性データを有する半導体ウェハが段差測定工程後に破
棄される事態を回避できる。
【0093】尚、第3の実施形態において、ロットを構
成する半導体ウェハの枚数は特に限定されない。
【0094】また、第3の実施形態において、測定ウェ
ハ選択工程を行なうタイミングは、処理結果測定工程と
段差測定工程との間であれば特に限定されない。
【0095】また、第3の実施形態において、上層配線
形成工程の処理結果を測定するための段差測定工程にお
ける測定ウェハを、上層配線形成工程よりも前に行なわ
れた下層配線形成工程の処理結果に基づき決定したが、
これに限られず、一の処理工程の処理結果を測定するた
めの一の測定工程における測定ウェハを、一の処理工程
よりも前に行なわれた他の処理工程の処理結果に基づき
決定してもよい。
【0096】また、第3の実施形態において、ロットを
構成する全ての半導体ウェハについて下層配線形成工程
の処理結果(下層配線抵抗)を測定して、抵抗目標値か
ら最も大きくずれた下層配線抵抗を有する1枚の半導体
ウェハを測定ウェハとして決定したが、これに代えて、
ロットを構成する一部(少なくとも2枚)の半導体ウェ
ハについて下層配線抵抗を測定して、抵抗目標値から最
も大きくずれた下層配線抵抗を有する1枚の半導体ウェ
ハを測定ウェハとして決定してもよい。また、ロットを
構成する全て又は一部の半導体ウェハについて下層配線
抵抗を測定して、抵抗目標値から大きくずれた下層配線
抵抗を有する複数枚の半導体ウェハを測定ウェハとして
決定してもよい。
【0097】(第4の実施形態)以下、本発明の第4の
実施形態に係るウェハ数調整方法について図面を参照し
ながら説明する。
【0098】尚、第4の実施形態においては、半導体装
置を製造するために複数のロットに対して順次複数の処
理工程(処理工程の処理結果を得るための測定工程を含
む)が行なわれるものとする。また、各ロットは複数枚
の半導体ウェハから構成されていると共に、各半導体ウ
ェハからは複数の半導体装置(以下、半導体チップと称
する)が製品として生成されるものとする。さらに、第
4の実施形態に係るウェハ数調整方法は、ロットの処理
中にプロセスの改善によって歩留まりが向上しつつある
場合におけるウェハ数調整方法を対象とする。
【0099】図7は、第4の実施形態に係るウェハ数調
整方法のフロー図を示す。
【0100】まず、ステップS41において、一のロッ
トを新たに振り出す前に、その時点で全ての処理工程が
終了した他のロットにおける歩留まり(以下、振り出し
時歩留まりと称する)と、各ロットに要求されている半
導体チップの数(以下、要求チップ数と称する)とに基
づき、振り出し時に一のロットに必要な半導体ウェハの
枚数(以下、必要ウェハ枚数と称する)を求める。その
後、必要ウェハ枚数の半導体ウェハにより構成される一
のロットを振り出す。
【0101】例えば、歩留まり100%のときに一枚の
半導体ウェハから取れる半導体チップの数(以下、チッ
プ取れ数と称する)が100個である場合、振り出し時
歩留まりが60%、要求チップ数が3000個とする
と、振り出し時における一のロットの必要ウェハ枚数X
1は、X1=3000÷(100×0.60)より50
枚と計算される。
【0102】次に、ステップS42において、一のロッ
トを構成する半導体ウェハ(以下、一のロット内ウェハ
と称する)に対して第1番目から第i番目(1≦i≦n
−1)までの処理工程を行なう。
【0103】次に、ステップS43において、第j番目
(i≦j≦n−1)の処理工程として、一のロット内ウ
ェハに対して行なわれた第1番目から第i番目までの処
理工程のうちのいずれかの処理結果(以下、単に処理結
果と称する)を測定する処理結果測定工程を行なう。
【0104】次に、ステップS44において、一のロッ
ト内ウェハに対して第(j+1)番目から第(n−1)
番目までの処理工程を行なう。
【0105】次に、ステップS45において、一のロッ
ト内ウェハに対して第n番目の処理工程を行なう前に、
その時点で全ての処理工程が終了した他のロットにおけ
る歩留まり(以下、進行時歩留まりと称する)が振り出
し時歩留まりよりも向上している場合、一のロット内ウ
ェハから除外しようとする半導体ウェハである除外ウェ
ハの枚数を算出する。
【0106】以下、除外ウェハの枚数の算出方法につい
て、図8を参照しながら具体的に説明する。
【0107】図8は、一のロットの処理中に歩留まりが
向上している様子の一例を示す図である。
【0108】図8に示すように、例えば、振り出し時歩
留まり60%に対して、第n番目の処理工程が行なわれ
る時点(現在)での進行時歩留まりが75%と向上して
いる場合、現在の一のロットの必要ウェハ枚数X2は、
X2=3000÷(100×0.75)より40枚と計
算される(但し、ステップS41と同様にチップ取れ数
が100個、要求チップ数が3000個としている)。
また、振り出し時における一のロットの必要ウェハ枚数
X1が50枚であったので、除外ウェハの枚数(以下、
除外数と称する)Fは、F=50−40より10枚と計
算される。
【0109】次に、ステップS46(除外ウェハ選択工
程)において、処理結果測定工程で測定された処理結果
に基づき、一のロット内ウェハ(例えば50枚)のう
ち、処理結果の目標値から大きくずれた処理結果を有す
る除外数(例えば10枚)の半導体ウェハを除外ウェハ
として決定する。
【0110】次に、ステップS47において、ステップ
S46で決定された除外ウェハを一のロットから除外し
た後、一のロットに含まれる残りの半導体ウェハに対し
て第n番目以降の処理工程を行なう。
【0111】以上に説明したように、第4の実施形態に
よると、全ての処理工程が終了した他のロットにおける
歩留まりと、一の処理工程(第n番目の処理工程)より
も前に一のロット内ウェハに対して行なわれた他の処理
工程(第1番目から第i番目までの処理工程のうちのい
ずれか)の処理結果とに基づき、一のロットから除外し
ようとする除外ウェハを決定した後、該除外ウェハを一
のロットから除外して残りの半導体ウェハに対して一の
処理工程を行なう。このため、一のロットの処理中にプ
ロセスの改善によって歩留まりが向上しつつある場合、
一のロット内ウェハに対して一の処理工程を行なう前
に、その時点での歩留まりと他の処理工程の処理結果と
に応じて、一のロット内ウェハの枚数を減らすことがで
きる。従って、製品となる半導体チップが過剰に製造さ
れてしまう事態を防止できると共に、一の処理工程以降
に一のロット内ウェハに対して枚葉処理式装置による処
理工程が行なわれる場合、一のロットから除外された除
外ウェハの枚数だけTATを低減できる。
【0112】また、第4の実施形態によると、歩留まり
に基づき除外ウェハの枚数(除外数)を算出した後、処
理結果測定工程で測定された処理結果に基づき、一のロ
ット内ウェハのうち、処理結果の目標値から大きくずれ
た処理結果を有する除外数の半導体ウェハを除外ウェハ
として決定する。このため、処理結果の目標値に近い処
理結果を有する半導体ウェハつまり良好な処理結果を有
する半導体ウェハが除外される事態を回避しつつ、一の
ロット内ウェハの枚数を減らすことができる。
【0113】尚、第4の実施形態において、除外ウェハ
選択工程を行なうタイミングは、処理結果測定工程と第
n番目の処理工程との間であれば特に限定されない。
【0114】また、第4の実施形態において、ロットを
構成する全ての半導体ウェハについて処理結果を測定し
て、処理結果の目標値から大きくずれた処理結果を有す
る半導体ウェハを除外ウェハとして決定したが、これに
代えて、ロットを構成する一部(少なくとも2枚)の半
導体ウェハについて処理結果を測定して、処理結果の目
標値から大きくずれた処理結果を有する半導体ウェハを
除外ウェハとして決定してもよい。
【0115】
【発明の効果】本発明によると、ロットに対して行なわ
れた一の処理工程の処理結果のばらつきを抑制できるの
で、大部分のロット内ウェハについて一の処理工程の処
理結果を規格内にすることができる。
【0116】また、本発明によると、一の処理工程より
も前にロット内ウェハに対して行なわれた他の処理工程
の処理結果のばらつきを考慮して、測定ウェハを用いて
一の処理工程の処理結果を測定できる。従って、他の処
理工程の処理結果が一の処理工程の処理結果に影響を及
ぼす場合、ロット内ウェハに対して行なわれた一の処理
工程の平均的な処理結果を得ることができる。また、一
の処理工程の処理結果を測定した後に測定ウェハを破棄
する必要がある場合、他の処理工程の良好な処理結果を
有する半導体ウェハが破棄される事態を回避できる。
【0117】さらに、本発明によると、一のロット内ウ
ェハに対して一の処理工程を行なう前に、その時点での
歩留まりと他の処理工程の処理結果とに応じて、一のロ
ット内ウェハの枚数を減らすことができる。従って、製
品となる半導体装置が過剰に製造されてしまう事態を防
止できると共に、一の処理工程以降に一のロット内ウェ
ハに対して枚葉処理式装置による処理工程が行なわれる
場合、一のロットから除外された除外ウェハの枚数だけ
TATを低減できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る先行ウェハ決定
方法のフロー図である。
【図2】(a)は、本発明の第1の実施形態に係る先行
ウェハ決定方法において先行ウェハを決定するために用
いられた膜堆積工程の処理結果を示す図であり、(b)
は、本発明の第1の実施形態に係る先行ウェハ決定方法
により決定された先行ウェハを用いた先行処理が実施さ
れたエッチング工程の処理結果を示す図である。
【図3】本発明の第2の実施形態に係る測定ウェハ決定
方法のフロー図である。
【図4】(a)は、本発明の第2の実施形態に係る測定
ウェハ決定方法において測定ウェハを決定するために用
いられた膜堆積工程の処理結果を示す図であり、(b)
は、本発明の第2の実施形態に係る測定ウェハ決定方法
により決定された測定ウェハを用いた膜厚測定の対象と
なるエッチング工程の処理結果を示す図である。
【図5】本発明の第3の実施形態に係る測定ウェハ決定
方法のフロー図である。
【図6】(a)は、本発明の第3の実施形態に係る測定
ウェハ決定方法において測定ウェハを決定するために用
いられた下層配線形成工程の処理結果を示す図であり、
(b)は、本発明の第3の実施形態に係る測定ウェハ決
定方法により決定された測定ウェハを用いた段差測定の
対象となる上層配線形成工程の処理結果を示す図であ
る。
【図7】本発明の第4の実施形態に係るウェハ数調整方
法のフロー図である。
【図8】ロットの処理中に歩留まりが向上している様子
の一例を示す図である。
【図9】(a)は膜堆積工程の処理結果を示す図であ
り、(b)は、従来の先行ウェハ決定方法により決定さ
れた先行ウェハを用いた先行処理が実施されたエッチン
グ工程の処理結果を示す図である。
【図10】(a)は膜堆積工程の処理結果を示す図であ
り、(b)は、従来の測定ウェハ決定方法により決定さ
れた測定ウェハを用いた膜厚測定の対象となるエッチン
グ工程の処理結果を示す図である。
【図11】(a)は下層配線形成工程の処理結果を示す
図であり、(b)は、従来の測定ウェハ決定方法により
決定された測定ウェハを用いた段差測定の対象となる上
層配線形成工程の処理結果を示す図である。
【符号の説明】
11 基板 12 下層配線 13 層間絶縁膜 14 上層配線 D1、D2、D3、D4、D5、S1、S2、S3、S
4、S5 堆積膜厚 E1、E3、E4、E5 エッチング後膜厚と目標膜厚
との間のずれ T1、T2、T3、T4、T5 エッチング後膜厚 R1、R2、R3、R4、R5 下層配線抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成12年8月10日(2000.8.1
0)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 先行ウェハ決定方法、測定ウェハ決
定方法及びウェハ数調整方法
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0062
【補正方法】変更
【補正内容】
【0062】また、第1の実施形態において、ロットを
構成する全ての半導体ウェハについて膜堆積工程の処理
結果(堆積膜厚)を測定して、測定された堆積膜厚の平
均値に最も近い堆積膜厚を有する1枚の半導体ウェハを
先行ウェハとして決定したが、これに代えて、ロットを
構成する一部(少なくとも2枚)の半導体ウェハについ
て堆積膜厚を測定して、測定された堆積膜厚の平均値に
最も近い堆積膜厚を有する1枚の半導体ウェハを先行ウ
ェハとして決定してもよい。また、ロットを構成する全
て又は一部の半導体ウェハについて堆積膜厚を測定し
て、測定された堆積膜厚の平均値に近い堆積膜厚を有す
る複数枚の半導体ウェハを先行ウェハとして決定しても
よい。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0086
【補正方法】変更
【補正内容】
【0086】図6(a)に示すように、No.1〜5の
各半導体ウェハつまり各基板11の上に、例えばアルミ
ニウム膜からなる下層配線12がそれぞれ形成されてい
る。また、No.1〜5の各半導体ウェハの下層配線抵
抗はR1、R2、R3、R4及びR5であり、No.3
の半導体ウェハの下層配線抵抗R3が、下層配線抵抗の
目標値(以下、抵抗目標値と称する)から最も大きくず
れている。すなわち、No.3の半導体ウェハの下層配
線12の電気特性データは、No.1、2、4及び5の
各半導体ウェハの下層配線12の電気特性データよりも
悪い。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 1つのロットを構成する複数枚の半導体
    ウェハの中から少なくとも1枚の半導体ウェハよりなる
    先行ウェハを決定する工程と、 前記先行ウェハに対して、半導体装置を製造するための
    複数の処理工程のうちの一の処理工程を行なう工程と、 前記先行ウェハに対して行なわれた前記一の処理工程の
    処理結果を確認した後、前記複数枚の半導体ウェハのう
    ちの前記先行ウェハ以外の他の半導体ウェハに対して前
    記一の処理工程を行なう工程とを備え、 前記先行ウェハを決定する工程は、前記複数の処理工程
    のうち前記一の処理工程よりも前に前記複数枚の半導体
    ウェハに対して行なわれた他の処理工程の処理結果に基
    づいて前記先行ウェハを決定する工程を含むことを特徴
    とする先行ウェハ決定方法。
  2. 【請求項2】 前記先行ウェハを決定する工程は、前記
    複数枚の半導体ウェハのうち、前記複数枚の半導体ウェ
    ハに対して行なわれた前記他の処理工程の処理結果の平
    均値に近い処理結果を有する半導体ウェハを前記先行ウ
    ェハとして決定する工程を含むことを特徴とする請求項
    1に記載の先行ウェハ決定方法。
  3. 【請求項3】 1つのロットを構成する複数枚の半導体
    ウェハの中から少なくとも1枚の半導体ウェハよりなる
    測定ウェハを決定する工程と、 前記複数枚の半導体ウェハに対して、半導体装置を製造
    するための複数の処理工程のうちの一の処理工程を行な
    う工程と、 前記測定ウェハに対して行なわれた前記一の処理工程の
    処理結果を測定する工程とを備え、 前記測定ウェハを決定する工程は、前記複数の処理工程
    のうち前記一の処理工程よりも前に前記複数枚の半導体
    ウェハに対して行なわれた他の処理工程の処理結果に基
    づいて前記測定ウェハを決定する工程を含むことを特徴
    とする測定ウェハ決定方法。
  4. 【請求項4】 前記測定ウェハを決定する工程は、前記
    複数枚の半導体ウェハのうち、前記複数枚の半導体ウェ
    ハに対して行なわれた前記他の処理工程の処理結果の平
    均値に近い処理結果を有する半導体ウェハを前記測定ウ
    ェハとして決定する工程を含むことを特徴とする請求項
    3に記載の測定ウェハ決定方法。
  5. 【請求項5】 前記測定ウェハを決定する工程は、前記
    複数枚の半導体ウェハのうち、前記他の処理工程の処理
    結果の目標値から大きくずれた処理結果を有する半導体
    ウェハを前記測定ウェハとして決定する工程を含むこと
    を特徴とする請求項3に記載の測定ウェハ決定方法。
  6. 【請求項6】 複数枚の半導体ウェハにより構成される
    一のロットから除外しようとする半導体ウェハである除
    外ウェハを決定する工程と、 前記除外ウェハを前記一のロットから除外した後、前記
    一のロットに含まれる残りの半導体ウェハに対して、半
    導体装置を製造するための複数の処理工程のうちの一の
    処理工程を行なう工程とを備え、 前記除外ウェハを決定する工程は、前記複数の処理工程
    が既に行なわれた他のロットにおける歩留まりと、前記
    複数の処理工程のうち前記一の処理工程よりも前に前記
    複数枚の半導体ウェハに対して行なわれた他の処理工程
    の処理結果とに基づいて前記除外ウェハを決定する工程
    を含むことを特徴とするウェハ数調整方法。
  7. 【請求項7】 前記除外ウェハを決定する工程は、前記
    歩留まりに基づき前記除外ウェハの枚数である除外数を
    算出した後、複数枚の半導体ウェハのうち、前記他の処
    理工程の処理結果の目標値から大きくずれた処理結果を
    有する前記除外数の半導体ウェハを前記除外ウェハとし
    て決定する工程を含むことを特徴とする請求項6に記載
    のウェハ数調整方法。
JP2000160709A 2000-05-30 2000-05-30 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法 Pending JP2001338855A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000160709A JP2001338855A (ja) 2000-05-30 2000-05-30 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法
US09/649,573 US6586261B1 (en) 2000-05-30 2000-08-29 Method for determining a preceding wafer group
US10/431,513 US6794200B2 (en) 2000-05-30 2003-05-08 Method for determining a preceding wafer, method for determining a measuring wafer, and method for adjusting the number of wafers
US10/827,414 US7078245B2 (en) 2000-05-30 2004-04-20 Method for determining a preceding wafer, method for determining a measuring wafer, and method for adjusting the number of wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000160709A JP2001338855A (ja) 2000-05-30 2000-05-30 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法

Publications (1)

Publication Number Publication Date
JP2001338855A true JP2001338855A (ja) 2001-12-07

Family

ID=18664863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000160709A Pending JP2001338855A (ja) 2000-05-30 2000-05-30 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法

Country Status (2)

Country Link
US (3) US6586261B1 (ja)
JP (1) JP2001338855A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7086927B2 (en) * 2004-03-09 2006-08-08 Micron Technology, Inc. Methods and systems for planarizing workpieces, e.g., microelectronic workpieces
DE102006056597B4 (de) * 2006-11-30 2009-03-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Steuern der Substrathandhabung in Substratpuffern von Prozessanlagensystemen durch Unterbrechen von Prozessaufgaben in Abhängigkeit von der Aufgabenpriorität
JP2011222726A (ja) * 2010-04-08 2011-11-04 Elpida Memory Inc 半導体装置の製造方法、ウェハ処理システム及びプログラム
US11334406B2 (en) 2019-11-13 2022-05-17 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Systems and methods of presenting diagnostic information of an electronic device at diagnostic equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799145A (ja) 1993-09-27 1995-04-11 Hitachi Ltd 生産制御方法および装置
JP2839081B2 (ja) * 1996-03-06 1998-12-16 日本電気株式会社 半導体装置の製造方法
US5926690A (en) * 1997-05-28 1999-07-20 Advanced Micro Devices, Inc. Run-to-run control process for controlling critical dimensions
US6485990B1 (en) * 2000-01-04 2002-11-26 Advanced Micro Devices, Inc. Feed-forward control of an etch processing tool
JP3847568B2 (ja) * 2001-03-01 2006-11-22 ファブソリューション株式会社 半導体装置製造方法

Also Published As

Publication number Publication date
US6586261B1 (en) 2003-07-01
US20030203514A1 (en) 2003-10-30
US6794200B2 (en) 2004-09-21
US7078245B2 (en) 2006-07-18
US20040199282A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
US6960515B2 (en) Method of forming a metal gate
US9633841B2 (en) Methods for depositing amorphous silicon
CN108565216A (zh) 双大马士革通孔工艺的返工方法
JP2009010380A (ja) 金属絶縁体金属キャパシタの製造方法
JP2001338855A (ja) 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法
JPH0766291A (ja) 半導体装置の製造方法
JP5296025B2 (ja) 半導体装置の製造方法及び製造装置
JP2994321B2 (ja) 製造工程の生産管理システム
US6991994B2 (en) Method of forming rounded corner in trench
JPH04100221A (ja) 半導体装置の製造方法
US20080023335A1 (en) Method of fabricating semiconductor device, and plating apparatus
JPH04354118A (ja) 半導体装置の製造方法
US6486049B2 (en) Method of fabricating semiconductor devices with contact studs formed without major polishing defects
US20020025372A1 (en) Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon
CN110379709A (zh) 氧化铪薄膜的制造方法
US9793102B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
KR0152918B1 (ko) 반도체소자 및 그 제조방법
US20050020061A1 (en) Method of modifying conductive wiring
JPH09172081A (ja) 半導体装置の製造方法
US20080268629A1 (en) Method of Forming Overlay Mark of Semiconductor Device
KR20070069982A (ko) 포토레지스트 패턴의 임계치수 제어 방법
CN115547922A (zh) 接触孔黏附阻挡层的制造方法
JP2000144453A (ja) エッチングシステム及びエッチング方法
EP1202144A1 (en) Method for controlling a process line in semiconductor device manufacturing
TW519682B (en) Method of preventing peeling of shallow trench isolation layer on wafer