KR0152918B1 - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR0152918B1 KR0152918B1 KR1019950007984A KR19950007984A KR0152918B1 KR 0152918 B1 KR0152918 B1 KR 0152918B1 KR 1019950007984 A KR1019950007984 A KR 1019950007984A KR 19950007984 A KR19950007984 A KR 19950007984A KR 0152918 B1 KR0152918 B1 KR 0152918B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- poly
- bundle
- poly film
- impurity
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 기판 상에 불순물이 주입된 폴리 필름 및 불순물 산화막이 연속교번되는 다층박막 구조를 가지도록 게이트 전극용 폴리 필름 다발을 형성하는 단계와; 상기 폴리 필름 다발 중 기판과 접해 있는 맨 아래층 폴리 필름이 소정 두께 제거될때 까지 상기 폴리 필름 다발의 양측면을 테이퍼지도록 테이퍼 에칭하는 단계와; 상기 폴리 필름 다발의 불순물 산화막상에 층간 절연산화막을 형성하는 단계 및; 상기 층간 절연산화막 및 테이퍼진 폴리 필름 다발을 포함하도록 상기 기판 상에 금속막을 형성하는 단계를 거쳐 반도체소자 제조를 완료하므로써, 폴리 필름의 표면적을 증가시킬 수 있게 되어 저항을 감소시킬 수 있을 뿐 아니라 이로 인하여 평탄도를 개선시킬 수 있으며, 또한 단일막보다 얇은 두께로도 필요한 저항을 얻을 수 있는 고신뢰성의 반도체소자를 구현할 수 있게된다. 게이트 전극용 폴리 필름을 단층막이 아닌 매우 얇은 다층박막 구조를 가지도록 형성하게 되므로 폴리 필름의 표면적을 증가시킬 수있게 되어 저항을 감소시킬 수 있게 되고, 또한 단일막보다 얇은 두께로도 필요한 저항을 얻을수 있을 뿐 아니라 평탄도를 개선시킬 수 있는 고신뢰성의 반도체소자를 구현할 수 있게 된다.
Description
제1(a)도 내지 제1(e)도는 종래 기술에 따른 반도체소자 제조방법을 도시한 공정수순도.
제2(a)도 내지 제2(j)도는 본 발명에 따른 반도체소자 제조방법을 도시한 한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1폴리 필름 1-1 : 불순물이 주입된 제1폴리 필름
1-2 : 제1불순물 산화막 3 : 제2폴리 필름
3-1 : 불순물이 주입된 제2폴리 필름 3-2 : 제2불순물 산화막
5 : 제3폴리 필름 5-1 : 불순물이 주입된 제3폴리 필름
5-2 : 불순물 산화막 2,4,6 : 불순물 주입
7 : 층간 절연산화물 8 : 금속막
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 얇은 다층박막을 이용하여 게이트 전극(gate electrode)용 폴리 필름(poly film)을 형성하므로써 저항을 감소시킴과 동시에 상기 폴리 필름의 평탄도를 개선시킨 반도체소자 및 그 제조방법에 관한 것이다.
제1(a)도 내지 제1(e)도에는 종래 일반적으로 사용되어 오던 반도체소자 제조방법을 도시한 동정수순도가 도시되어 있다.
상기 공정수순도에서 알수 있듯이 종래의 반도체소자는 먼저, 제1(a)도에 도시된 바와 같이 기판(S) 상에 제1폴리 필름(1)을 증착한후 저항을 낮추기 위하여 제1(b)도에 도시된 바아 같이 상기 제1폴리 필픔(1) 상에 불순물을 주입(2)하여, 제1(c)도에 도시된 바와 같이 기판(S)상에 전극으로서의 성질을 갖는 불순물이 주입된 제1폴리필름(1-1) 및 제1불순물 산화막(1-2)을 형성한다.
그후 제1(d)도에 도시된 바와 같이 제1불순물 산화막(1-2)을 제거하고, 이어서 제1(e)도에 도시된 바와 같이 불순물이 주입된 상기 제1폴리 필름(1-1) 상에 실리사이드(silicide)(3)를 증착하여 저항을 더욱 낮춘 후 이를 게이트 전극용 필름으로 사용하도록 하고 있다.
이와같은 제조공정을 거치는 이유는 상기 제1폴리 필름만으로 게이트 전극을 형성하였을 경우, 반도체 소자가 고집적화됨에 따라 그 두께가 점점 얇아져 저항이 커지게 되므로 기존의 불순물 주입만으로는 저항을 낮추는데 한계가 따르기 때문이다.
따라서 저항을 더욱 낮추는 한 방편으로, 언급된 바와 같이 상기제1폴리필름 상에 실리사이드를 증착하여 사용하지만, 이 또한 상기 제1폴리 필름과 실리사이드 간의 접착성 불량으로 인해 두 필름이 서로 떨어지는 현상이 발생하여 반도체 재조공정시 소자불량의 요인이 되는 문제점을 가지게 된다.
이에 본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로, 게이트 전극용 폴리 필름을 얇은 다층박막으로 형성하여 저항을 감소시킴과 동시에 평탄도를 개선시킬 수 있도록 한 반도체소자 및 그 제조 방법을 제공함에 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자는 기판과; 불순물이 주입된 폴리 필름 및 불순물 산화막이 연속교번되는 다층박막 구조를 가지되, 상기 다층박막의 양측면이 테이퍼지도록 상기 기판 상에 형성된 게이트 전극용 폴리 필름 다발과; 상기 폴리 필름 다발의 불순물 산화막 상에 형성된 층간 절연산화막과; 상기 층간 절연산화막 및 테이퍼진 다층구조의 게이트 전극용 폴리 필름 다발을 포함 하도록 형성된 금속막으로 이루어짐을 특징으로 한다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법은 기판 상에 불순물이 주입된 폴리 필름 및 불순물 산화막이 연속교번되는 다층박막 구조를 가지도록 게이트 전극용 폴리 필름 다발을 형성하는 단계와; 상기 폴리 필름 다발 중 기판과 접해 있는 맨 아래층 폴리 필름이 소정 두께 제거될때 까지 상기 폴리 필름 다발의 양측면을 테이퍼지도록 테이퍼 에칭하는 단계와; 상기 폴리 필름다발의 불순물 산화막 상에 층간 절연산화막을 형성하는 단계 및; 상기 층간 절연산화막 및 양측면이 테이퍼진 폴리 필름 다발을 포함하도록 상기 기판 상에 금속막을 형성하는 단계로 이루어짐을 특징으로 한다.
상기 공정 결과, 폴리 필름의 표면적이 증가하여 저항을 감소시킬 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제2(a)도 내지 제2(j)도에는 본 발명에 따른 반도체소자 제조방법을 나타낸 공정수순도가 도시되어 있다.
상기 공정수순도를 이용하여 그 제조공정을 살펴보면, 먼저 제2(a)도에 도시된 바와 같이 기판(S) 상에 제1폴리 필름(1)을 증착한 후 제2(b)도에 도시된 바와 같이 상기 제1폴리 필름(1) 상에 불순물 주입(2) 공정을 실시하여 제2(c)도에 도시된 바와 같이 기판 상에 불순물이 주입된 제1폴리 필름(1-1) 및 제1불순물 산화막(1-2)을 형성한다.
그후 제2(d)도 및 제2(e)도에 도시된 바와 같이, 불순물 산화막 제거 공정 없이 곧바로 위에서 언급된 공정과 동일하게 상기 제1 불순물 산화막(1-2) 상에 다시 제2폴리 필름(3)을 증착하고, 불순물을 주입(4)하여 제2(f)도에 도시된 바와 같이 상기 제1 불순물 산화막 (1-2) 상에 불순물이 주입된 제2폴리 필름(3-1) 및 제2불순물 산화막(3-2)을 형성한다.
계속해서 동일한 공정으로 제2(g)도 내지 제2(i)도에 도시된 바와 같이 상기 제2불순물 산화막(3-2) 상에 불순물이 주입된 제3폴리 필름(5-1) 및 제3불순물 산화막(5-2)을 형성한다.
그 결과, 기판(S) 상에 불순물이 주입된 폴리 필름 및 불순물 산화막이 연속교번되는 매우 얇은 두께로 이루어진 다층박막 구조의 게이트 전극용 폴리 필름 다발을 형성하게 된다. 이로 인해 폴리 필름의 표면적을 증가시킬 수 있게 되어 그만큼 저항을 줄일 수 있게 되고, 종래의 단일막 보다 얇은 두께로도 필요한 저항을 얻을 수 있게 된다. 이때 상기 박막의 층수는 원하는 저항치에 부합되도록 적층하면 된다.
이후 제2(j)도에 도시된 바와 같이 상기 폴리 필름 다발 중 기판과 접해 있는 맨 아래층 폴리 필름 즉, 불순물이 주입된 제1폴리 필름(1-1)이 소정 두께 제거될 때 까지 상기 폴리 필름 다발의 양측면을 테이퍼 에칭(taper etching)하여 패턴 측면을 테이퍼지도록하고, 이어서 상기 폴리 필름 다발의 제3불순물 산화막(5-2) 상에 층간 절연산화막(7)을 형성한 후 상기 층간 절연산화막(7) 및 테이퍼진 폴리 필름 다발 (1-1),(1-2),(3-1),(3-2),(5-1),(5-2)을 포함하도록 상기 기판 상에 급속막(8)을 형성하여 본 공정을 완료한다,
상술한 바와 같이 본 발명에 의하면, 게이트 전극용 폴리 필름을 단층막이 아닌 매우 얇은 다층박막 구조를 가지도록 형성하므로써 폴리 필름의 표면적을 증가시킬 수 있게 되어 저항을 감소시킬 수 있을 뿐 아니라 이로 인하여 평탄도를 개선시킬 수 있으며, 또한 단일막보다 얇은 두께로도 필요한 저항을 얻을 수 있는 고신뢰성의 반도체소자를 구현할 수 있게 된다.
Claims (3)
- 기판과; 불순물이 주입된 폴리 필름 및 불순물 산화막이 연속교번되는 다층박막 구조를 가지되, 상기 다층박막의 양측면이 테이퍼지도록 상기 기판 상에 형성된 게이트 전극용 폴리 필름 다발과; 상기 폴리 필름 다발의 불순물 산화막 상에 형성된 층간 절연산화막과; 상기 층간 절연산화막 및 테이퍼진 다층구조의 게이트 전극용 폴리 필름 다발을 포함하도록 기판 전면 상에 형성된 금속막으로 이루어짐을 특징으로 하는 반도체소자.
- 기판 상에 불순물이 주입된 폴리 필름 및 불순물 산화막이 연속교번되는 다층박막 구조를 가지도록 게이트 전극용 폴리 필름 다발을 형성하는 단계와; 상기 폴리 필름 다발 중 기판과 접해 있는 맨 아래층 폴리 필름이 소정 두께 제거될 때 까지 상기 폴리 필름 다발의 양측면을 테이퍼지도록 테이퍼 에칭하는 단계와; 상기 폴리 필름 다발의 불순물 산화막 상에 층산 절연산화막을 형성하는 단계 및; 상기 층간 절연산화막 및 테이퍼진 폴리 필름 다발을 포함하도록 상기 기판 상에 금속막을 형성하는 단계로 이루어짐을 특징으로 하는 반도체소자 제조방법.
- 제2항에 있어서, 다층박막 구조로 이루어진 상기 게이트 전극용 폴리 필름 다발은 기판 상에 폴리 필름을 증착하는 단계와, 상기 폴리 필름 상에 불순물을 주입하여 불순물이 주입된 폴리 필름 및 불순물 산화막을 형성하는 단계를 원하는 저항치에 맞추어 수번 반복 실시하는 공정을 더 포함하여 형성됨을 특징으로 하는 반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007984A KR0152918B1 (ko) | 1995-04-06 | 1995-04-06 | 반도체소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007984A KR0152918B1 (ko) | 1995-04-06 | 1995-04-06 | 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039221A KR960039221A (ko) | 1996-11-21 |
| KR0152918B1 true KR0152918B1 (ko) | 1998-12-01 |
Family
ID=19411638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950007984A KR0152918B1 (ko) | 1995-04-06 | 1995-04-06 | 반도체소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152918B1 (ko) |
-
1995
- 1995-04-06 KR KR1019950007984A patent/KR0152918B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039221A (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981761B2 (en) | Method of manufacturing semiconductor device having MIM capacitor | |
| KR100187601B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7166885B2 (en) | Semiconductor devices | |
| EP0971392A1 (en) | Capacitor for integrated circuit and its fabrication method | |
| US20010001488A1 (en) | Completely encapsulated top electrode of a ferroelectric capacitor using a lead-enhanced encapsulation layer | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| JPH05136132A (ja) | 半導体素子の多層構造の段差を緩和させる方法及び多層構造の段差緩和用ダミー層を備えた半導体素子 | |
| JPH04206569A (ja) | 半導体装置の製造方法 | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| KR0152918B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPS5810861A (ja) | 半導体装置およびその製造方法 | |
| KR20040019512A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US6762091B2 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
| US6657277B1 (en) | Method for forming antifuse via structure | |
| KR20000017148A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2006229044A (ja) | 半導体装置 | |
| EP1020896A1 (en) | Integrated circuit device with composite oxide dielectric | |
| KR100523658B1 (ko) | 구리 확산 장벽 제조 방법 | |
| JPS58176974A (ja) | 半導体装置の製造方法 | |
| US6214713B1 (en) | Two step cap nitride deposition for forming gate electrodes | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR100487416B1 (ko) | 스토리지 콘덴서의 스토리지 노드 베리어 금속층의 제조방법 | |
| KR0179804B1 (ko) | 반도체장치의 캐패시터 및 그 제조방법 | |
| KR19980029255A (ko) | 반도체 메모리 장치의 전극배선방법 | |
| KR100451517B1 (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |