KR20020046286A - 반도체 장치의 오버레이 측정 방법 - Google Patents
반도체 장치의 오버레이 측정 방법 Download PDFInfo
- Publication number
- KR20020046286A KR20020046286A KR1020000075592A KR20000075592A KR20020046286A KR 20020046286 A KR20020046286 A KR 20020046286A KR 1020000075592 A KR1020000075592 A KR 1020000075592A KR 20000075592 A KR20000075592 A KR 20000075592A KR 20020046286 A KR20020046286 A KR 20020046286A
- Authority
- KR
- South Korea
- Prior art keywords
- axis
- layer
- length
- overlay mark
- overlay
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
반도체 장치의 오버레이 측정 방법이 제안된다. 본 방법은 개선된 오버레이 마크를 사용한다. 이 개선된 오버레이 마크는 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는다. 상기 개선된 오버레이 마크는 제1 층의 한 위치상에서 두께"d"의 "L" 형상의 부분과 "ㄱ" 형상의 부분으로 구성된 제1 오버레이 마크를 형성하고 나서, 상기 웨이퍼의 제2층 상에 두께"d"의 "L" 형상 부분과 "ㄱ" 형상 부분으로 구성되고 상기 제1 오버레이 마크와 점 대칭 형상을 갖는 제2 오버레이 마크를 형성하는 것에 의해 얻어진다.
Description
본 발명은 반도체 장치의 오버레이 측정 방법에 관한 것이다.
현재 까지는 반도체 장치의 오버레이(overlay) 측정에 관한 고전적인 방법으로서, 바 인 바(bar in bar), 박스 인 박스(box in box), 그리고 박스 인 바(box in bar) 등이 단독으로 사용되거나 혼용되어 왔다.
그러나, 최근에는 상기 반도체 메모리 장치가 점차 고집적화 됨에 따라 패턴들이 더욱 더 극소화되고 또한 정밀성이 더욱 더 요구되고 있는 추세에 있다. 더불어, 상기 오버레이 측정을 위한 고전적인 방법으로부터 발생하는 오차를 감소 시키기 위한 노력들로서 많은 연구들이 진행되고 있다.
도1a는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 평면도이다. 도1b는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 단면도이다.
도1a 및 도1b와 같은 형태의 오버레이 마크를 이용하여 패턴의 오버레이를 측정하는 경우에, 상기 패턴의 평탄도가 완벽하다면 오버레이 측정시 에러(error)가 발생하지 않을 것이다.
그러나, 반도체 메모리 장치의 제조 공정 중, 사용되는 감광제의 특성에 따라 상기 패턴이 형성된 후 상기 패턴상에서 원하지 않은 발생하였을 때, 상기 오버레이 측정 결과는 매우 큰 오차(또는 에러)를 발생할 수 있게 된다.
본 발명의 목적은 상기 종래 문제점을 해소하기 위한 것으로서, 오차를 줄일수 있는 정밀한 반도체 메모리 장치의 오버레이 측정 방법을 제공하는데 있다.
본 발명의 다른 목적은 노광 장비에 관계없이 실제 고집적화된 반도체 메모리 장치에 적용하여 오버레이 정확도를 증가 시킬 수 있는 반도체 메모리 장치의 오버레이 측정 방법을 제공하는데 있다.
도1a는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 평면도이다. 도1b는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 단면도이다.
도2a는 본 발명의 제1실시예에 따른 반도체 장치의 개선된 오버레이 마크를 보여주는 다이어그램이다.
도2b는 본 발명의 제2 실시예에 따른 개선된 오버레이 마크를 보여주는 다이어그램이다.
도3a는 본 발명의 개선된 오버레이 마크를 만들기 위한 제1층 마스크 공정에서 형성되는 제1 오버레이 마크를 보여주는 다이어그램이다.
도3b는 본 발명의 개선된 오버레이 마크를 만들기 위한 제2층 마스크 공정에서 형성되는 제2 오버레이 마크를 보여주는 다이어그램이다.
도면의 주요 부분에 대한 부호의 설명
X1 - X6: X축 거리 Y1 - Y6: Y축 거리
L1,L2,L11,L12: 좌면 R1,R2,R11,R12: 우면
U1,U2,U11,U12: 상면 B1,B2,B11,B12: 하면
상기 목적을 달성하기 위하여, 본 발명에서는 먼저 개선된 오버레이 마크를 만든다.
상기 개선된 오버레이 마크는 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는다.
상기 개선된 오버레이 마크는 제1 층의 한 위치상에서 두께"d"의 "L" 형상의 부분과 "ㄱ" 형상의 부분으로 구성된 제1 오버레이 마크를 형성하고 나서, 상기 웨이퍼의 제2층 상에 두께"d"의 "L" 형상 부분과 "ㄱ" 형상 부분으로 구성되고 상기 제1 오버레이 마크와 점 대칭 형상을 갖는 제2 오버레이 마크를 형성하는 것에 의해 상기 개선된 오버레이 마크를 얻는다.
그리고나서, 상기 개선된 오버레이 마크를 활용하고, 고 배율의 CD-SEM을 이용하여 측정하고자 하는 패턴과 패턴 사이의 거리를 측정하고, 이 측정된 거리는 통계학적인 방법으로 계산하여 산출한다.
이때, 측정하고자 하는 상기 오버레이 마크의 패턴 모양은 실제 장치와 같이 최대한 안정화된 상태에서 측정하게 되므로 오버레이의 측정 오차를 최대한 줄일수 있게 된다.
이것은 실제로 포토 공정에서와 같은 단점들을 최대한 배제할 수 있다. 특히, 포토 공정 중 나타날 수 있는 포토 레지스트의 열 특성이나 식각 공정에서의 상기 오버레이 마크 패턴의 기울기를 감소 시킬 수 있으므로 상기 오버레이의 측정 오차를 줄일 수 있다.
또한, 본 발명은 상기 오버레이의 측정 오차를 줄일 수 있는 방안으로서메모리 셀에서 의도하는 패턴의크기에 근사하게 상기 오버레이를 측정함으로써 상기 오버레이의 측정 오차를 줄일 수 있다.
이하에서 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명하기로 한다.
도2a는 본 발명의 제1실시예에 따른 반도체 장치의 개선된 오버레이 마크를 보여주는 다이어그램이다. 도2b는 본 발명의 제2 실시예에 따른 개선된 오버레이 마크를 보여주는 다이어그램이다.
도2a와 도2b에 나타낸 바와 같이, 본 발명의 제1 실시예 및 제2 실시예에 따른 개선된 오버레이 마크는 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는다.
먼저, 도2a에서, 제1 박스 인 박스는 내부(inner) 박스와 외부(outer) 박스로 구성되며, 상기 내부 박스의 좌면은 L1, 우면은 R1, 상면은 U1, 하면은 B1으로 표시되고, 상기 외부 박스의 좌면은 L11, 우면은 R11, 상면은 U11, 하면은 B11로표시된다. 또한, 상기 U12와 U11의 간격은 Y3, 상기 U1과 U2의 간격은 Y4, 상기 L11과 L12의 간격은 X3, 상기 L1과 L2의 간격은 X4로 표시된다.
도2b에서, 내부 박스와 외부 박스의 면들은 상기 도2a와 동일하게 표시된다. 한편 도2b에서, 상기 U11과 U2의 간격은 Y6, 상기 R11과 R2의 간격은 X6, 상기 L1과 L12의 간격은 X5, 그리고 상기 B1과 B12의 간격은 Y5로 표시된다.
먼저, 이하에서, 도2a에 따른 상기 개선된 오버레이 마크를 형성하는 과정을 설명하기로 한다. 도3a에 나타낸 바와 같이, 먼저, 제1 층의 마스크 공정에서 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "L" 형상 부분과, 두께를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제1 오버레이 마크를 형성한다.
이어서, 도3b에 나타낸 바와 같이, 제2 층의 마스크 공정에서 두께d를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "L" 형상 부분과, 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제2 오버레이 마크를 형성한다. 이와 같이, 상기 제1 오버레이 마크와 제2 오버레이 마크 모두를 형성하면 도2a에 나타낸 본 발명에 따른 개선된 오버레이 마크가 형성된다.
여기서, 도2b에 따른 개선된 오버레이 마크 또한 위의 공정과 동일한 공정으로서 만들어진다.
이하에서, 위와 같이 형성된 개선된 오버레이 마크를 사용하여 오버레이를 측정하는 방법에 대하여 설명하기로 한다.
먼저, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 도2b에서의 X5와 X6의 거리를 측정하여 비교하고, 상기 Y축의 중첩도를 측정하기 위해서는 도2b에서의 Y5와 Y6의 거리들을 측정하여 비교하면 된다.
이때, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 고배율의 CD-SEM 또는 오버레이 측정기기를 이용한다.
여기서, 좀 더 정밀한 오버레이 측정을 위해서, 상기 X축에서의 X5와 X6의 거리들 및 상기 Y축에서의 Y5와 Y6의 거리들을 0.01 - 5 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X1과 상기 Y축에서의 길이 Y1을 0.1-20 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X2와 상기 Y축의 길이 Y2를 0.1-15 마이크로 미터 이하로 설정한다.
상기 고배율의 CD-SEM에서 상기 제1층과 제2층의 중첩도를 측정하면 최도한의 오차 한도내에서 상기 오버레이의 측정이 이루어질 수 있다.
한편, 도2a 및 도2b에서, 상기 X축에서의 거리들 X3,X4와 상기 Y축에서의 거리들 Y3,Y4는 0.01 - 10 마이크로 미터 이하로 설정한다.
또한, 본 발명의 실시예들에서, 상기 제1층과 상기 제2층의 중첩도를 측정하기 위하여 도2a의 오버레이 마크는 양각, 음각 또는 상기 양각과 음각을 혼용한 형태가 사용될 수 있다.
도2b의 개선된 오버레이 마크는 도2a와 동일하게 제1층의 마스크 공정에서 도3a의 제1 오버레이 마크를 형성하고, 제2 층의 마스크 공정에서 도3b의 제2 오버레이 마크를 형성하는 것에 의해 만들어진다.
도2b에 나타낸 바와 같이, 상기 제1층과 제2층의 X축의 중첩도를 측정하기 위해서는 상기 길이 X1과 거리 X4를 측정하여 비교하고, 상기 Y축의 중첩도응 측정하기 위해서는 상기 길이 Y1과 상기 거리 Y4를 측정하여 비교한다.
이때, 상기 X축의 길이 X1과 거리 X4, 상기 Y축의 거리 Y1과 거리 Y4에서 패턴의 기울기가 형성되어, 상기 거리 측정에서 신호 파형이 좋지 않게 나타나면, 상기 X축상에서의 거리들 X2와 X3를 측정하고, 상기 Y축상에서 거리들 Y2와 Y3를 측정하여 비교하면 된다.
이와 같은 과정이 끝나면, 상기 X축의 X1과 X4 중 양호한 패턴을 갖는 어느 하나, X2와 X3 중 양호한 패턴을 갖는 어느 하나, 상기 Y축의 Y1과 Y4 중 양호한 패턴을 갖는 어느 하나, Y2와 Y3 중 양호한 패턴을 갖는 어느 하나를 선정하여 그것들의 길이 및 거리를 서로 측정하고 비교하는 것에 의해 상기 제1층과 제2층의 중첩도를 측정한다.
이때도, 상기 중첩도는 고배율의 CD-SEM 또는 오버레이 측정기에 의해 측정된다.
여기서도, 좀 더 정밀한 오버레이의 측정을 위해, 상기 X축에서의 X5와 X6의 거리들 및 상기 Y축에서의 Y5와 Y6의 거리들을 0.01 - 5 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X1과 상기 Y축에서의 길이 Y1을 0.1-20 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X2와 상기 Y축의 길이 Y2를 0.1-15 마이크로 미터 이하로 설정한다.
상기 고배율의 CD-SEM에서 상기 제1층과 제2층의 중첩도를 측정하면 최도한의 오차 한도내에서 상기 오버레이의 측정이 이루어질 수 있다.
또한, 본 발명의 제2 실시예들에서도, 상기 제1층과 상기 제2층의 중첩도를 측정하기 위하여 도2b의 오버레이 마크는 양각, 음각 또는 상기 양각과 음각을 혼용한 형태가 사용될 수 있다.
전술한 바와 같이, 본 발명에 따르면 다음과 같은 효과를 얻을 수 있다.
종래 고전적인 방법으로 오버레이를 측정하면, 오버레이 마크 패턴의 형성된 모양에 따라 측정된 신호의 파형이 상이하게 나타날 수 있다. 이때, 제1층과 제2층에서 중첩도의 오차가 발생한다.
그러나 본 발명의 개선된 오버레이 마크 및 오버레이 측정 방법을 사용하면, 실제 반도체 장치의 제조시 발생되는 미세 패턴에서의 효과 까지를 동시에 측정할 수 있게 되므로 실제의 제1층과 제2층의 중첩도의 오차를 효과적으로 줄일 수 있게 된다.
Claims (7)
- 제1 층의 한 위치상에서 두께"d"의 "L" 형상의 부분과 "ㄱ" 형상의 부분으로 구성된 제1 오버레이 마크를 형성하고 나서, 상기 웨이퍼의 제2층 상에 두께"d"의 "L" 형상 부분과 "ㄱ" 형상 부분으로 구성되고 상기 제1 오버레이 마크와 점 대칭 형상을 갖는 제2 오버레이 마크를 형성하는 것에 의해, 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는 개선된 오버레이 마크를 얻고, 이 개선된 오버레이 마크를 이용하여 상기 제1층과 제2층의 중첩도를 측정하는 반도체 장치의 오버레이 측정 방법.
- 제1항에 있어서, 상기 제1 박스 인 박스는 내부 박스와 외부 박스로 구성되며, 상기 내부 박스의 좌면은 L1, 우면은 R1, 상면은 U1, 하면은 B1으로 표시되고, 상기 외부 박스의 좌면은 L11, 우면은 R11, 상면은 U11, 하면은 B11로 표시되고, 상기 U12와 U11의 간격은 Y3, 상기 U1과 U2의 간격은 Y4, 상기 L11과 L12의 간격은 X3, 상기 L1과 L2의 간격은 X4로 표시되고, 상기 U11과 U2의 간격은 Y6, 상기 R11과 R2의 간격은 X6, 상기 L1과 L12의 간격은 X5, 그리고 상기 B1과 B12의 간격은 Y5로 표시될 때,상기 개선된 오버레이 마크를 형성하는 공정은 상기 제1 층의 마스크 공정에서 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "L" 형상 부분과, 두께를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제1 오버레이 마크를 형성하는 스텝; 그리고상기 제2 층의 마스크 공정에서 두께d를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "L" 형상 부분과, 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제2 오버레이 마크를 형성하는 스텝으로 구성됨을 특징으로 하는 반도체 장치의 오버레이 측정 방법.
- 제2항에 있어서, 정밀한 오버레이의 측정을 위해, 상기 X축에서의 X5와 X6의 거리들 및 상기 Y축에서의 Y5와 Y6의 거리들을 0.01 - 5 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X1과 상기 Y축에서의 길이 Y1을 0.1-20 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X2와 상기 Y축의 길이 Y2를 0.1-15 마이크로 미터 이하로 설정하는 것을 특징으로 하는 반도체 장치의 오버레이 측정 방법.
- 제2항에 있어서, 상기 제1층과 제2층의 X축 중첩도를 측정하기 위해서, 상기 X5와 X6의 거리를 측정하여 비교하고, 상기 Y축의 중첩도를 측정하기 위해서는 상기 Y5와 Y6의 거리들을 측정하여 비교하는 것을 특징으로 하는 반도체 장치의 오버레이 측정 방법.
- 제4항에 있어서, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 고배율의 CD-SEM 또는 오버레이 측정기기를 이용하는 것을 특징으로 하는 반도체 장치의오버레이 측정 방법.
- 제2항에 있어서, 상기 제1층과 제2층의 X축의 중첩도를 측정하기 위해서는 상기 길이 X1과 거리 X4를 측정하여 비교하고, 상기 Y축의 중첩도를 측정하기 위해서는 상기 길이 Y1과 상기 거리 Y4를 측정하여 비교하는 스텝;상기 X축의 길이 X1과 거리 X4, 상기 Y축의 거리 Y1과 거리 Y4에서 패턴의 기울기가 형성되어, 상기 거리 측정에서 신호 파형이 좋지 않게 나타날 때, 상기 X축상에서의 거리들 X2와 X3를 측정하고, 상기 Y축상에서 거리들 Y2와 Y3를 측정하여 비교하는 스텝; 그리고상기 X축의 X1과 X4 중 양호한 패턴을 갖는 어느 하나, X2와 X3 중 양호한 패턴을 갖는 어느 하나, 상기 Y축의 Y1과 Y4 중 양호한 패턴을 갖는 어느 하나, Y2와 Y3 중 양호한 패턴을 갖는 어느 하나를 선정하여 그것들의 길이 및 거리를 서로 측정하고 비교하는 것에 의해 상기 제1층과 제2층의 중첩도를 측정하는 스텝을 구비함을 특징으로 하는 반도체 장치의 오버레이 측정 방법.
- 제6항에 있어서, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 고배율의 CD-SEM 또는 오버레이 측정기기를 이용하는 것을 특징으로 하는 반도체 장치의 오버레이 측정 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0075592A KR100519374B1 (ko) | 2000-12-12 | 2000-12-12 | 반도체 장치의 오버레이 측정 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0075592A KR100519374B1 (ko) | 2000-12-12 | 2000-12-12 | 반도체 장치의 오버레이 측정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020046286A true KR20020046286A (ko) | 2002-06-21 |
KR100519374B1 KR100519374B1 (ko) | 2005-10-07 |
Family
ID=27681183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0075592A KR100519374B1 (ko) | 2000-12-12 | 2000-12-12 | 반도체 장치의 오버레이 측정 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100519374B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10162273B2 (en) * | 2016-02-15 | 2018-12-25 | Boe Technology Group Co., Ltd. | Overlay key, method of forming the same, and method of measuring overlay accuracy |
KR20190068934A (ko) * | 2017-12-11 | 2019-06-19 | 엘지디스플레이 주식회사 | 투명 표시 장치 및 이의 제조방법 |
CN111505910A (zh) * | 2020-05-08 | 2020-08-07 | 长江存储科技有限责任公司 | 套刻标记的对位方法 |
US11079689B2 (en) | 2018-10-22 | 2021-08-03 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210053740A (ko) | 2019-11-04 | 2021-05-12 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960026139A (ko) * | 1994-12-09 | 1996-07-22 | 김주용 | 정렬마크 형성방법 |
KR100262667B1 (ko) * | 1996-10-09 | 2000-09-01 | 김영환 | 반도체장치제조방법 |
-
2000
- 2000-12-12 KR KR10-2000-0075592A patent/KR100519374B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10162273B2 (en) * | 2016-02-15 | 2018-12-25 | Boe Technology Group Co., Ltd. | Overlay key, method of forming the same, and method of measuring overlay accuracy |
KR20190068934A (ko) * | 2017-12-11 | 2019-06-19 | 엘지디스플레이 주식회사 | 투명 표시 장치 및 이의 제조방법 |
US11079689B2 (en) | 2018-10-22 | 2021-08-03 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
US11392047B2 (en) | 2018-10-22 | 2022-07-19 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
CN111505910A (zh) * | 2020-05-08 | 2020-08-07 | 长江存储科技有限责任公司 | 套刻标记的对位方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100519374B1 (ko) | 2005-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7190824B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
US5902703A (en) | Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor | |
US6083807A (en) | Overlay measuring mark and its method | |
KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
KR20000029347A (ko) | 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법 | |
KR100519374B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
JPS5846054B2 (ja) | フオトマスク | |
JP2002190442A (ja) | 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法 | |
JPH0795543B2 (ja) | エツチング方法 | |
KR20090076141A (ko) | 정렬 오버레이 통합 마크 | |
KR20070098029A (ko) | 반도체 집적 회로 장치 | |
JP3351382B2 (ja) | 重ね合わせ精度測定方法。 | |
KR100349106B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
KR100546336B1 (ko) | 복수의 교점을 가지는 오버레이 키 및 이를 이용한오버레이 측정 방법 | |
KR0172287B1 (ko) | 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법 | |
US20020075028A1 (en) | Design circuit pattern for test of semiconductor circuit | |
JP2874261B2 (ja) | 投影露光マスク | |
KR20080096297A (ko) | 반도체 소자의 오버레이 마크 | |
KR100352836B1 (ko) | 반도체 소자의 중첩 정밀도 측정 마크 | |
KR100355771B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
KR100608385B1 (ko) | 반도체 소자 제조용 중첩도 측정 패턴 | |
KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
KR20030080401A (ko) | 패턴들의 중첩을 측정하기 위한 중첩 마크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |