JPH02310921A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特にエッチバ
ックによる下地面の平坦化技術に関するものである。

〔従来の技術〕

下地面の平坦化技術については、例えば株式会社プレス
ジャーナル社、昭和６２年２月２０日発行、「月刊　Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｗｏｒｌｄ　（セミコンダ
クタ・ワールド＞　１９８７年３月号ＪＰ３６〜４２に
記載があり、ガラス塗布法、ガラスフロー法およびエッ
チバック法等の平坦化技術について、その方法や問題点
等が説明されている。

一般的なエッチバック法により下地面を平坦化する方法
について説明すると下記の通りである。

すなわち１．半導体基板上の段差を有する下地膜上に、
平坦性犠牲膜（以下、犠牲膜という）をこの上面が平坦
になるまで堆積した後、犠牲膜と下地膜とが略等しいエ
ツチング速度となる条件でドライエツチング法によりエ
ッチバックすることによって、犠牲膜の平坦性を保持し
ながら下地面を平坦化する。

とコロで、従来、エッチバック法により下地面を平坦化
する際、下地膜と犠牲膜との組成が異なる場合は、下地
膜の露出によってエッチバックの終点を検出していた。

また、下地膜と犠牲膜との組成が同一の場合には、犠牲
膜の膜厚からエツチング時間を決め、その時間に基づい
てエッチバックを行っていた。

〔発明が解決しようとする課題〕

ところが、上記従来のエッチバック技術においては、以
下の問題があることを本発明者は見出した。

すなわち、第１に、下地膜と犠牲膜との組成が異なる場
合は、下地膜の露出によってエッチバック終点を検出す
るため、下地膜もエツチングしてしまう問題があった。

例えばバイポーラトランジスタ素子のベース、エミッタ
およびコレクタ取出領域の上層の絶縁膜の膜厚は、約５
００〜１０００人であるが、このような極薄な絶縁膜の
場合、エッチバックの際に絶縁膜を破壊し、さらには素
子を破壊してしまう問題があった。

第２に、下地膜と犠牲膜との組成が同一の場合は、犠牲
膜の膜厚からエツチング時間を決め、この時間に基づい
てエッチバックを行うため、エッチバックの加工精度が
充分といえず、エツチングの過不足が生じる問題があっ
た。

オーバーエッチの場合は、上記第１の問題と同じく下地
膜にダメージを与えたり、下地膜が層間絶縁膜の場合に
は配線容量を増加させたりしていた。

アンダーエッチの場合には、膜厚が厚くなるため、その
膜に層間導通用のホールを開孔する際、設計時のホール
の深さよりも実際のホールの深さのほうが深くなってし
まうため、ホール内にエッチ残り等が生じる問題があっ
た。

したがって、エッチバックによる平坦化技術においては
、いかにエッチバックの過不足なしに、下地の平坦化を
行うかが重要な課題となっている。

本発明は上記課題に着目してなされたものであり、その
目的は、終点検出用膜によりエッチバックの終点検出精
度を向上させることによって、信頼性の高い半導体装置
を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。

すなわち、半導体基板上に形成された段差を有する下地
膜の上面に平坦性犠牲膜を堆積し、この平坦性犠牲膜を
エッチバックすることによって下地面を平坦化する半導
体装置の製造方法であって、前記下地膜と平坦性犠牲膜
との間に終点検出用の絶縁膜を形成し、前記平坦性犠牲
膜をエッチバックした際、前記終点検出用の絶縁膜の露
出によってエッチバックの終点位置を検出する工程を含
む半導体装置の製造方法である。

〔作用〕

上記した手段によれば、平坦性犠牲膜をエッチバックし
た際、下地膜の露出の前に必ず終点検出用の絶縁膜が露
出し、この露出によってエッチバック終点を正確に検出
することができるため、エッチバック加工精度が大幅に
向上し、下地膜にダメージを与えることなく、また、エ
ツチング不足が生じることなく、下地面を平坦化するこ
とができる。

〔実施例〕

第１図（ａ）〜（りは本発明の一実施例である半導体装
置の製造方法を示す半導体ウェハの要部断面図である。

第１図（ａ）〜（１）により本実施例の半導体装置の製
造方法を説明する。なお、以下の説明では、半導体ウェ
ハのチップ領域に、例えばバイポーラトランジスタ素子
が形成された半導体装置の製造方法について説明する。

第１図（ａ）は、本実施例の半導体装置の製造工程中に
おける高抵抗のｐ形シリコン（Ｓｉ）からなる半導体ウ
ェハ（以下、基板という）１の断面を示している。

基板１の上層には、ヒ素（Ａｓ）等のｎ形不純物が導入
されてなるｎ＋埋込層２が形成されている。

ｎ・埋込層２の上層において、例えばアイソプレーナ（
Ｉｓｏｐｌａｎｅｒ）法により形成された二酸化ケイ素
（Ｓ　ｓ　Ｏｓ）等からなるフィールド酸化膜（下地膜
）３ａ、３ｂの間には、ｎ形Ｓｉによって構成されたエ
ピタキシャル層からなるコレクタ領域４が形成されてお
り、さらにその上層にはホウ素（Ｂ）等のｐ形不純物が
導入されてなるベース領域５が形成されている。

ベース領域５の上層には、熱酸化法等により形成された
３ｉ０ｚからなる絶縁膜（下地膜）６ａが形成されてい
る。

また、ｎ°埋込層２の上層において、フィールド酸化膜
３ｂとこれと同時にアイソプレーナ法等により形成され
たフィールド酸化膜（下地膜）３Ｃとの間には、ｎ形エ
ピタキシャル層にリン（Ｐ）等のｎ形不純物が導入され
てなるｎ◆形のコレクタ取出領域７が形成されている。

ｎ゛形のコレクタ取出領域７の上層には、熱酸化法等に
より形成された５１０２からなる絶縁膜（下地膜）６ｂ
が形成されている。

なお、フィールド酸化膜３ａ、３ｃの下層には、ホウ素
等のｐ形不純物が導入されてなるｐ＋チャネルストッパ
領域８が形成されている。

まず、このような基板１の上面に、例えば窒化ケイ素（
Ｓ　ｉｌ　Ｎ４　）からなる終点検出用の絶縁膜９を低
圧ＣＶＤ法等により被着する。なお、絶縁膜９の膜厚は
、例えば５００人程である（第１図（ハ））。

次いで、絶縁膜９の上面に、例えば５ｉｆ２からなる犠
牲膜ｌＯをＳ　ＯＧ　（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）
法等により堆積する。なお、この際、犠牲膜ｌＯの上面
を略平坦にする（第１図（Ｃ））。

その後、このような基板１を、例えば反応性イオンエツ
チング（ＲＩＥ）装置の反応室に入れ、反応室内に三フ
ッ化メタン（ＣＨＦａ　）等の反応ガスを２５　ｃｃ／
ｍ　ｉ　ｎで流し、この反応ガスを、例えば５ｐａ程度
に減圧された反応室内で放電してエッチバックを行う。

な有、犠牲膜ｌＯと終点検出用の絶縁膜９とのエツチン
グ選択比を、例えば５とする。

この際あ反応室内での反応式は、次のようになる。

Ｓ　ｉ　Ｃｈ　十ＣＨＦｓ→ Ｓ　ｉ　Ｆ＝　ｊ　＋　　（ＣＯ，ＣＣｈ↑、Ｈ２ｏｆ
）ところで、エッチバックが進行し工終点検出用の絶縁
膜９が露出すると、基板ｌ上の犠牲膜ｌＯが少なくなる
。そして、露出する絶縁膜９が５ｉＳＮ４からなること
から、犠牲膜ｌＯを構成するＳｌｏ、の０２　とＣＨＦ
５　のＣとの反応生成物であるＣＯも少なくなる。

そこで、本実施例においては、例えばこのＣＯの発光ス
ペクトルに対応する波長の光の強度変化をＲＩＥ装置に
備えられた分光器を通してモニタすることによって、絶
縁膜９の露出を検出し、エッチバック終点を検出する。

したがって、絶縁膜９により、フィールド酸化膜３ａ〜
３Ｃ上に残存させる犠牲膜１０の上面の高さを精度良く
加工することができる上、ドライエッチによる下地の絶
縁膜５ａ、６ｂへのダメージを防止することができる。

本実施例においては、フィールド酸化膜３ａ〜３Ｃ上に
残存させる犠牲膜１０の上面の高さが、絶縁膜６ａ、６
ｂの上面の高さと略同−の高さになる時点でエッチバッ
クを終了する（第１図（ｄ））。

続いて、基板ｌをＲＩＥ装置から取り出し、熱リン酸等
のウエットエッチンメ溶液に浸して終点検出用の絶縁膜
９を除去する。

この際゛、フィールド酸化膜３ａ〜３Ｃの各々の上面に
被着した絶縁膜９は、その絶縁膜９の上面に被着した犠
牲膜１０がマスクとなるため、その犠牲膜１０とともに
エツチング除去されずに残存する。

そして、基板ｌ上の凹部が絶縁膜９および犠牲膜ｌＯに
より埋め込まれるとともに、犠牲膜ｌＯの上面の高さが
絶縁膜１３ａ、１３ｂの上面の高さと略同−の高さとな
っているため、熱リン酸処理後の基板ｌの上面は略平坦
となる（第１図（ｅ））。

次に、基板１の上面にフォトレジスト　（以下、レジス
トという）膜１１を均一に塗布した後、このレジスト膜
１１のエミッタ形成領域８部分のみを除去する。さらに
、このレジスト膜１１をマスクとして、エミッタ形成領
域ＥにＡｓ等のｎ形不純物を注入する（第１図（ｆ））
。

続いて、注入されたｎ形不純物を結晶格子に組込んで電
気的に活性化させるため熱処理を施し、エミッタ領域１
２を形成する。

次に、絶縁膜５ａ、５ｂにコンタクトホール１３を開孔
した後、基板１の上面にＡＩ！−３ｉ−ＣＵ金合金から
なる金属層をスパッタリング法等により堆積し、この金
属層をパターン形成グして配線１４を形成する（第１図
（ｇ））。

そして、この配線１４を被覆するように基板１の上面に
、例えばＳｉｎ、からなる層間絶縁膜１５をＣＶＤ法等
により堆積した後、この層間絶縁膜１５にスルーホール
１６を開孔する。この際、従来、最下層の下地面に凹凸
があると、層間絶縁膜１５の上面を平坦化した場合、凹
部上に形成されるスルーホールと凸部上に形成されるス
ルーホールとの深さが異なるため、凹部上のスルーホー
ル内にエッチ残りが生じていたが、本実施例においては
、基板１の下地面が略平坦になっているため、各スルー
ホール１６の深さも略同−となる（第１図Ｇ１））。

次に、層間絶縁膜１５の上面に、上記した配線１４と同
様の方法により配線１７をパターン形成した後、この配
線１７を被覆するように層間絶縁膜１５の上面に表面保
護膜１８を被着する（第１図（Ｉ））。

その後、図示はしないが、基板１から半導体チップを個
々に分割し、これら半導体チップを個々のパッケージに
封止して半導体装置を製造する。

このように本実施例によれば、以下の効果を得ることが
できる。

（１）、＃ｌｌ牲膜１０をエッチバックした際、フィー
ルド酸化膜３ａ〜３Ｃおよび絶縁膜６ａ、５ｂが露出す
る前に、終点検出用の絶縁膜９が必ず露出し、この露出
によってエッチバック終点を正確に検出することができ
るため、エッチバック加工精度が大幅に向上し、エツチ
ング過不足が生じることなく基板１の最下層の下地面を
平坦化することができる。

（２）、上記（１）により、エッチバック処理による絶
縁膜５ａ、５ｂの破埠耐圧の低下および破壊が防止され
る。

（３）、上記（１）、（２）により、バイポーラトラン
ジスタ素子の破壊が防止される。

（４）、上記（１）により、コンタクトホール１３の深
さが設計時と略等しくなるため、ホール内のエッチ残り
等の発生が防止される。

（５）、上記（１）により、層間絶縁膜１５に形成され
た各スルーホール１６の深さも同一になるため、このス
ルーホール１６内におけるエッチ残り等の発生も防止さ
れる。

（６）、上記〔１〕〜（５）により、信頼性の高い半導
体装置を提供することが可能となる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、前記実施例においては、終点検出用の絶縁膜を
５１３Ｎ４とした場合について説明したが、これに限定
されるものではなく種々変更可能である。

また、前記実施例においては、エッチバック終点を発光
スペクトルの強度変化によって検出した場合について説
明したが、これに限定されるものではなく、種々変更可
能であり、例えばドライエツチングの際に生成される反
応生成物の質量分析によりエッチバック終点を検出する
こともできる。

また、前記実施例においては、反応ガスとしてＣＨＦ５
　を使用した場合について説明したが、これに限定され
るものではなく、下地膜、犠牲膜および終点検出用の絶
縁膜の組成により、種々変更可能である。

また、前記実施例においては、半導体装置の最下層の絶
縁膜を下地膜とした場合について説明したが、これに限
定されるものではなく、例えば層間絶縁膜を下地膜とし
た場合においても適用することができる。この場合も、
エッチバックの過不足が防止されるため、オーバーエッ
チによ゛る配線容量の増加、アンダーエッチによるスル
ーホールの深さの変動等が防止される。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラトランジ
スタが形成された半導体装置の製造方法に適用した場合
について説明したが、これに限定されず種々適用可能で
あり、例えばＭＯＳトランジスタが形成された他の半導
体装置の製造方法に適用することも可能である。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、半導体基板上に形成された段差を有する下地
膜の上面に平坦性犠牲膜を堆積し、この平坦性犠牲膜を
エッチバックすることによって下地面を平坦化する半導
体装置の製造方法であって、前記下地膜と平坦性犠牲膜
との間に終点検出用の絶縁膜を形成し、前記平坦性犠牲
膜をエッチバックした際、前記終点検出用の絶縁膜の露
出によってエッチバックの終点位置を検出することによ
り、平坦性犠牲膜をエッチバックした際、下地膜の露出
の前に終点検出用の絶縁膜が必ず露出し、この露出によ
ってエッチバック終点を正確に検出することができるた
め、エッチバック加工精度が大幅に向上し、エツチング
過不足が生じることなく下地面を平坦化することができ
る。

この結果、信頼性の高い半導体装置を提供することが可
能となる。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の一実施例である半導体
装置の製造方法を示す半導体ウェハの要部断面図である
。 １・・・半導体ウェハ（基板）、２・・・ｎ゛埋込層、
３ａ〜３Ｃ・・・フィールド酸化膜（下地膜）、４・・
・コレクタ領域、５・・・ベース領域、５ａ、（ｉｂ・
・・絶縁膜（下地膜）、７・・・コレクタ取出領域、８
・・・ｐ＋チャネルストッパ領域、９・・・絶縁膜（＃
点検出用）、１０・・・平坦性犠牲膜、１１・・・レジ
スト膜・、１２・・・エミッタ領域、１３・・・コンタ
クトホール、１４．１７・・・配線、１５・・−・層間
絶ｔｉ膜、１６・・・スルーホール、１８・・・表面保
護膜、Ｅ・・・エミッタ形成領域。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に形成された段差を有する下地膜の上
   面に平坦性犠牲膜を堆積し、この平坦性犠牲膜をエッチ
   バックすることによって下地面を平坦化する半導体装置
   の製造方法であって、前記下地膜と平坦性犠牲膜との間
   に終点検出用の絶縁膜を形成し、前記平坦性犠牲膜をエ
   ッチバックした際、前記終点検出用の絶縁膜の露出によ
   ってエッチバックの終点位置を検出する工程を含むこと
   を特徴とする半導体装置の製造方法。 ２、前記下地膜の少なくとも一部が、バイポーラトラン
   ジスタを構成するベース、エミッタおよびコレクタ取出
   領域の上層に形成された絶縁膜であるであることを特徴
   とする請求項１記載の半導体装置の製造方法。