JPH01304725A - ボーダのないコンタクトの窓を形成する方法 - Google Patents

ボーダのないコンタクトの窓を形成する方法

Info

Publication number
JPH01304725A
JPH01304725A JP8818989A JP8818989A JPH01304725A JP H01304725 A JPH01304725 A JP H01304725A JP 8818989 A JP8818989 A JP 8818989A JP 8818989 A JP8818989 A JP 8818989A JP H01304725 A JPH01304725 A JP H01304725A
Authority
JP
Japan
Prior art keywords
layer
contact
silicon nitride
bpsg
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8818989A
Other languages
English (en)
Inventor
Jeffrey R Barber
ジエフリイ・アール・バーバー
Charles P Breiten
チヤールズ・フイリツプ・ブライトン
David Stanasolovich
デヴイド・スタナソロヴイツチ
Jacob F Theisen
ジヤコブ・フレドリツク・タイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01304725A publication Critical patent/JPH01304725A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は半導体装置にコンタクトの窓を形成する方法に
関し、具体的にはホウ#リンケイ酸ガラス(BPSG)
層と窒化シリコン層を通してボーダ(辺部)のないコン
タクトの窓を画定して、下の導電層にコンタクトを与え
る方法に関する。
B、将来技術 伝統的な集積回路の製造方法では、ポリシリコン層及び
拡散層へのコンタクトは、ポリシリコン層と拡散層がそ
の端のまわりにボーダ領域を有するように設計されてい
る。コンタクトのまわりのボーダは最悪の条件下でもポ
リシリコン層及び拡散層のコンタクトの窓がポリシリコ
ン層及び拡散層の最上部上に常に来ることを保証するた
めに、主に使用されている。もしボーダを使用しないと
、通常の処理段階中の変動によって、コンタクトは一部
はポリシリコン領域もしくは拡散領域上に、一部はフィ
ールド酸化物上に位置するようになる。
もしこのようなことが起こると、フィールドの酸化物が
オーバーエツチング中に消耗し、金属と基板間に処理液
がもれる経路が形成されることがある。
コンタクトの窓のまわりのボータはコンタクトの適切な
位置付けを保証し、下のシリコンもしくはフィールド領
域を保護するのに有利であるが、所与の面積に集積する
ことのできる集積回路の最大数を制限する点で望ましく
ない、この制限は次の例から明らかであろう、すなわち
、もし標準のボーダ作成過程が1辺1ミクロンの最小の
コンタクト及び1ミクロンの最小幅のポリシリコンの線
を使用する時は、各コンタクトのまわりに1ミクロンの
ボーダを置かなければならない、その結果、コンタクト
が置かれるポリシリコンのパッドは各辺が略3ミクロン
でなければならず、即ち、9平方ミクロンの面積を要す
る。これに対して無ボーダのコンタクト形成方法はポリ
シリコンのコンタクトのまわりにボーダを必要としない
。従って。
最小の寸法の線、今の場合は1ミクロンのポリシリコン
のコンタトクを使用のすることができる。
この結果、ボーダを使用しない技術は、ボーダを使用す
る技術と比較してコンタクトの構造体当り略8平方ミク
ロンの面積が節約できる。この利点は第2@の従来技術
のコンタクト構造体と第1図のボーダのないコンタクト
構造体を比較することによって明らかであろう。
ボーダを使用しないコンタクト形成方法は回路の集積レ
ベルの増大を可能とし、チップの密度をさらに増大する
ことは明らかであろう、従って、ボーダの不要なコンタ
クトを形成し、チップ上の面積を節約するとこが望まれ
る。
C6発明が解決しようとする問題点 本発明の目的は、半導体チップ上にボーダのないコンタ
クトの窓を形成する方法を与えることにある。
本発明の目的は、ホウ参リンケイ酸ガラス層及び下の窒
化シリコン層を通してボーダのないコンタクトを形成す
る方法を与えることにある。
本発明の目的は、2ケイ化チタン層にコンタクトを形成
する方法を与えることにある。
D0問題点を解決するための手段 予め形成されたポリシリコン領域及び拡散領域上に、自
己整合したシリサイド層及び形成された後、窒化シリコ
ンの750A ’の層が低圧化学蒸着によって付着され
る。次にBPSGの層が付着され、水蒸気の雰囲気中で
再溶融され、略平坦な表面が与えられる。次にホトレジ
ストのコンタクト・レベル暦が付着され、ホトレジスト
中にコンタクト・レベルのパターンがホトリソグラフィ
によって画定される。コンタクト・エツチングの最初の
段階は、下の窒化シリコンをエツチングすることなくB
PSGだけを選択的にエッチする3塩化ホウ素を使用し
て達成される。この段階は2つのコンタクトのうち深い
方の拡散コンタクトが目標点に達する迄遂行される。拡
散コンタクトの目標点に達した後、BPSG及び2ケイ
化チタンの両方に対して極めて高いエツチング速度の比
で窒化シリコンをエッチする第2のエツチング段階がC
HF。
と02の混合物を使用して開始される。このエツチング
は窒化シリコンが両コンタクト領域から除去される迄継
続する。
E、実施例 第3A図を参照すると、通常の0MO8技術によって、
シリコン・ウェハ10中にFET半導体総田構造体が形
成されている。拡散領域12、フィールド酸化物領域1
4及びポリシリコン相互接続[16が示されている。拡
散領域12はシリコン、拡散領域のために通常使用され
ている任意の導電性金属。
もしくは2ケイ化チタン、2ケイ化タングステン、2ケ
イ化コバルト等のような耐火金属から形成される。この
好ましい実施例では、拡散領域12は2ケイ化チタンよ
り成る。
次の処理段階で、窒化シリコン層18が低圧化学蒸着(
LPGVD)によって付着される。窒化ケイ素層18は
略750乃到1000人の暑さを有し、2つの目的に使
用される。先ず、これは拡散領域12中の2ケイ化チタ
ンがその後の水蒸気によるアニーリング段階中に損傷を
受けもしくは酸化されるのを防止し、第2にその後のコ
ンタクト部のエツチングの際のエッチ・ストップとして
働く。この第2の機能はボーダのないコンタクトの形成
にとって重要である。
BPSGの層20は大気圧の化学蒸着もしくはLPGV
D方法によって付着される。BPSGの組成は4乃至6
モル%のリン及び4乃至6モル%のホウ素より成る。B
PSCJJ20の厚さは略6000人乃至11000人
である。この厚さはフィールド酸化物領域14上に延在
するポリシリコンの相互接続線16上に最小路5ooo
人の厚さのBPSGが存在するように選択される。BP
S(J20は2つの目的に使用される。先ず、これは導
電性領域を保護するパッシベーション層として働き、第
2にその後の水蒸気の雰囲気中でアニーリングする際に
、平坦な表面を与えるのに使用される。平坦な表面は最
適な金属の被覆を与えるために望ましいものである。B
PSGl120は水蒸気の雰囲気中で、800℃、略3
0分で焼なましされる。アニーリングは大気圧もしくは
10乃至20気圧の高圧で遂行できる。
BPSG層20の水蒸気によるアニーリングに続いて、
コンタクト・レベルのホトレジスト層22が付着される
。このホトレジスト[22はポジティブ・レジストでも
ネガティブ・レジストでもよい。厚さは15000乃至
17000人である。次にコンタクト・レベルのパター
ンが通常の光学リソグラフィ、Eビーム・リソグラフィ
もしくはX線リソグラフィとその後の現象によって画定
される。この結果のコンタクトの窓24.26のパター
ンが第3A図に示されている。
次に第3B図、第3C図を参照する。コンタクトの窓部
のエツチング処理は3段階より成る。最初の段階は反応
性イオン・エッチ室から湿気を除去するためのものであ
る。この段階はこの処理の再現性にとって重要である。
第2の段階で拡散領域12上の深いコンタクトの窓24
及びポリシリコンの相互接続層16上のコンタクトの窓
26中で窒化シリコン層18が露出される迄BPSG層
20をエツチングする。第3の段階でBPS(J20、
フィールド酸化物領域14及び拡散領域12中の2ケイ
化チタンに対して高い選択比で残った窒化シリコン層1
8を除去する。
具体的に説明すると、段階1の反応性イオン・エッチラ
ング室から湿気を除去する段階は次の処理条件で行われ
る。
DCバイアス電圧   −〇ボルト 電力         −〇ワット エッチ気体      −3塩化ホウ素(B(1,)流
速         −208CCM圧力      
   −Loom トル温度         −26
℃ 時間         −10分 BCQ3の存在は反応室から湿気を除去するための段階
1では重要な因子である。ホトレジスト・マスクに損傷
を与えないためにこの段階では電力は使用されない。
段階2の処理条件は次の通りである。
DCバイアス電圧   −200ボルト電力     
     −? エツチング気体    −BCQ。
流速         −208CCU圧力     
    −30mトル 温度         −15℃ 時間         −目標点迄 この特定の段階は下の窒化シリコン層18に対して高い
選択比でBPSG層20をエツチングするのに使用され
る。BPSGと窒化シリコンのエツチング速度の比は略
11:1である。この段階で、窒化ケイ素層18はすべ
てのコンタクト領域で露出される(第3B図)。□ 段階3は次の処理条件で遂行される反応性のイオン・エ
ツチング処理である。
電力         −500ワツト工ツチング気体
    −酸素 流速         −448CCMエツチング気体
    −CHF 3 流速         −63CCM 圧力         −50mトル 温度         −20℃ 時間         −目標点迄 これ等の処理条件で達成されるエツチング速度の比は次
の通りである。
Si N :SiO−16:1 Si N :TiSi2−8:1 段階3はすべてのコンタクトの窓24.26から窒化シ
リコン18が除去され、導電性領域12が露出される追
打われる。第3C図は最終のボーダのない、コンタクト
部のエッチされた構造を示している。
コンタクト金属の付着は従来技術の通り遂行される。
代替実施例では、上述の段階3に代って次のエツチング
条件が使用される。
電力         −400〜500ワツト工ツチ
ップ気体    −CH,下 流法         −508CCM圧力、    
     −30mトル温度         −20
℃ 時間         −目標点迄 達成されるエツチング速度の比は次の通りである。
Si  N  :SiO−30:1 Si N :TiSi2−20:1 Si  N のS x O2に対する、エツチングの選
択比が高いために、フィールド酸化物の消耗が防止され
、これによってボーダのないポリシリコン・コンタクト
を形成する方法が与えられる。
さらに、  Si  N のSio2に対する、エラチ
ップの選択比が高いためにS z O2の鳥のくちばし
状領域の除去が防止され、これによってボーダのない拡
散コンタクトの使用が可能になる。
Si3N4のTiSi2に対するエツチングの選去が防
止される。
他の好ましい実施例では1次の処理条件を上述の段階2
の条件に置換えることができる。
電力         −1000ワツト工ツチ気体 
     −CHF3 流速         −908CCMエッチ気体  
    −CF。
流速         −20SCCM圧力     
    −50mトル 温度         −20℃ 時間         −目標点迄 この代替条件を使用すると、上述の段階1は必要でなく
なる。
BPSGの窒化シリコンに対するエツチング速度の比は
15:1である。
F0発明の効果 本発明に従えば、半導体チップ上にボーダのないコンタ
クトの窓を形成する方法が与えられる。
【図面の簡単な説明】
第1図は主にポリシリコンの相互接mMへの、ボーダの
ないコンタクトの窓を示した上面図である。 第2図は主にポリシリコンの相互接続層への、従来技術
のボーダのあるコンタクトの窓を示した上面図である。 第3A図、第3B図、第3C図は本発明の方法に従う種
々の処理段階における半導体装置の構造の断面図である
。 10・・・シリコン・ウェハ、12・・・拡散領域、1
4・・・フィールド酸化物領域、16・・・ポリシリコ
ン相互接続線、18・・・窒化シリコン層、20・・・
BPSG層、22・・・ホトレジスト層、24゜26・
・・コンタクトの窓 出馴人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  山  本  仁  朗(外1名)

Claims (1)

  1. 【特許請求の範囲】 (a)能動領域を有する半導体装置を与え、 (b)上記能動領域の上に拡散防止兼エッチ・ストップ
    層を付着し、 (c)上記拡散防止兼エッチ・ストップ層上に絶縁層を
    付着し、 (d)上記絶縁層上にホトレジスト層を付着し、 (e)上記ホトレジスト層中にコンタクトの窓のパター
    ンをリソグラフィによって画定し、 (f)上記コンタクトの窓のパターンをBCl_3もし
    くは、CHF_3及びCF_3によって上記絶縁層中に
    エッチングし、 (g)上記コンタクトの窓のパターンを、CH_3Fも
    しくは、O_2及びCHF_3によって上記拡散防止兼
    エッチ・ストップ層中にエッチングする段階を有する、 絶縁層及び拡散防止兼エッチ・ストップ層を通してボー
    ダのないコンタクトの窓を形成する方法。
JP8818989A 1988-04-14 1989-04-10 ボーダのないコンタクトの窓を形成する方法 Pending JPH01304725A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18135488A 1988-04-14 1988-04-14
US181354 1988-04-14

Publications (1)

Publication Number Publication Date
JPH01304725A true JPH01304725A (ja) 1989-12-08

Family

ID=22663932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8818989A Pending JPH01304725A (ja) 1988-04-14 1989-04-10 ボーダのないコンタクトの窓を形成する方法

Country Status (2)

Country Link
EP (1) EP0337109A1 (ja)
JP (1) JPH01304725A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233225A (ja) * 1990-06-27 1992-08-21 American Teleph & Telegr Co <Att> 集積回路の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW295695B (ja) * 1994-09-19 1997-01-11 Motorola Inc
DE69508273T2 (de) * 1994-11-18 1999-11-04 Advanced Micro Devices Inc Verfahren zum ätzen von siliziumnitrid mit verstärkung der kritischen abmessung
US6040619A (en) * 1995-06-07 2000-03-21 Advanced Micro Devices Semiconductor device including antireflective etch stop layer
JP3241020B2 (ja) * 1999-03-26 2001-12-25 日本電気株式会社 半導体装置の製造方法
WO2007138517A1 (en) * 2006-05-30 2007-12-06 Nxp B.V. Array configuration for dram memory with double-gate floating-body finfet cells

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0200372A2 (en) * 1985-04-02 1986-11-05 THORN EMI North America Inc. Self-aligned contact window formation in an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0200372A2 (en) * 1985-04-02 1986-11-05 THORN EMI North America Inc. Self-aligned contact window formation in an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233225A (ja) * 1990-06-27 1992-08-21 American Teleph & Telegr Co <Att> 集積回路の製造方法

Also Published As

Publication number Publication date
EP0337109A1 (en) 1989-10-18

Similar Documents

Publication Publication Date Title
US4966870A (en) Method for making borderless contacts
JP3128811B2 (ja) 半導体装置の製造方法
TW322465B (en) Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
US5086017A (en) Self aligned silicide process for gate/runner without extra masking
US6294476B1 (en) Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
US5707901A (en) Method utilizing an etch stop layer
US6140024A (en) Remote plasma nitridation for contact etch stop
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US5366850A (en) Submicron planarization process with passivation on metal line
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
JPH01304725A (ja) ボーダのないコンタクトの窓を形成する方法
KR100212689B1 (ko) 접촉 플러그 형성방법
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
US5977608A (en) Modified poly-buffered isolation
EP0375255A2 (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
JPS5827335A (ja) 半導体装置の製造方法
JPH0786229A (ja) 酸化シリコンのエッチング方法
JPS6387741A (ja) 半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
JP2000260871A (ja) 半導体装置の製造方法
EP0053484B1 (en) A method for fabricating semiconductor device
JPH08274066A (ja) コンタクト窓の形成方法
JPH01149446A (ja) 薄膜抵抗体を有する半導体装置の製造方法
JPH0547830A (ja) 半導体装置の製造方法
JPH0812860B2 (ja) 半導体装置の製造方法