JPH01149446A - 薄膜抵抗体を有する半導体装置の製造方法 - Google Patents
薄膜抵抗体を有する半導体装置の製造方法Info
- Publication number
- JPH01149446A JPH01149446A JP30789887A JP30789887A JPH01149446A JP H01149446 A JPH01149446 A JP H01149446A JP 30789887 A JP30789887 A JP 30789887A JP 30789887 A JP30789887 A JP 30789887A JP H01149446 A JPH01149446 A JP H01149446A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- silicon nitride
- silicon
- tungsten silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010409 thin film Substances 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 23
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 6
- 238000000059 patterning Methods 0.000 claims 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はD/A変換回路、A/D回路変換等の抵抗装置
を有する半導体装置の製造方法に関する。
を有する半導体装置の製造方法に関する。
本発明は、タングステンシリサイド抵抗の抵抗値精度を
改善するために、例えばボロン、リン等の高濃度不純物
を含むシリコンチッ化膜とノンドープ多結晶シリコンの
間にシリコンチッ化膜を設けたものである。
改善するために、例えばボロン、リン等の高濃度不純物
を含むシリコンチッ化膜とノンドープ多結晶シリコンの
間にシリコンチッ化膜を設けたものである。
第2図に従来のタングステンシリサイド抵抗体を有する
半導体装置を示す。この時、高濃度不純物を含むシリコ
ンチッ化膜4上にノンドープ多結晶シリコン6が被着し
ている。
半導体装置を示す。この時、高濃度不純物を含むシリコ
ンチッ化膜4上にノンドープ多結晶シリコン6が被着し
ている。
しかし、従来の方法ではシリコンチッ化膜中に高濃度に
不純物が含まれているため、種々の熱処理により不純物
がノンドープ多結晶シリコン中へ拡散し、そのため多結
晶シリコンの抵抗値は小さくなり所望の抵抗値が得られ
ない、また抵抗値にバラツキが生じてしまうという問題
を有していた。
不純物が含まれているため、種々の熱処理により不純物
がノンドープ多結晶シリコン中へ拡散し、そのため多結
晶シリコンの抵抗値は小さくなり所望の抵抗値が得られ
ない、また抵抗値にバラツキが生じてしまうという問題
を有していた。
c問題点を解決するための手段〕
上記問題点を解決するために本発明は高濃度不純物を含
むシリコンチッ化膜とノンドープ多結晶シリコンとの間
にシリコンチッ化膜を設けた。
むシリコンチッ化膜とノンドープ多結晶シリコンとの間
にシリコンチッ化膜を設けた。
シリコンチッ化膜が不純物の拡散を阻止するため、ノン
ドープ多結晶シリコン中へ不純物が入り込むことはない
。従って所望の抵抗値が得られ、抵抗値精度が改善され
る。
ドープ多結晶シリコン中へ不純物が入り込むことはない
。従って所望の抵抗値が得られ、抵抗値精度が改善され
る。
以下に本発明の実施例を図面に基づいて説明する。第1
図(a)は酸化膜2上にリンを6〜lQwt%含んだP
S G (Phosphorus 5rlicate
Glass> またはボロンを3〜7wt%、リンを
3〜7wt%含んだB P S G (Boron P
hosphorus 5ilicate Glass)
等の高不純物濃度シリコンチッ化膜4を化学気相成長法
(CVD法)ニヨり約6000人〜1oooo人程度被
着し、800℃〜1000℃の熱処理により平坦化のた
めのフローを行い、その後CVD法によりシリコンチフ
化膜5を約1000人〜2000変形度被着し、その後
CVD法によりノンドープ多結晶シリコン6を500〜
1000人程度被着し、変形にその後65原子%以上9
0原子%以下のシリコンを含むタングステンシリサイド
7をスパッタ法またはCVD法により被着した図を示す
、シリコンチッ化膜5はこの後の種々の熱処理により高
不純物濃度シリコンチッ化膜4からボロン、リン等の不
純物がノンドープ多結晶シリコン6へ拡散するのを阻止
する働きをする。ノンドープ多結晶シリコン6はタング
ステンシリサイド7とシリコンチッ化膜、シリコンチッ
化膜等の絶縁膜との密着性が弱いため、はがれを防止す
るため用いられている。タングステンシリサイド7の厚
さは狙い抵抗値により変わるが通常は100〜1000
人の間である。
図(a)は酸化膜2上にリンを6〜lQwt%含んだP
S G (Phosphorus 5rlicate
Glass> またはボロンを3〜7wt%、リンを
3〜7wt%含んだB P S G (Boron P
hosphorus 5ilicate Glass)
等の高不純物濃度シリコンチッ化膜4を化学気相成長法
(CVD法)ニヨり約6000人〜1oooo人程度被
着し、800℃〜1000℃の熱処理により平坦化のた
めのフローを行い、その後CVD法によりシリコンチフ
化膜5を約1000人〜2000変形度被着し、その後
CVD法によりノンドープ多結晶シリコン6を500〜
1000人程度被着し、変形にその後65原子%以上9
0原子%以下のシリコンを含むタングステンシリサイド
7をスパッタ法またはCVD法により被着した図を示す
、シリコンチッ化膜5はこの後の種々の熱処理により高
不純物濃度シリコンチッ化膜4からボロン、リン等の不
純物がノンドープ多結晶シリコン6へ拡散するのを阻止
する働きをする。ノンドープ多結晶シリコン6はタング
ステンシリサイド7とシリコンチッ化膜、シリコンチッ
化膜等の絶縁膜との密着性が弱いため、はがれを防止す
るため用いられている。タングステンシリサイド7の厚
さは狙い抵抗値により変わるが通常は100〜1000
人の間である。
第1図山)はフォトリソグラフィー工程によりフォトレ
ジストをバターニングし、そのフォトレジストをマスク
としてReactive ton Etching法(
RIE法)によりタングステンシリサイド7及びノンド
ープ多結晶シリコン6を一度にエツチングし、その後フ
ォトレジストを除去した図を示す、この同一チェンバー
内で連続的にタングステンシリサイド7、ノンドープ多
結晶シリコン6をエツチングするが、タングステンシリ
サイド7のエツチングガスとして例えばSF6またはC
zCj! fs+ ノンドープ多結晶シリコン6の場合
には例えばCcl、と的確にエンドポイントを検出し、
ガスを使い分ける必要がある。Cclaを使用した場合
、ノンドープ多結晶シリコン6とシリコン千フ化膜5の
エッチレート比は二5程度であり、オーバーエツチング
を行なうため下地のシリコン千ッ化膜5は約100変形
度エツチングされるが、シリコンチッ化膜厚は1000
人〜2000人のため問題ない。
ジストをバターニングし、そのフォトレジストをマスク
としてReactive ton Etching法(
RIE法)によりタングステンシリサイド7及びノンド
ープ多結晶シリコン6を一度にエツチングし、その後フ
ォトレジストを除去した図を示す、この同一チェンバー
内で連続的にタングステンシリサイド7、ノンドープ多
結晶シリコン6をエツチングするが、タングステンシリ
サイド7のエツチングガスとして例えばSF6またはC
zCj! fs+ ノンドープ多結晶シリコン6の場合
には例えばCcl、と的確にエンドポイントを検出し、
ガスを使い分ける必要がある。Cclaを使用した場合
、ノンドープ多結晶シリコン6とシリコン千フ化膜5の
エッチレート比は二5程度であり、オーバーエツチング
を行なうため下地のシリコン千ッ化膜5は約100変形
度エツチングされるが、シリコンチッ化膜厚は1000
人〜2000人のため問題ない。
次に第1図(clに示すように、シリコンチッ化膜また
はノンドープシリコンチッ化膜等の不純物を含まない絶
縁膜8をCVD法により全面に被着する。
はノンドープシリコンチッ化膜等の不純物を含まない絶
縁膜8をCVD法により全面に被着する。
次に第1図(d)に示すようにフォトリソグラフィー法
により、タングステンシリサイド7およびノンドープ多
結晶シリコン6を覆うようにフォトレジストをパターニ
ングし、ドライエツチングにより絶縁膜8とシリコンチ
ッ化膜5をエツチングする。絶縁膜8にシリコンチフ化
膜を用いた場合はSF、等のガスを用いて、−度に絶縁
l!8とシリコンチッ化膜5をエツチングする事が可能
である。
により、タングステンシリサイド7およびノンドープ多
結晶シリコン6を覆うようにフォトレジストをパターニ
ングし、ドライエツチングにより絶縁膜8とシリコンチ
ッ化膜5をエツチングする。絶縁膜8にシリコンチフ化
膜を用いた場合はSF、等のガスを用いて、−度に絶縁
l!8とシリコンチッ化膜5をエツチングする事が可能
である。
絶縁膜8にノンドープシリコンチッ化膜を用いた場合は
同一チェンバー内でエンドポイントを的確に検出し、ガ
スを変える事により絶縁膜8とシリコンチッ化膜5を連
続的にエツチング可能である。
同一チェンバー内でエンドポイントを的確に検出し、ガ
スを変える事により絶縁膜8とシリコンチッ化膜5を連
続的にエツチング可能である。
用いられるガスは例えばノンドープ酸化膜に対してはC
2F□CHF、、 Heの混合ガス、シリコンチッ化膜
はSFl等のガスによりエツチング可能である。この場
合シリコンチッ化膜5と下地の高不純物濃度シリコンチ
ッ化#4とのエツチング選択比は約3程度であり、オー
バーエツチングにより下地高不純物濃度シリコンチッ化
膜4は約200人〜400人エツチングされるのみであ
り問題とはならない。
2F□CHF、、 Heの混合ガス、シリコンチッ化膜
はSFl等のガスによりエツチング可能である。この場
合シリコンチッ化膜5と下地の高不純物濃度シリコンチ
ッ化#4とのエツチング選択比は約3程度であり、オー
バーエツチングにより下地高不純物濃度シリコンチッ化
膜4は約200人〜400人エツチングされるのみであ
り問題とはならない。
次に第1図(elに示すように2回のフォトリソグラフ
ィー工程と2回のエツチング工程により、それぞれコン
タクト孔10とシリサイド抵抗コンタクト11を設ける
。この時配線金属のステンプカバレッヂ改善のためのコ
ンタクト孔10を開口後例えば800℃〜950℃、1
5分〜30分の熱処理を行い、フローによりコンタクト
孔10にテーパーをつける事もあり得る。そのため通常
は先にコンタクト孔10を開口し、その後シリサイド抵
抗コンタクト11を開口する。タングステンシリサイド
の抵抗値はこのコンタクトフローのような熱諸多を行っ
てもシリコンチッ化膜5があるため、高不純物濃度シリ
コンチッ化l114よりノンど−プ多結晶シリコンチッ
化膜6中に拡散せず、抵抗値の変化や精度が落ちるよう
なことはない。
ィー工程と2回のエツチング工程により、それぞれコン
タクト孔10とシリサイド抵抗コンタクト11を設ける
。この時配線金属のステンプカバレッヂ改善のためのコ
ンタクト孔10を開口後例えば800℃〜950℃、1
5分〜30分の熱処理を行い、フローによりコンタクト
孔10にテーパーをつける事もあり得る。そのため通常
は先にコンタクト孔10を開口し、その後シリサイド抵
抗コンタクト11を開口する。タングステンシリサイド
の抵抗値はこのコンタクトフローのような熱諸多を行っ
てもシリコンチッ化膜5があるため、高不純物濃度シリ
コンチッ化l114よりノンど−プ多結晶シリコンチッ
化膜6中に拡散せず、抵抗値の変化や精度が落ちるよう
なことはない。
次に第1図(f)に示すうよに希釈フン酸によりコンタ
クト孔10及びシリサイド抵抗コンタクト孔11上の薄
い酸化膜を除去した後、配線金属12をスパッタ法によ
り被着する。この後は通常の半導体製造工程を行なう。
クト孔10及びシリサイド抵抗コンタクト孔11上の薄
い酸化膜を除去した後、配線金属12をスパッタ法によ
り被着する。この後は通常の半導体製造工程を行なう。
この発明は以上説明したように、ノンドープ多結晶シリ
コンと高不純物濃度シリコンチッ化膜との間にシリコン
チッ化膜を設ける事により、種々の熱処理によってもノ
ンドープ多結晶シリコン中へ不純物は拡散せず、従って
タングステンシリサイドの抵抗値は所望の値が得られ抵
抗値精度も改善される。
コンと高不純物濃度シリコンチッ化膜との間にシリコン
チッ化膜を設ける事により、種々の熱処理によってもノ
ンドープ多結晶シリコン中へ不純物は拡散せず、従って
タングステンシリサイドの抵抗値は所望の値が得られ抵
抗値精度も改善される。
第1図(al〜(「)は本発明の製造方法を示す工程順
断面図、第2図は従来の半導体装置の断面図である。 1・・・半導体基板 2・・・酸化膜 3・・・不純物領域 4・・・高不純物濃度シリコンチッ化膜5・・・シリコ
ンチッ化[ 6・・・ノンドープ多結晶シリコン 7・・・タングステンシリサイド 8・・・絶縁膜 9・・・フォトレジスト 10・・・コンタクト孔 11・・・シリサイド抵抗コンタクト孔12・・・配線
金属 以上 出願人 セイコー電子工業株式会社 第1図 従来の簿腺抵抗体乞発オろ半導体装置の断面図第2図
断面図、第2図は従来の半導体装置の断面図である。 1・・・半導体基板 2・・・酸化膜 3・・・不純物領域 4・・・高不純物濃度シリコンチッ化膜5・・・シリコ
ンチッ化[ 6・・・ノンドープ多結晶シリコン 7・・・タングステンシリサイド 8・・・絶縁膜 9・・・フォトレジスト 10・・・コンタクト孔 11・・・シリサイド抵抗コンタクト孔12・・・配線
金属 以上 出願人 セイコー電子工業株式会社 第1図 従来の簿腺抵抗体乞発オろ半導体装置の断面図第2図
Claims (1)
- シリコン基板上の高濃度に不純物を含んだシリコン酸
化膜上にシリコンチッ化膜を被着する工程と、該シリコ
ンチッ化膜上にノンドープ多結晶シリコンを被着する工
程と、該ノンドープ多結晶シリコン上にタングステンシ
リサイドを被着する工程と、該タングステンシリサイド
および前記ノンドープ多結晶シリコンを同時にパターニ
ングする工程と、ノンドープ絶縁膜を被着し絶縁膜タン
グステンシリサイドおよび前記ノンドープ多結晶シリコ
ンを覆うようにパターニングする工程と、該ノンドープ
絶縁膜をマスクとして前記シリコンチッ化膜をパターニ
ングする工程と、前記シリコン基板およびゲート金属と
電気的結合を得るためのコンタクト孔を開口する工程と
、前記タングステンシリサイドとの電気的結合を得るた
めのコンタクト孔を開口する工程と、配線金属を被着す
る工程とからなる事を特徴とする半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30789887A JPH01149446A (ja) | 1987-12-04 | 1987-12-04 | 薄膜抵抗体を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30789887A JPH01149446A (ja) | 1987-12-04 | 1987-12-04 | 薄膜抵抗体を有する半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01149446A true JPH01149446A (ja) | 1989-06-12 |
Family
ID=17974498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30789887A Pending JPH01149446A (ja) | 1987-12-04 | 1987-12-04 | 薄膜抵抗体を有する半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01149446A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
JP2022115891A (ja) * | 2018-03-29 | 2022-08-09 | セイコーエプソン株式会社 | 抵抗素子、フィルター回路、回路装置、物理量測定装置、電子機器及び移動体 |
-
1987
- 1987-12-04 JP JP30789887A patent/JPH01149446A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
JP2022115891A (ja) * | 2018-03-29 | 2022-08-09 | セイコーエプソン株式会社 | 抵抗素子、フィルター回路、回路装置、物理量測定装置、電子機器及び移動体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4141022A (en) | Refractory metal contacts for IGFETS | |
JP3128811B2 (ja) | 半導体装置の製造方法 | |
US5707901A (en) | Method utilizing an etch stop layer | |
KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
US5915198A (en) | Contact process using taper contact etching and polycide step | |
JPH0618213B2 (ja) | 半導体装置の製造方法 | |
KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
JPH06163578A (ja) | 接続孔形成法 | |
JPH01149446A (ja) | 薄膜抵抗体を有する半導体装置の製造方法 | |
US6524910B1 (en) | Method of forming dual thickness gate dielectric structures via use of silicon nitride layers | |
US5834367A (en) | Method of manufacturing semiconductor device having a multilayer wiring | |
JPH01304725A (ja) | ボーダのないコンタクトの窓を形成する方法 | |
JPH03200330A (ja) | 半導体装置の製造方法 | |
JP3323264B2 (ja) | 半導体装置の製造方法 | |
US20050127517A1 (en) | Semiconductor device | |
JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
JPH05226333A (ja) | 半導体装置の製造方法 | |
JPH06196498A (ja) | 半導体装置およびその製造方法 | |
JPS6197826A (ja) | 半導体装置の製造方法 | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
JP2661355B2 (ja) | 半導体装置の製造方法 | |
KR100214250B1 (ko) | 반도체장치 제조방법 | |
JPS6151941A (ja) | 電極・配線膜の製造方法 | |
JPH07297146A (ja) | コンタクト形成方法 | |
JP2817209B2 (ja) | 半導体装置の製造方法 |