JPS63296353A - コンタクトホ−ル形成方法 - Google Patents

コンタクトホ−ル形成方法

Info

Publication number
JPS63296353A
JPS63296353A JP13246587A JP13246587A JPS63296353A JP S63296353 A JPS63296353 A JP S63296353A JP 13246587 A JP13246587 A JP 13246587A JP 13246587 A JP13246587 A JP 13246587A JP S63296353 A JPS63296353 A JP S63296353A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
contact hole
etching
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13246587A
Other languages
English (en)
Inventor
Norihiko Tamaoki
徳彦 玉置
Ichiro Nakayama
一郎 中山
Yoji Masuda
洋司 益田
Masabumi Kubota
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13246587A priority Critical patent/JPS63296353A/ja
Publication of JPS63296353A publication Critical patent/JPS63296353A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置のコンタクトホール形成方法に関す
るものである。
従来の技術 近年、コンタクトホールの形成に関しては、後工程の配
線用金属膜の堆積状態をよくするため、その形状が重要
視されている。一般に金属膜の堆゛積状態はコンタクト
ホールの上端部の形状で微妙に影響され、コンタクトホ
ール内への堆積状態が悪い時に起こる金属配線の断線を
ふせぐ手段として、1つは不純物を含んでいる酸化膜を
エツチングし、コンタクトホールを形成した後、熱処理
を加えて、コンタクト孔端部の角ばった部分を丸めてコ
ンタクトホール内の堆積状態を向上させていた。また他
の手段として、コンタクトホールをエツチングする際に
側壁に角度をつけるエツチングを行ない、同様に堆積状
態の向上をはかつていた。
以下図面を参照しながら、上述した従来のコンタクトホ
ール形成方法の第1の従来例について説明する。第2図
(a) において、1は所望のパターニングされている
フォトレジスト、2は不純物を含んでいる酸化膜、3は
Si基板である。第2図0))ではフォトレジスト1を
マスクとして酸化膜2をフロン系のガスを用いて異方性
エツチングを行ったもので、第2図(C)はフォトレジ
スト1を除去した後の断面を示している。第2図(d)
では不純物を含んだ酸化膜2を、高温で磯処理した後の
断面をしめしている。
次に従来のコンタクトホール形成方法の第2の従来例に
ついて説明する。第3図(、)において、4は所望のバ
ターニングがされているフォトレジスト、5は酸化膜で
あシ、6はSi基板である。第3図(b)はフォトレジ
スト4をマスクとして酸化膜5をフロン系のガスを用い
て異方性エツチングを行なった時の断面図である。第3
図(C)はフロン系のガスと酸素ガスの混合ガスを用い
て、フォトレジスト4を等方性エツチングして横方向に
後退させながら酸化膜5を異方性エツチングすることで
、コンタクトホールの孔端部7に角度をつけた結果の断
面を示す図である。
発明が解決しようとする問題点 しかしながら上記の第1の従来例では、隣接したコンタ
クトホール間の距離が近くなると熱処理の際溶融した酸
化膜が流れ込む場をうしなって、コンタクトホール形状
は第2図(d)に示すようにオーバハング状態となシ、
ホール下部にくらべ中間部の寸法は小さくなる。そのた
め金属嘆堆積の際断線を起こすという問題があった。ま
た第2の従来例では、レジストを後退させる手段として
フロン系のガスに酸素ガスを多量に混合させてエツチン
グするため、下地のSi基板との選択比が悪く、Si基
板を深くエツチングしてしまうという問題点を有してい
た。
本発明は上記問題点に鑑み、コンタクトホール形状がホ
ールとホールの間の距離に関係なく下地との選択比を十
分保ちながら良好なコンタクトホール形状が得られる、
コンタクトホール形成方法を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明のコンタクトホール
形成方法は、半導体基板上に層間絶縁膜をあらかじめ層
間、絶縁膜の全面エツチング条件に備え所望の膜厚より
厚めに堆積し、フォトレジストをマスクとして下地シリ
コンにオーバーエッチをかけずに所定の形状にコンタク
トホールを形成し、フォトレジストを剥離した後、層間
絶縁膜と下地シリコンの選択比の良好なエツチング条件
で層間絶縁膜を全面エツチングしオーバーエッチをかけ
ることによシ所定の形状のコンタクトホールを所定の膜
厚の層間絶縁膜に形成するものである。
作   用 本発明では所定のコンタクトホール形状を得るために使
用するエツチング条件と、コンタクトホールを確実に開
孔するだめのオーバーエツチングのエツチング条件を完
全に分離できるため、所定のコンタクトホール形状を得
るだめのエツチング条件において層間絶縁膜と下地シリ
コンの選択比が小さくとも全く問題にならず、また、オ
ー・(−エツチングは選択比の大きなエツチング条件で
十分に行なうことが可能となる。
実施例 以下本発明の実施例のコンタクトホール形成方法につい
て、図面を参照しながら説明する。第1図は本発明の実
施例におけるコンタクトホール形成方法の工程断面図で
ある。第1図(、)において11はp型シリコン(10
0)基板、12はシリコン基板に形成されたn+拡散層
、13は層間絶縁膜として減圧CVD法で形成した膜厚
8000人のシリコン酸化膜、14はコンタクトホール
のパターン出しを行なった膜厚1.2μmのフォトレジ
ストである。最終的には層間絶縁膜は6000人程度入
槽わないが、全面オーバーエッチ工程での減少分を20
00人と見″Xb、厚めに堆積している。
まず、フォトレジスト14をマスクとしてシリコン酸化
膜を反応性イオンエツチング法で5000人蚕直な形状
にエツチングする。この第1のエツチング条件としては
例えばCHF3ガス50 Beam。
02ガス5 sccm、真空度400mTorr、 R
F ノ:r)−300Wとする(第1図(b))。
次にフォトレジスト14をマスクとしてフォトレジスト
を横方向に後退させながら、シリコン酸化膜13をこれ
も別条性の反応性イオンエツチングで250o人エツチ
ングし孔端部に角度をつけた形状を形成する(第1図(
C))。この第2のエツチング条件は例えばCHF 3
ガス6o11ccm、o2ガス40 sccm、圧力4
00mTorr、RFパワー300Wである。フォトレ
ジスト14の横方向への後退を利用し、コンタクトホー
ル上端部に角度をつける為、o2ガスの流量を大きくし
ている。このエツチング条件ではo2ガスを増やした為
シリコン酸化膜とシリコン基板の選択比は小さいが、本
方法では600人程鹿のシリコン酸化膜がコンタクトホ
ール上にこの時点で残存している為、選択比は全く問題
にならない。
次にフォトレジスト14を除去しく第1図(d) ) 
1シリコン酸化膜13を2000人全面エフチングし結
果として所定のaooo人の層間絶縁膜を得る(第1図
(e))。このときのエツチング条件は前述の第1のエ
ツチング条件と同じである。異方性エツチングであるた
め、前工程までのコンタクトホール形状はそのまま維持
され、またo2ガス流量は小さく抑えである為、シリコ
ン酸化膜とシリコン基板の選択比は大きく、この場合シ
リコン酸化膜1500人のオーバーエツチングが下地シ
リコンにかかることになるが下地シリコン基板はほとん
ど(100人程度)エツチングされない。
この後の工程については省略するが、コンタクトホール
上端部に角度がついている為、金属膜を断線なく堆積で
き、またオーバーエツチングを十分にできるため、下地
シリコンと金属膜の接触状態も非常に良好である。
また、ここではフォトレジストをマスクとして第1.第
2の2つの異なるエツチング条件で層間絶縁膜をエツチ
ングしたが、第2のエツチング条件のみでコンタクトホ
ール形状を制御する場合も全く同様の効果が得られる。
発明の効果 このように本発明は半導体基板上にあらかじめオーバー
エッチ分だけ厚めに堆積した層間絶縁膜を、フォトレジ
ストをマスクとして所定の形状にエツチングする工程と
レジスト除去後、異方性の強い条件で層間絶縁膜を全面
オーバーエツチングする工程により下地シリコンのエツ
チングを最小限にしながら、所定のコンタクトホール形
状を得るものである。コンタクトホール形状制御のエツ
チングによシ最適なコンタクトホール形状を得、それと
全く分離されたオーバーエツチングの為だけのエツチン
グによシ、十分な半導体基板と金属配線の接触を保証す
る極めて工業的測置の高い方法である。
【図面の簡単な説明】
第1図(−)〜(、)は本発明におけるコンタクトホー
ル形成方法の一実施例の工】断面図、第2図(a)〜(
d)と第3図体)〜(C)は従来のコンタクトホール形
成方法の工程断面図である。 11・・・・・・p型(100)シリコン基板、12・
・・・・・n+拡散層、13・・・・・・シリコン酸化
膜、14・・・・・・フォトレジスト。 l l 図                tt−r
’型−シリコン第2図 第3図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上に層間絶縁膜を堆積する工程とフォ
    トレジストをマスクとして層間絶縁膜を途中までエッチ
    ングし所定の形状にコンタクトホールを形成する工程と
    フォトレジストを剥離した後層間絶縁膜の全面エッチン
    グを行ないコンタクトホール底部の層間絶縁膜を除去す
    る工程とを含むことを特徴とするコンタクトホール形成
    方法。
  2. (2)フォトレジストをマスクとしてコンタクトホール
    に角度をつけて層間絶縁膜をエッチングすることを特徴
    とする特許請求の範囲第1項記載のコンタクトホール形
    成方法。
  3. (3)フォトレジストをマスクとして垂直に層間絶縁膜
    をエッチングした後、さらにフォトレジストをマスクと
    して角度をつけて前記層間絶縁膜をエッチングすること
    で、前記層間絶縁膜を途中までエッチングすることを特
    徴とする特許請求の範囲第1項記載のコンタクトホール
    形成方法。
JP13246587A 1987-05-28 1987-05-28 コンタクトホ−ル形成方法 Pending JPS63296353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13246587A JPS63296353A (ja) 1987-05-28 1987-05-28 コンタクトホ−ル形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13246587A JPS63296353A (ja) 1987-05-28 1987-05-28 コンタクトホ−ル形成方法

Publications (1)

Publication Number Publication Date
JPS63296353A true JPS63296353A (ja) 1988-12-02

Family

ID=15082007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13246587A Pending JPS63296353A (ja) 1987-05-28 1987-05-28 コンタクトホ−ル形成方法

Country Status (1)

Country Link
JP (1) JPS63296353A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121562A (ja) * 1991-04-01 1993-05-18 American Teleph & Telegr Co <Att> 集積回路加工方法
JP2008147692A (ja) * 1995-11-27 2008-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
US7727898B2 (en) 1995-11-27 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method of fabricating same
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121562A (ja) * 1991-04-01 1993-05-18 American Teleph & Telegr Co <Att> 集積回路加工方法
JP2008147692A (ja) * 1995-11-27 2008-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
US7727898B2 (en) 1995-11-27 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method of fabricating same
US7786553B1 (en) 1995-11-27 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7800235B2 (en) 1995-11-27 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2010272883A (ja) * 1995-11-27 2010-12-02 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子

Similar Documents

Publication Publication Date Title
CA1169022A (en) Integrated circuit planarizing process
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JP2913936B2 (ja) 半導体装置の製造方法
US4708767A (en) Method for providing a semiconductor device with planarized contacts
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
EP0050972B1 (en) Method of manufacturing a semiconductor device with an interconnection electrode layer
JPS63296353A (ja) コンタクトホ−ル形成方法
JPH02219227A (ja) プラズマ散乱現象を利用した蝕刻方法
JP2001127039A (ja) 半導体装置の製造方法
US5981385A (en) Dimple elimination in a tungsten etch back process by reverse image patterning
JPH0653334A (ja) 半導体装置の製造方法
JP2001118927A (ja) 半導体装置およびその製造方法
JPS63177523A (ja) コンタクトホ−ル形成方法
KR100256237B1 (ko) 콘택홀 형성방법
JPH05283407A (ja) 半導体装置の製造方法
JPS63260134A (ja) スル−・ホ−ルの形成方法
JPH0483336A (ja) 半導体装置の製造方法
JP3376965B2 (ja) 半導体装置及びその製造方法
US20040014311A1 (en) Method for manufacturing a semiconductor device
JPH09116014A (ja) 半導体装置の製造方法
JPS6254427A (ja) 半導体装置の製造方法
JPH06124944A (ja) 半導体装置
JPH05175328A (ja) 半導体素子の製造方法
JPH10154752A (ja) 半導体装置の製造方法
JPH04100218A (ja) 半導体装置の製造方法