JPH05121562A - 集積回路加工方法 - Google Patents
集積回路加工方法Info
- Publication number
- JPH05121562A JPH05121562A JP10236592A JP10236592A JPH05121562A JP H05121562 A JPH05121562 A JP H05121562A JP 10236592 A JP10236592 A JP 10236592A JP 10236592 A JP10236592 A JP 10236592A JP H05121562 A JPH05121562 A JP H05121562A
- Authority
- JP
- Japan
- Prior art keywords
- window
- insulating layer
- resist
- substrate
- insulation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 テーパの形成により、高いアスペクト比のウ
ィンドウへの金属の充填を容易にする。 【構成】 絶縁層を部分的に露出させるためにレジスト
にパターンを描き、続いて平面化エッチバックを使用し
てウィンドウを形成する方法によって、上レベル上のウ
ィンドウを含むウィンドウを形成し、金属で充填する。
一般に絶縁層が最も厚い部分でレジストが最も薄く、逆
もまた同様であるため、得られるウィンドウのテーパ
は、深く差し込んだアスペクト比のウィンドウについて
最も大きい。
ィンドウへの金属の充填を容易にする。 【構成】 絶縁層を部分的に露出させるためにレジスト
にパターンを描き、続いて平面化エッチバックを使用し
てウィンドウを形成する方法によって、上レベル上のウ
ィンドウを含むウィンドウを形成し、金属で充填する。
一般に絶縁層が最も厚い部分でレジストが最も薄く、逆
もまた同様であるため、得られるウィンドウのテーパ
は、深く差し込んだアスペクト比のウィンドウについて
最も大きい。
Description
【０００１】
【産業上の利用分野】本発明は、上レベルの金属化領域
にウィンドウを形成する、半導体集積回路加工に関す
る。
にウィンドウを形成する、半導体集積回路加工に関す
る。
【０００２】
【従来の技術】大規模集積回路の複雑さのために、回路
部品間および回路部品への全ての電気的相互接続を、単
一レベルの金属化領域において形成することは困難であ
る。従って、複数のレベルの金属化領域を使用する方法
が開発されている。下部の金属化領域は、通常、下部の
基板、すなわち下部の金属化領域の選択された部分を露
出させるウィンドウを形成するようにパターンが描かれ
た絶縁層を通して接触される。
部品間および回路部品への全ての電気的相互接続を、単
一レベルの金属化領域において形成することは困難であ
る。従って、複数のレベルの金属化領域を使用する方法
が開発されている。下部の金属化領域は、通常、下部の
基板、すなわち下部の金属化領域の選択された部分を露
出させるウィンドウを形成するようにパターンが描かれ
た絶縁層を通して接触される。
【０００３】基板という語は、他の材料の下部に位置
し、それを支持する全ての材料を意味する。ウィンドウ
は、下部の金属化領域の選択された部分への接触を提供
するために、金属で充填される。
し、それを支持する全ての材料を意味する。ウィンドウ
は、下部の金属化領域の選択された部分への接触を提供
するために、金属で充填される。
【０００４】上述の方法は、概念上は簡単であるが、実
施にあたって問題が生じる。例えば、素子の寸法が小さ
くなると、水平方向の寸法が垂直方向の寸法より急速に
減少するため、ウィンドウのアスペクト比が増加する。
アスペクト比とは、寸法の水平対垂直の比である。
施にあたって問題が生じる。例えば、素子の寸法が小さ
くなると、水平方向の寸法が垂直方向の寸法より急速に
減少するため、ウィンドウのアスペクト比が増加する。
アスペクト比とは、寸法の水平対垂直の比である。
【０００５】アルミニウムはシリコン集積回路加工にお
いて最も一般的に使用される金属であり、通常スパッタ
リングによって堆積される。しかしアルミニウムは凹角
の角部を形成するため、高アスペクト比のウィンドウを
完全に充填することは困難である。
いて最も一般的に使用される金属であり、通常スパッタ
リングによって堆積される。しかしアルミニウムは凹角
の角部を形成するため、高アスペクト比のウィンドウを
完全に充填することは困難である。
【０００６】凹角の角部の問題を解決するための一つの
方法は、ウィンドウの上部が底部より広くなるようにテ
ーパを形成することである。この方法の一つの実施例に
おいて、絶縁層の上部にレジストを堆積させ、レジスト
にパターンを描き、絶縁層を部分的にエッチングする。
次にレジストが除去され、エッチングは、ウィンドウの
エッチングが続くとウィンドウにテーパを形成するエッ
チングによって、続行される。
方法は、ウィンドウの上部が底部より広くなるようにテ
ーパを形成することである。この方法の一つの実施例に
おいて、絶縁層の上部にレジストを堆積させ、レジスト
にパターンを描き、絶縁層を部分的にエッチングする。
次にレジストが除去され、エッチングは、ウィンドウの
エッチングが続くとウィンドウにテーパを形成するエッ
チングによって、続行される。
【０００７】この方法のもう一つの実施例は、上部層が
底部層より速くエッチングされるように、異なる特性を
有する二つの絶縁層を使用する。結果としてウィンドウ
にテーパが形成される。例として、１９８７年６月３０
日発行の、Ｋ−Ｈリー（K-H Lee ）およびサミュエル
ポランコ（Samuel Polanco）による米国特許第４，６７
６，８６９号を参照のこと。
底部層より速くエッチングされるように、異なる特性を
有する二つの絶縁層を使用する。結果としてウィンドウ
にテーパが形成される。例として、１９８７年６月３０
日発行の、Ｋ−Ｈリー（K-H Lee ）およびサミュエル
ポランコ（Samuel Polanco）による米国特許第４，６７
６，８６９号を参照のこと。
【０００８】もう一つの例では、第一および第二の絶縁
層を堆積させ、選択的に堆積されたレジストを通してテ
ーパを有するウィンドウをエッチングする。ウィンドウ
は金属で充填され、レジストで被覆される。レジストの
エッチバック、すなわちレジストと第二の絶縁層をおお
よそ等速度で除去する平面化エッチングが行われ、名目
上は平面状の絶縁表面が得られる。１９８９年１１月７
日発行の、パトリック（Patrick ）による米国特許第
４，７８９，２５７号を参照のこと。
層を堆積させ、選択的に堆積されたレジストを通してテ
ーパを有するウィンドウをエッチングする。ウィンドウ
は金属で充填され、レジストで被覆される。レジストの
エッチバック、すなわちレジストと第二の絶縁層をおお
よそ等速度で除去する平面化エッチングが行われ、名目
上は平面状の絶縁表面が得られる。１９８９年１１月７
日発行の、パトリック（Patrick ）による米国特許第
４，７８９，２５７号を参照のこと。
【０００９】絶縁層の下の状態が非平面的であり、絶縁
層の厚さが一様でないことから、ウィンドウの形成はし
ばしば予想されるより困難である。ウィンドウを形成す
るために使用するエッチング方法は、最も深いウィンド
ウが完全に形成されることより、最も浅いウィンドウの
下の材料があまりエッチングされないことが確実である
必要がある。
層の厚さが一様でないことから、ウィンドウの形成はし
ばしば予想されるより困難である。ウィンドウを形成す
るために使用するエッチング方法は、最も深いウィンド
ウが完全に形成されることより、最も浅いウィンドウの
下の材料があまりエッチングされないことが確実である
必要がある。
【００１０】一つの方法において、絶縁層の下にエッチ
ング停止層が堆積される。例として１９９０年６月１２
日発行の、Ｃ．Ｙ．ルー（C.Y.Lu）による米国特許第
４，９３３，２９７号を参照のこと。当然、後続する処
理段階において非平面的表面によってもたらされる問題
を最小にするために、絶縁層表面は平面状であることが
望ましい。
ング停止層が堆積される。例として１９９０年６月１２
日発行の、Ｃ．Ｙ．ルー（C.Y.Lu）による米国特許第
４，９３３，２９７号を参照のこと。当然、後続する処
理段階において非平面的表面によってもたらされる問題
を最小にするために、絶縁層表面は平面状であることが
望ましい。
【００１１】
【発明が解決しようとする課題】従って、部分的に厚さ
の異なる絶縁層内に、テーパを形成したウィンドウを設
置し、絶縁層表面を平面化するような加工方法が必要で
ある。さらに、前述のアスペクト比の問題を解決する、
絶縁層内のウィンドウを形成するための他の方法が要求
される。
の異なる絶縁層内に、テーパを形成したウィンドウを設
置し、絶縁層表面を平面化するような加工方法が必要で
ある。さらに、前述のアスペクト比の問題を解決する、
絶縁層内のウィンドウを形成するための他の方法が要求
される。
【００１２】
【課題を解決するための手段】本発明の集積回路加工方
法は、基板表面上に特徴物を取り付け、特徴物を被覆す
るための絶縁層を堆積することによって、電気的接続を
形成する。次に絶縁層表面をレジストによって被覆し、
絶縁層の選択された部分が露出されるようにレジストに
パターンを描く。エッチバックによって、下の特徴物の
選択された部分を露出させるウィンドウが絶縁層内に形
成され、さらにテーパが形成される。
法は、基板表面上に特徴物を取り付け、特徴物を被覆す
るための絶縁層を堆積することによって、電気的接続を
形成する。次に絶縁層表面をレジストによって被覆し、
絶縁層の選択された部分が露出されるようにレジストに
パターンを描く。エッチバックによって、下の特徴物の
選択された部分を露出させるウィンドウが絶縁層内に形
成され、さらにテーパが形成される。
【００１３】エッチバックは通常、平面化エッチバッ
ク、すなわち絶縁層とレジストをおおよそ等速度で除去
するエッチングである。レジストは、通常絶縁層の最も
高い位置において最も浅いため、テーパは、通常最も浅
いウィンドウについて最も大きい。特徴物は、上レベル
の金属化領域または素子部品である。
ク、すなわち絶縁層とレジストをおおよそ等速度で除去
するエッチングである。レジストは、通常絶縁層の最も
高い位置において最も浅いため、テーパは、通常最も浅
いウィンドウについて最も大きい。特徴物は、上レベル
の金属化領域または素子部品である。
【００１４】一実施例において、平面化エッチングに先
立って、絶縁層が部分的にエッチングされる。本実施例
において、ウィンドウは金属によって充填される。もう
一つの実施例において、ウィンドウは上レベル絶縁層内
に位置する。
立って、絶縁層が部分的にエッチングされる。本実施例
において、ウィンドウは金属によって充填される。もう
一つの実施例において、ウィンドウは上レベル絶縁層内
に位置する。
【００１５】
【実施例】本発明は、特定の上レベルウィンドウ処理、
すなわち第一レベルの金属化領域に電気的接触を形成す
る処理に関して記述される。当業者には変更例や、他の
実施例が容易に考察可能である。
すなわち第一レベルの金属化領域に電気的接触を形成す
る処理に関して記述される。当業者には変更例や、他の
実施例が容易に考察可能である。
【００１６】図１において、基板１、フィールド酸化物
領域３、ゲート構造５、ソース／ドレーン領域７、第一
の絶縁層９、第一の金属化層１１が示される。図示され
る構造は、当業者によって周知の技術を使用して容易に
加工される。適当な材料もまた、当業者によって容易に
選択される。しかしいくつかの説明が必要である。
領域３、ゲート構造５、ソース／ドレーン領域７、第一
の絶縁層９、第一の金属化層１１が示される。図示され
る構造は、当業者によって周知の技術を使用して容易に
加工される。適当な材料もまた、当業者によって容易に
選択される。しかしいくつかの説明が必要である。
【００１７】ゲート構造の個々の部品は周知であり、図
示されていない。フィールド酸化物領域は、素子間の電
気的な絶縁を提供する。他の絶縁技術もまた使用可能で
ある。図示されるように、 第一の金属化層にはパター
ンが描かれており、パターンが描かれた金属化領域１１
の選択された部分を接触させることが要求される。すな
わち、金属化領域１１は、基盤と称される層９上の特徴
物によって形成される。
示されていない。フィールド酸化物領域は、素子間の電
気的な絶縁を提供する。他の絶縁技術もまた使用可能で
ある。図示されるように、 第一の金属化層にはパター
ンが描かれており、パターンが描かれた金属化領域１１
の選択された部分を接触させることが要求される。すな
わち、金属化領域１１は、基盤と称される層９上の特徴
物によって形成される。
【００１８】第二の絶縁層１３が堆積され、レジスト１
５で被覆される。一般的な絶縁材料は、ＰＥＴＥＯＳ
（プラズマエンハンストＴＥＯＳ、plasmaenhanced TEO
S）である。厚さは重要ではないが、一般的な厚さは
２．５μｍである。絶縁層の表面は平面状ではない。結
果的な構造物は図２に示される。
５で被覆される。一般的な絶縁材料は、ＰＥＴＥＯＳ
（プラズマエンハンストＴＥＯＳ、plasmaenhanced TEO
S）である。厚さは重要ではないが、一般的な厚さは
２．５μｍである。絶縁層の表面は平面状ではない。結
果的な構造物は図２に示される。
【００１９】次に、レジストの下の層、すなわち第二の
絶縁層１３の選択された部分を露出させるための開口部
を形成するために、レジストにパターンが描かれる。露
出された絶縁層部分はこの点において好都合にエッチン
グされ、完全なウィンドウエッチングおよびウィンドウ
の大きさの維持を容易にする。結果的な、絶縁層のエッ
チングされた部分を有する構造が、図３に示される。
絶縁層１３の選択された部分を露出させるための開口部
を形成するために、レジストにパターンが描かれる。露
出された絶縁層部分はこの点において好都合にエッチン
グされ、完全なウィンドウエッチングおよびウィンドウ
の大きさの維持を容易にする。結果的な、絶縁層のエッ
チングされた部分を有する構造が、図３に示される。
【００２０】次に平面化エッチング、すなわち絶縁層と
レジストをおおよそ当速度で除去するエッチング法が使
用される。ウィンドウのテーパは、上部のレジストが除
去されるとただちに絶縁層がエッチングされ始めるため
に生成される。ウィンドウが形成されると、すなわち金
属化領域の選択された部分が露出されると、レジストは
除去される。結果的な構造が図４に示される。図示され
るように、ウィンドウはテーパを有し、いくらかの絶縁
層の平面化が生じている。
レジストをおおよそ当速度で除去するエッチング法が使
用される。ウィンドウのテーパは、上部のレジストが除
去されるとただちに絶縁層がエッチングされ始めるため
に生成される。ウィンドウが形成されると、すなわち金
属化領域の選択された部分が露出されると、レジストは
除去される。結果的な構造が図４に示される。図示され
るように、ウィンドウはテーパを有し、いくらかの絶縁
層の平面化が生じている。
【００２１】次に金属層１７がウィンドウ内に堆積さ
れ、表面上の金属は、ウィンドウを充填された状態に残
すようにパターンが描かれる。従来の堆積技術が使用可
能である。結果的な構造が図５に示される。
れ、表面上の金属は、ウィンドウを充填された状態に残
すようにパターンが描かれる。従来の堆積技術が使用可
能である。結果的な構造が図５に示される。
【００２２】当業者によれば、他の変更例が容易に考案
され得る。例えば、上述の方法が繰り返されること、す
なわち第二、第三の金属化領域間の電気的接続を形成す
るためにも使用されることなどである。さらに上述の方
法は、素子部品、例えばソース／ドレーン領域を、これ
らの部品の選択された部分を露出させるようにパターン
が描かれた絶縁層を通して接触させるためにも使用可能
である。
され得る。例えば、上述の方法が繰り返されること、す
なわち第二、第三の金属化領域間の電気的接続を形成す
るためにも使用されることなどである。さらに上述の方
法は、素子部品、例えばソース／ドレーン領域を、これ
らの部品の選択された部分を露出させるようにパターン
が描かれた絶縁層を通して接触させるためにも使用可能
である。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
高いアスペクト比のウィンドウにも、テーパを形成する
ことによってウィンドウ内への金属の充填が容易とな
る。また平面化エッチング法の使用によって、結果的な
絶縁層表面が平面状になる利点もある。
高いアスペクト比のウィンドウにも、テーパを形成する
ことによってウィンドウ内への金属の充填が容易とな
る。また平面化エッチング法の使用によって、結果的な
絶縁層表面が平面状になる利点もある。
【図１】本発明の一実施例による加工の、第二の絶縁層
の堆積前における集積回路の部分断面図である。
の堆積前における集積回路の部分断面図である。
【図２】本発明の一実施例による加工の、レジストの堆
積後における集積回路の部分断面図である。
積後における集積回路の部分断面図である。
【図３】本発明の一実施例による加工の、レジストにパ
ターンを描いた後における集積回路の部分断面図であ
る。
ターンを描いた後における集積回路の部分断面図であ
る。
【図４】本発明の一実施例による加工の、ウィンドウの
設置後における集積回路の部分断面図である。
設置後における集積回路の部分断面図である。
【図５】本発明の一実施例による加工の、金属層の堆積
後における集積回路の部分断面図である。
後における集積回路の部分断面図である。
１ 基板 ３ フィールド酸化物領域 ５ ゲート構造 ７ ソース／ドレーン領域 ９ 第一の絶縁層 １１ 第一の金属化層 １３ 第二の絶縁層 １５ レジスト １７ 金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シエリル エー．ボーリンガー アメリカ合衆国 19530 ペンシンルヴエ ニア カツズタウン、デイートリツヒ ヴ アレー ロード 377 (72)発明者 クラウル アール．ウラスポウ アメリカ合衆国 19530 ペンシルヴエニ ア カツズタウン ボツクス ナンバー 556、イースト ウオルナツト ストリー ト 439
Claims (7)
- 【請求項１】 基板（１、１１）の表面上に特徴物（１
１）を取り付けるステップと、 前記特徴物（１、１１）を被覆する絶縁層（１３）を堆
積するステップと、 前記絶縁層（１３）の表面を被覆するレジスト（１５）
を堆積するステップと、前記レジスト（１５）にパター
ンを描き、垂直な側壁を有し、前記絶縁層（１３）の選
択された部分を露出させる開口部を形成するステップ
と、 前記垂直な側壁を有する開口部と前記レジスト（１５）
を通して、前記絶縁層（１３）を、平面化エッチングに
よってエッチングし、前記基板（１、１１）の選択され
た部分を露出させるウィンドウを形成し、前記絶縁層を
部分的に平面化するステップとから成ることを特徴とす
る、集積回路加工方法。 - 【請求項２】 さらに、前記ウィンドウ内に金属を堆積
させるステップを含むことを特徴とする、請求項１記載
の方法。 - 【請求項３】 前記パターンを描くステップが、前記絶
縁層（１３）を部分的にエッチングすることを特徴とす
る、請求項２記載の方法。 - 【請求項４】 前記基板（１、１１）が上レベル金属化
領域（１１）を含むことを特徴とする、請求項３記載の
方法。 - 【請求項５】 前記基板（１）が素子部品を含むことを
特徴とする、請求項３記載の方法。 - 【請求項６】 前記エッチングが平面化エッチングであ
ることを特徴とする、請求項２記載の方法。 - 【請求項７】 前記ウィンドウにテーパが形成されるこ
とを特徴とする、請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US67848491A | 1991-04-01 | 1991-04-01 | |
| US678484 | 1991-04-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121562A true JPH05121562A (ja) | 1993-05-18 |
Family
ID=24722974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10236592A Pending JPH05121562A (ja) | 1991-04-01 | 1992-03-30 | 集積回路加工方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0509658A1 (ja) |
| JP (1) | JPH05121562A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260134A (ja) * | 1987-04-17 | 1988-10-27 | Victor Co Of Japan Ltd | スル−・ホ−ルの形成方法 |
| JPS63296353A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | コンタクトホ−ル形成方法 |
| JPH01194328A (ja) * | 1988-01-28 | 1989-08-04 | Nec Corp | 半導体装置の製造方法 |
| JPH02151052A (ja) * | 1988-12-02 | 1990-06-11 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2640810B1 (fr) * | 1988-12-20 | 1992-10-30 | Thomson Composants Militaires | Procede de realisation d'ouvertures dans un circuit integre |
-
1992
- 1992-03-26 EP EP92302610A patent/EP0509658A1/en not_active Ceased
- 1992-03-30 JP JP10236592A patent/JPH05121562A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260134A (ja) * | 1987-04-17 | 1988-10-27 | Victor Co Of Japan Ltd | スル−・ホ−ルの形成方法 |
| JPS63296353A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | コンタクトホ−ル形成方法 |
| JPH01194328A (ja) * | 1988-01-28 | 1989-08-04 | Nec Corp | 半導体装置の製造方法 |
| JPH02151052A (ja) * | 1988-12-02 | 1990-06-11 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0509658A1 (en) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066569A (en) | Dual damascene process for metal layers and organic intermetal layers | |
| US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| US6008114A (en) | Method of forming dual damascene structure | |
| US6214745B1 (en) | Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern | |
| JPH09260487A (ja) | 半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子 | |
| US5924006A (en) | Trench surrounded metal pattern | |
| US5423939A (en) | Method for forming contact plugs in integrated circuits | |
| US5223084A (en) | Simultaneous dielectric planarization and contact hole etching | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| US5585307A (en) | Forming a semi-recessed metal for better EM and Planarization using a silo mask | |
| KR100242434B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| JPH05121562A (ja) | 集積回路加工方法 | |
| JP3367490B2 (ja) | 半導体装置の製造方法 | |
| EP0302647A1 (en) | Aluminum plug using insulating sidewall space | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| US6114237A (en) | Method of forming contacts for a semiconductor device | |
| KR100198636B1 (ko) | 금속 배선 형성 방법 | |
| KR100217907B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100398046B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100532749B1 (ko) | 반도체 소자의 다층 금속 배선의 제조 방법 |