CN104253071A - 有集成工艺边缘成像和计量系统的电镀和电填充后系统 - Google Patents

有集成工艺边缘成像和计量系统的电镀和电填充后系统 Download PDF

Info

Publication number
CN104253071A
CN104253071A CN201410299510.3A CN201410299510A CN104253071A CN 104253071 A CN104253071 A CN 104253071A CN 201410299510 A CN201410299510 A CN 201410299510A CN 104253071 A CN104253071 A CN 104253071A
Authority
CN
China
Prior art keywords
wafer
edge
electroplating
technique
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410299510.3A
Other languages
English (en)
Other versions
CN104253071B (zh
Inventor
丹尼尔·马克·丁南
詹姆斯·E·邓肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of CN104253071A publication Critical patent/CN104253071A/zh
Application granted granted Critical
Publication of CN104253071B publication Critical patent/CN104253071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及有集成工艺边缘成像和计量系统的电镀和电填充后系统，具体公开了用于在晶片上形成金属层的电镀系统，该系统包括电镀模块和晶片边缘成像系统。电镀模块可包括用于包含阳极以及电镀过程中的电镀溶液的槽，以及用于在电镀过程中将晶片保持在所述电镀溶液中并旋转所述晶片的晶片保持器。晶片边缘成像系统可包括用于保持并旋转晶片通过不同的方位方向的晶片保持器，被取向以在所述晶片被保持并旋转的同时获得所述晶片的工艺边缘的多个在方位上分开的图像的摄像机(所述工艺边缘对应于在所述晶片上形成的金属层的外缘)，以及用于确定边缘排除距离的图像分析逻辑块，其中所述边缘排除距离是所述晶片的边缘和所述工艺边缘之间的距离。

Description

有集成工艺边缘成像和计量系统的电镀和电填充后系统
技术领域
本公开涉及电子器件的制造、半导体衬底的电镀和电填充后(post-electrofill)处理、包括边缘斜角去除装置的电镀和电填充后处理系统及装置、以及具有用于在处理过程中检查半导体晶片的集成和/或原位计量系统的电镀和电填充后处理系统。
背景技术
集成电路制造通常涉及在半导体晶片的有源电路区域(即在用于IC器件的制造的晶片的正面上的主要内部区域)上沉积一或多个导电金属层。电镀工艺是用于完成这种金属层沉积的常用方法。例如，典型的电镀应用包括但不限于铜镶嵌电填充、近来在晶片级封装(WLP)应用中使用越来越多的锡银合金电镀(参见例如名称为“ELECTROPLATING APPARATUSAND PROCESS FOR WAFER LEVEL PACKAGING”和美国专利公布No.2012/0138471，在此出于所有目的通过参考将其全文并入)、以及硅通孔(TSV)的铜电填充(参见例如2008年8月18日提交的、名称为“PROCESS FOR THROUGH SILICON VIA FILING”的美国专利申请No.12/193,644，其现在为2010年8月17日公告的美国专利No.7,776,741；以及2009年10月12日提交的、名称为“ELECTROLYTE CONCENTRATIONCONTROL SYSTEM FOR HIGH RATE ELECTROPLATING”的美国专利申请No.12/577,619；在此出于所有目的通过参考将它们全文并入)。
虽然在半导体晶片的有源电路区域中需要导电金属层的沉积，但在其它区域，比如晶片的边缘斜角区域——邻近晶片边缘的狭窄区域，这样的沉积可以是不希望的。然而，在许多IC制造工艺中，在电镀可被执行之前，薄的导电材料层必须首先被沉积，作为用于后来的电镀操作的晶种，且常用来沉积该晶种层的工艺——通过溅射的物理气相沉积(PVD)——可无区别地在晶片的不需要导电金属沉积的区域中留下导电金属沉积。不过，为了最大化晶片有源表面区域的尺寸(从而最大化从每晶片制造的集成电路数量)，晶种层必须被溅射到非常靠近半导体晶片边缘的地方，因此，情况通常是，PVD沉积的金属不仅覆盖有源表面区域，而且涂布有源电路区域之外的整个正面边缘区域，以及正面边缘和一定程度上的背面。幸运的是，在PVD晶种层被沉积之后，导电金属的电填充更加易于控制。在一些电镀系统中，这种控制通过采用电镀模块以及从不希望的区域(比如晶片边缘和背面)排除电镀溶液的电镀蛤壳晶片保持器总成来实现。将电镀溶液限制在晶片有源表面的电镀装置的一个示例是可从朗姆研究公司获得的SABRETM蛤壳电镀装置，其在名称为“CLAMSHELL APPARATUS FORELECTROCHEMICALLY TREATING SEMICONDUCTOR WAFERS”的美国专利No.6,156,167有所描述，该专利在此出于全部目的通过参考全文并入。
出于各种原因，在电填充之后残留在晶片边缘上的PVD金属是不希望的。一个原因是PVD金属层很薄且往往在后续处理过程中剥落从而产生不希望的颗粒。这可通过下述内容来理解。在晶片的正面边缘，晶片表面是成斜面的。在此，PVD层不仅薄而且沉积不均匀。因此，它们附着得不是很牢。同样，后续电介层在这样薄的金属上的附着也很弱，从而引起了产生更多颗粒的可能性。相较而言，晶片的有源内部区域上的PVD金属被厚的、均匀的电填充金属简单地覆盖并被CMP向下平整化到电介质。接着，该平坦表面(大部分是电介质)被阻挡层物质(比如SiN)覆盖，二者均牢牢地附着到所述电介质且有助于后续层的附着。
为了解决这些问题，可设计电填充后处理系统来从半导体晶片的边缘斜角区域移除PVD沉积且电镀的金属。这样的边缘斜角去除(EBR)操作可在电填充后模块中执行且常常牵涉晶片边缘的在漂洗和干燥之前的金属蚀刻。在一些实施方式中，电填充后EBR模块可以是执行例如电镀(电填充)、电填充后以及潜在的其它操作(比如清洁操作)的集成电镀系统的一部分。
但EBR操作的精确度是重要的。特别重要的是，EBR操作不会从晶片的边缘斜角区域去除过少或过多的金属，以及该去除操作被均匀地完成，即以基本上径向对称的方式完成。在边缘斜角区域中去除过少金属会不能解决上述问题，而晶片上金属过于径向向内去除会消耗有用的表面区域(其没被消耗的话可作为额外的用于芯片产品的有源电路区域)。总之，有效的EBR操作用来从边缘斜角区域尽可能彻底且尽可能径向对称地(在足以解决上面联系在晶片的该区域中沉积的金属描述的缺陷的径向最狭窄的区域上)去除PVD沉积和电镀的金属。
发明内容
本文公开了用于在实质圆形的晶片上形成金属层的电镀系统，该系统包括电镀模块和晶片边缘成像系统。电镀模块可包括用于包含阳极以及电镀过程中的电镀溶液的槽，以及用于在电镀过程中将晶片保持在所述电镀溶液中并旋转所述晶片的晶片保持器。所述晶片边缘成像系统可包括用于保持并旋转晶片通过不同的方位方向的晶片保持器，被取向以在所述晶片在所述成像系统的晶片保持器上被保持并旋转通过不同的方位方向的同时获得所述晶片的工艺边缘的多个在方位上分开的图像的摄像机(所述工艺边缘对应于在所述晶片上形成的金属层的外缘)，以及用于从所述多个在方位上分开的图像确定边缘排除距离的图像分析逻辑块(logic)，其中所述边缘排除距离是所述晶片的边缘和所述工艺边缘之间的距离。所述电镀系统可进一步包括用于在所述图像分析逻辑块确定边缘排除距离在预定范围之外时将错误报告给所述电镀系统的操作者的故障识别和报告逻辑块。在一些实施方式中，所述图像分析逻辑块可从所述多个在方位上分开的图像确定多个在方位上分开的边缘排除距离，其中每个边缘排除距离是在具体方位角在所述晶片的边缘和所述工艺边缘之间的距离。所述图像分析逻辑块可进一步包括用于分析所述工艺边缘的图像并确定所述图像中的所述工艺边缘的锐度的锐度分析逻辑块。在一些实施方式中，所述工艺边缘被选定以便由所述图像分析逻辑块基于其自所述晶片的边缘向内在预定的径向范围内的位置进行分析，所述边缘排除距离参考所述工艺边缘进行确定。
在一些实施方式中，所述图像分析逻辑块可进一步包括同心度分析逻辑块，其用于确定当表示所述多个边缘排除距离相对于不同方位角的统计变化的度量值在预定阈值内时，所述晶片的边缘和成像的工艺边缘是同心的，且当所述度量值超出所述阈值时，所述晶片的边缘和成像的工艺边缘非同心。所述度量值可以是所述边缘排除距离相对于不同方位角的标准偏差。所述电镀系统可进一步包括用于在确定当前成像的晶片边缘和工艺边缘非同心时调整所述电镀模块内的一或多个后续处理晶片的定中心(centering)的晶片定中心调整逻辑块。所述电镀系统可进一步包括用于在所述同心度分析逻辑块确定成像的晶片边缘和工艺边缘非同心时将错误报告给所述电镀系统的操作者的故障识别和报告逻辑块。
在一些实施方式中，所述晶片边缘成像系统可被配置来在多个成像模式下操作以及被配置来利用所述多个成像模式获得所述工艺边缘的多个在方位上分开的图像，且在某些这样的实施方式中，所述晶片边缘成像系统可进一步包括用于确定生成所述工艺边缘的最清晰的图像的成像模式以及选择利用该模式所生成的所述图像以便由所述图像分析逻辑块用于确定边缘排除距离的图像优化子系统。所述晶片边缘成像系统可包括具有有能调节的照明强度的光源的照明子系统，且其中所述多个成像模式包括针对照明强度和曝光时间的设置的不同组合。所述晶片边缘成像系统可进一步包括具有用于利用包括相对于所述晶片的表面的水平面的漫射低角度光或漫射轴上光的光照射所述晶片的边缘的漫射光源的照明子系统。在一些实施方式中，所述电镀系统的所述图像分析逻辑块可进一步包括用于从所述多个在方位上分开的图像确定所述工艺边缘的锥形宽度的逻辑块。
在一些实施方式中，所述晶片边缘成像系统的所述摄像机可以是彩色摄像机，且在某些这样的实施方式中，由所述彩色摄像机生成的图像中的每一个可被表示为成阵列的像素，每个像素包括至少三个颜色值。在一些实施方式中，在所述多个在方位上分开的图像中，所述工艺边缘被识别为在相邻像素之间具有最大的色彩对比度的狭窄区域。在一些实施方式中，所述图像分析逻辑块可进一步包括用于从所述多个在方位上分开的图像确定所述工艺边缘的锥形宽度的逻辑块。在一些实施方式中，所述晶片边缘成像系统被配置来在多个成像模式下操作以及被配置来利用所述多个成像模式获得所述工艺边缘的多个在方位上分开的图像。在一些实施方式中，所述晶片边缘成像系统进一步包括用于确定生成所述工艺边缘的在所述工艺边缘每一侧上在像素之间具有最高色彩对比度的图像的成像模式以及选择利用该模式所生成的所述图像以便由所述图像分析逻辑块用于确定所述锥形宽度的图像优化子系统。在一些实施方式中，所述晶片边缘成像系统可进一步包括具有用于利用相对于所述晶片的表面的水平面的漫射低角度光照射所述晶片的边缘的漫射光源的照明子系统，且在某些这样的实施方式中，所述晶片边缘成像系统的多个成像模式可包括针对照明强度和曝光时间的设置的不同组合。所述多个成像模式可进一步包括针对色调、饱和度和强度的不同设置。
在一些实施方式中，具有晶片边缘成像系统的电镀系统可进一步包括边缘斜角去除模块，所述边缘斜角去除模块包括用于保持和旋转所述晶片的晶片保持器，以及用于在所述晶片保持器上保持和旋转所述晶片的同时将蚀刻剂输送到所述晶片的边缘斜角区域以在所述电镀模块中的电镀之后从所述边缘斜角区域去除被电镀的金属的设备。在某些这样的实施方式中，所述晶片边缘成像系统的晶片保持器可以是所述边缘斜角去除模块的晶片保持器。在一些实施方式中，所述晶片边缘成像系统的所述摄像机可以是彩色摄像机，且由所述彩色摄像机生成的每一个图像可被表示为成阵列的像素，每个像素包括至少三个颜色值。在某些这样的实施方式中，所述图像分析逻辑块可进一步包括用于从所述多个在方位上分开的图像确定是否已经由所述边缘斜角去除模块在所述晶片上执行边缘斜角去除(EBR)的EBR检测逻辑块，且其中所述电镀系统进一步包括用于在所述图像分析逻辑块确定EBR还未被执行时将错误报告给所述电镀系统的操作者的故障识别和报告逻辑块。所述EBR检测逻辑块可基于由所述彩色摄像机在所述晶片的边缘附近测得的一或多个像素处测得的三个颜色中的一或多个和表示晶片上的不存在金属层的点处的颜色的一或多个存储的参考颜色值之间的差确定EBR是否已经被执行。在一些实施方式中，电镀的金属是铜。
本文还公开了用于处理在表面上形成有金属电镀层的实质圆形的晶片的电填充后处理系统，所述电填充后处理系统可包括边缘斜角去除模块和晶片边缘成像系统。所述边缘斜角去除模块可包括用于保持和旋转所述晶片通过不同方位方向的晶片保持器，以及用于在所述晶片保持器上保持和旋转所述晶片的同时将蚀刻剂输送到所述晶片的边缘斜角区域以从所述边缘斜角区域去除被电镀的金属的设备。所述晶片边缘成像系统可包括用于保持并旋转晶片通过不同的方位方向的晶片保持器，被取向以在所述晶片在所述边缘斜角去除模块的晶片保持器上被保持并旋转通过不同的方位方向的同时获得所述晶片的工艺边缘的多个在方位上分开的图像的摄像机(所述工艺边缘对应于在所述晶片上形成的金属层的外缘)，以及用于从所述多个在方位上分开的图像确定边缘排除距离的图像分析逻辑块(其中所述边缘排除距离是所述晶片的边缘和所述工艺边缘之间的距离)。所述晶片边缘成像系统的晶片保持器可以是所述边缘斜角去除模块的晶片保持器。在一些实施方式中，所述多个在方位上分开的图像可在所述晶片在所述边缘斜角去除模块中的处理之前获得，且成像的所述工艺边缘可对应于所述晶片的通过电镀形成的电镀边缘。在一些实施方式中，所述多个在方位上分开的图像可在所述晶片在所述边缘斜角去除模块中的处理之后获得，且成像的所述工艺边缘可对应于在所述边缘斜角去除模块中的处理之后的所述晶片的蚀刻边缘。
本文还公开了处理实质圆形的晶片的方法，所述方法包括在所述晶片上执行形成所述晶片的工艺边缘的处理操作，旋转所述晶片通过多个方位方向，在所述晶片被旋转通过所述多个方位方向的同时获得所述晶片的所述工艺边缘的多个在方位上分开的图像，在所述多个在方位上分开的图像中识别所述晶片的所述工艺边缘作为在所述图像中在相邻像素之间具有高对比度的区域，通过比较呈现在所述图像中的所识别的所述工艺边缘和所述晶片的物理边缘从所述多个在方位上分开的图像确定边缘排除距离，以及报告所述边缘排除距离在预定范围之外。在某些这样的实施方式中，所述处理操作是电镀。在其它实施方式中，所述处理操作是边缘斜角去除。
附图说明
图1提供了半导体晶片的示意图示。
图2提供了铜镶嵌电填充操作的流程图。
图3呈现了一个示例性的集成电镀系统的示意图。
图4示意性地图示出电镀模块的剖视图。
图5示意性地图示出集成到晶片边缘成像系统中的边缘斜角去除模块。
图6提供了边缘斜角去除操作的流程图。
图7提供了晶片边缘成像系统的示意图。
图8提供了示意性地图示出通过晶片边缘成像系统和图像优化子系统的各个实施方式执行的操作序列的流程图。
具体实施方式
在下面的公开内容中，为了提供对本文所公开的发明构思的全面理解，阐述了多个具体实施方式。然而，本领域技术人员将理解，在很多情况下可以在具有或不具有这些具体细节中的某些细节的情况下(例如，通过可选元件或步骤的替代)来实施本文所公开的发明构思，而仍在本文所公开的发明构思的范围和精神之内。因此，在一些实例中，为了避免不必要地混淆所公开的发明构思的重要方面，并未非常详细地描述一些公知的工艺、程序、操作、步骤、元件、模块和/或组件。
本文公开了集成的和/或原位的计量工具以及成像系统，以及相关的操作，它们将用于电镀系统/装置、电填充后处理系统/装置等中的半导体晶片的处理。更具体地，本公开涉及摄像机、成像系统、图像优化子系统，以及在一些实施方式中，在已经执行了边缘斜角去除(EBR)操作之后，用于分析半导体晶片的边缘排除区域的方法。在一些实施方式中，这些工具、系统和方法可应用于评估电镀和/或电填充后处理系统中的晶片定中心和对准。当前，不存在可用于实现详细的晶片边缘和工艺边缘(process edge)的成像以及原位分析的技术。相反，当前的实践是从晶片处理设备移除晶片，将其转送到单独的且不同的计量区域或装置(例如，显微镜)，并且在该远离处理硬件的不同环境中，针对晶片边缘进行成像并分析工艺性能。然而，该实践不方便，放缓了晶片处理的吞吐率，并且消除了在成像和分析系统与加工设备之间的闭环反馈和调节的可能性(或者至少使其进行非常不便)。
出于上述原因，有效的EBR操作起到了从边缘斜角区域尽可能全面地以及尽可能径向对称地去除PVD沉积的和电镀的金属的作用，以及在足以结合晶片的该区域中的沉积金属矫正上文提到的缺陷的径向最窄区域中去除PVD沉积的和电镀的金属的作用。因此，在EBR操作期间晶片保持器/卡盘上的晶片的对准和定中心至关重要，原因是，如果晶片不居中，则EBR操作不能对称地从晶片边缘去除金属。本文公开了用于测量本文称之为“边缘排除距离”的标的的工具和方法。如下文更充分描述的，边缘排除距离是晶片本身的(大致)圆形边缘与晶片的“工艺边缘”之间的距离，该晶片的“工艺边缘”是晶片的具有电镀金属层的区域的外(大致)圆形边缘。注意的是，“工艺边缘”可以对应于晶片的“电镀边缘”，即在EBR之前的电镀区域的边缘，或者其可以对应于晶片的“蚀刻边缘”，即在已通过EBR操作回蚀(etch back)之后电镀区域的边缘。本文所公开的用于测量边缘排除区域的实施方式可以利用这些测量值来评估晶片放置在晶片保持器/卡盘上的同心度并且在后续电镀和/或EBR操作中校正晶片的定中心/对准。本文所公开的用于测量边缘排除距离的实施方式同样可利用这些测量值用于其它目的，如下文更详细说明的。
为便于理解本文公开的各构思，包括与晶片电镀和电填充、晶片的边缘斜角区域、边缘斜角去除(EBR)操作、边缘排除区域的构思以及边缘排除区域的成像和分析有关的构思，图1至图6提供了电镀和电填充后处理系统和操作的一些具体实施方式的各方面细节。但是，应当理解的是，下文提供的细节的程度是为了提供用于解释和图示说明本文所公开的发明构思的具体背景，而不是以任意方式充当非可获准的限制这些发明构思的基础。
首先，在图1中示出了半导体晶片的示意性图示。如图所示，该半导体晶片具有上或“正”面100和“背面”101。晶片还具有内部“有源电路区域”102，在该区域中形成有具有关联的导电金属路径的集成电路器件，如上所述。为最大程度利用昂贵的半导体材料，该有源电路区域应当构成晶片的正面100上的区域的大部分。如图所示，集成电路晶片还包括：“正边缘”区域103，其是晶片正面位于有源电路区域之外的区域；“侧边缘”区域104(本文中有时称为“边缘斜角区域”)；以及“背边缘”区域105。侧边缘位于正面和背面之间的区域中，并且背边缘大致是在晶片背面上靠近晶片的外边界的区域，近似于正边缘区域。值得注意的是，本文所使用的术语“晶片”包括生产模式的晶片、空白测试晶片或任何其它类型的通过半导体处理和/或制造操作进行处理的晶片或衬底。因此，在一些实施方式中，本文所公开的方法和装置不仅能够用于生产，而且能够用于生产前质量管理和/或用于与机械手的同心放置、电镀槽的同心电镀以及电填充后模块中的同心EBR和锥形宽度和EBR检测有关的故障检修问题。
电镀系统通常是用于经由电镀操作在半导体晶片上形成电镀金属层的晶片处理系统。电填充后处理系统通常是用于在已经经由电镀操作在其表面上形成金属层之后进一步处理半导体晶片的晶片处理系统。通常，这些系统包括用于对电镀后的晶片执行EBR操作的EBR模块。EBR模块还可以设计和构造成实施相关操作，这些相关操作可以包括背面蚀刻(BSE)和辅助工艺，诸如预清洗、清洗、酸洗和干燥。根据实施方式，电填充后处理系统可视为较大的电镀系统的子系统。下面，在图3的背景下详细描述了一种这样的集成电镀系统。
虽然电镀和电填充后工艺在IC制造领域有多方面的应用(其中一些已列于上文)，并且虽然通常所公开的晶片边缘成像构思和成像系统可应用于这些应用中的任一应用，但为了图示说明具体的电镀应用，现在将参考图2详细地描述铜镶嵌电填充，再次应理解，本公开旨在为示例性的，而不是限制性的。工艺200开始于在先前形成的电介层中形成线路201。这些线路可以在诸如二氧化硅之类的电介覆层中被蚀刻为沟槽和通孔。这些线路限定了半导体晶片上的各器件之间的导电路径。因为铜或其它流动导电材料提供了半导体晶片的导电路径，所以必须保护下层的硅器件以免于可能扩散到硅中的金属离子(例如，铜)的破坏。为实现这点，工艺包括：在沉积金属之前，沉积薄的扩散势垒层202。用于扩散势垒层的适当的材料包括钽、氮化钽、钨、钛、和钛钨。在典型的实施方式中，势垒层是通过诸如溅射之类的PVD工艺而形成的。
现在，晶片几乎准备好在其线路中嵌入电填充铜。在电填充之前，施加导电表面涂层。在所描述的工艺中，这是在203处通过将铜晶种层沉积到势垒层上来完成的。诸如溅射之类的PVD工艺可用于该目的。然后，较厚的铜主体层(bulk layer)沉积到晶种层上204，典型地这是利用电镀溶液进行电镀完成的。铜沉积到完全填充电介层中的各线路的厚度。
在PVD铜沉积期间，不能避免在一些不期望区域中的沉积。这些铜必须去除，并且这是通过边缘斜角去除(EBR)和/或背面蚀刻(BSE)工艺来完成的。通过在205处的EBR，铜蚀刻剂以细流形式施加到晶片的正边缘。蚀刻剂通常是在粘滞流状态下施加的，以使蚀刻剂在晶片上的施加该蚀刻剂的点附近保留薄的、粘滞层，这样避免了喷溅晶片的内部并且从有源电路区域中去除了所需的铜。重要的是，均匀地施加蚀刻剂流；否则可能会导致边缘排除区域的大小的变化。基本上均匀的，即同心的边缘排除区域形成了最大的有源且可用的表面区域。因为蚀刻剂通常还以径向速度分量来施加，并且由于旋转的晶片的向心加速效应，薄的粘滞层向外流动，在侧边缘上向下流，流出几毫米到背面上，这样完成了从这些区域中的全部三个区域中去除PVD铜。在大多数情况下，EBR去除了晶片边缘附近的电镀膜。在EBR之后，在206处电镀铜通常是借助化学机械抛光(CMP)向下平面化到电介物，准备进行进一步处理(207)，通常是添加后续的电介物和金属化层。
电镀系统
图3呈现了一个示例性的集成电镀系统的示意图，其可用于实施图2所示的操作中的多个操作，特别是电镀204和EBR205的步骤。如图3所示，电镀系统307可以包括多个电镀模块，在该情况下是三个单独的模块309、311和313。如下面更充分描述的，每个电镀模块通常包括用于在电镀期间收容阳极和电镀溶液的槽以及在电镀期间用于将晶片保持在电镀溶液中且旋转晶片的晶片保持器。图3中所示的电镀系统307还包括电填充后处理系统，其包括三个单独的电填充后模块(PEM)315、317和319。根据实施方式，这些模块中的每一个可用于执行以下功能中的任一种：在晶片已经通过模块309、311和313之一进行电填充之后，晶片的边缘斜角去除(EBR)、背面蚀刻、和酸清洗。应注意的是，执行边缘斜角去除(EBR)的电填充后模块(PEM)在本文可选地简称为EBR模块。电镀系统307还可以包括化学稀释模块321和中央电填充池323。中央电填充池323可以是保持用作电填充模块的电镀池的、保持化学溶液的罐。电镀系统307还可以包括配剂系统333，其储存并输送用于电镀池的化学添加剂。化学稀释模块321如果存在，则可以储存并混合化学物质以用作电填充后模块中的蚀刻剂。在一些实施方式中，过滤与泵送单元337将用于中央池323的电镀溶液过滤并且将其泵送到电填充模块。
最后，在一些实施方式中，电子单元339可充当系统控制器，其提供运行电镀系统307所需的电子控制和接口控制。系统控制器典型地包括一个或多个存储器以及一个或多个处理器，处理器配置为执行指令以使电镀系统能够执行其预期的工艺操作。包含了用于控制依照本文所描述的实施方案的工艺操作的指令的机器可读介质可与系统控制器耦合。单元339还可以为系统提供电力供给。
在操作中，包括后端机械手臂325的机械手可用于从诸如盒329A或329B之类的晶片盒中选择晶片。后端机械手臂325可利用真空附接件或某种其它可行的附接机构附接到晶片。
前端机械手臂340可以从诸如盒329A或盒329B之类的晶片盒中选择晶片。盒329A或盒329B可以是前开口统一荚形容器(FOUP)。FOUP是设计成在受控环境中牢固地且安全地保持晶片并且允许通过装备有适当的装载端口和机械手处置系统的工具移除晶片以进行处理或测量的外壳。前端机械手臂340可以利用真空附接件或某种其它附接机构来保持晶片。前端机械手臂340可以与盒329A或329B、转送站350或对准器331接口。后端机械手臂325可以从转送站350接近晶片。转送站350可以是前端机械手臂340和后端机械手臂325能够借以往来传递晶片而不经过对准器331的狭槽或位置。应注意的是，在一些实施方式中，转送站350可以充当晶片边缘成像模块(或充当晶片边缘成像模块的位置)。然而，在一些实施方案中，为确保晶片在后端机械手臂325上正确地对准以便精确地输送给电镀模块，后端机械手臂325可以将晶片与对准器331对准。后端机械手臂325还可以将晶片输送到电填充模块309、311或313中的一个，或者将晶片输送到三个电填充后模块315、317和319中的一个。
为确保晶片在后端机械手臂325上正确地对准以便精确地输送给电镀模块309、311或313、或是EBR模块315、317和319(假设这些PEM执行EBR)，后端机械手臂325将晶片运送到对准器模块331。在一些实施方式中，对准器模块331包括对准臂，后端机械手臂325抵靠对准臂推动晶片。当晶片抵靠对准臂正确地对准时，后端机械手臂325相对于对准臂移动到预设位置。在其它实施方式中，对准器模块331确定晶片中心，以使后端机械手臂325从新的位置拾取晶片。然后，后端机械手臂325再次附接到晶片并且将其输送到电镀模块309、311或313、或是EBR模块315、317和319中的一个。在一些实施方式中，对准器模块331可以参考关于先前电镀或蚀刻的晶片的同心度的信息来调节晶片的定中心/对准。特别地，对准器模块331可以响应于先前电镀的晶片工艺边缘与晶片本身的边缘同心的程度来调节晶片的定中心/对准，如下文更详细说明的。在一些这样的实施方式中，定中心调节逻辑块可以用来经由一个或多个信号指导对准器模块331。在一些实施方式中，对准器模块331还可以是晶片边缘图像分析模块，如下文更详细说明的。在一些这样的实施方式中，这晶种片边缘图像分析和对准器模块可以采用同心度分析逻辑块和定中心调节逻辑块来根据晶片边缘排除区域的同心度确定正确的定中心并且相应地在晶片被继续运送以进行进一步处理之前调节晶片的定中心和对准。
因此，在利用电镀系统307将金属层形成在晶片上的典型操作中，后端机械手臂325将晶片从晶片盒329A或329B运送到对准器模块331以进行电镀前定中心调节，然后，运送到电镀模块309、311或313以进行电镀，然后返回到对准器模块331以进行EBR前定中心调节，然后运送到EBR模块315、317或319以进行边缘斜角去除。当然，在一些实施方式中，可以省略定中心/对准步骤。例如，如果晶片对准通常在第一次对准(电镀前对准)之后仍是正确的，则可以省略第二次对准(EBR前对准)，或者可选地，如果EBR操作期间的对准不太关键，则可以优选地仅执行EBR前对准。在其他实施方式中，如果EBR采用能够对晶片进行定中心/对准的晶片保持器，则晶片可在EBR模块315、317或319本身之一内进行精确地行定中心/对准，而不利用对准器模块331。
如下文更充分描述的，电镀操作可涉及到：将晶片装载到蛤壳式晶片保持器中，以及将蛤壳下放到收容在电镀模块309、311或313之一的要发生电镀的槽内的电镀池中。
槽通常收容：阳极，其用作待电镀金属源(但是阳极可以在远处)；以及电镀池溶液，其通常由中央电填充池储器323从配剂系统333连同任选的化学添加剂一起供给。在电镀操作后的EBR操作通常涉及到：通过施加由化学稀释模块321提供的蚀刻剂溶液来从晶片的边缘斜角区域以及可能从晶片的背面去除不期望的电镀金属。在EBR之后，通常对晶片进行清洁、清洗和干燥。
最后，值得注意的是，在电填充后处理完成之后，后端机械手臂325可以从EBR模块取回晶片并且将其返回到盒329A或329B中。从这起，可将盒329A或329B提供给其他半导体晶片处理系统，诸如例如化学机械抛光系统。
电镀模块
在图4中示意性地以及通过剖视图图示出电镀模块的具体实施方式。这样的实施方式可充当电镀系统307的电镀模块309、311和/或313中的任意模块，如上文所述以及在图3中所示的。再次参考图4，图示的电镀模块401包括电镀槽403，其收容了电镀溶液，显示处于水平405。晶片407可以在由“蛤壳”保持夹具409保持的同时浸入电镀溶液中，蛤壳安装到可旋转心轴411上。可旋转心轴允许蛤壳409与晶片407一起旋转。在美国专利No.6,156,167和美国专利No.6,800,187中进一步描述了蛤壳式电镀装置，这两个专利通过引用合并于此。当然，可替代地采用除了蛤壳式夹具之外的晶片保持器。
阳极413布置在电镀槽403内、晶片407下方并且通过阳极膜片415与晶片区域分隔开，在一些实施方案中阳极膜片是离子选择膜片。阳极膜片下方的区域通常称作“阳极区域”或“阳极腔室”，在该腔室内的电解液称为“阳极电解液”，而在阳极膜片上方的区域通常称作“阴极区域”或“阴极腔室”，在该腔室内的电解液称为“阴极电解液”。阳极膜片415允许电镀槽的阳极区域与阴极区域之间的离子连通，同时防止在阳极处产生的任何粒子进入晶片邻近处且污染晶片。阳极膜片还可用于在电镀工艺期间将电流重分布，从而改善电镀均匀性。在美国专利No.6,126,798和美国专利No.6,569,299中进一步描述了阳极膜片，两个专利通过引用合并于此。
可以通过泵417将电镀溶液连续地提供给电镀槽403。一般地，电镀溶液向上流、通过阳极膜片415和电阻元件419、到达晶片407的中央，然后径向向外流动且遍及晶片。在一些实施方案中，电镀溶液可以从电镀槽的侧面提供给电镀槽403的阳极区域。在一些实施方案中，电镀溶液可以通过单独的入口供给到电镀槽403的阳极区域和阴极区域。
电阻元件419紧靠近晶片定位(在各个实施方式中，相距在大约10毫米之内或者在大约3至8毫米之间)，并且充当晶片的恒流源。也就是说，电阻元件419将晶片附近的电解液电流整形以在晶片表面上提供相对均匀的电流分布。该元件包含多个一维通孔，如下面要描述的。关于电阻元件的进一步的细节可见于递交于2008年11月7日的、名称为“METHOD ANDAPPARATUS FOR ELECTROPLATING”的美国专利申请No.12/291,356，该申请通过引用合并于此。
在电镀溶液流动遍及晶片的表面之后，一些溶液会溢出电镀槽403而进入溢流储器421，如箭头423所指示的。电镀溶液可经过滤(未示出)且返回到泵417，如箭头425所指示的，从而完成电镀溶液的循环。
在一些实施方式中，诸如图4所示的实施方式，电镀模块可以采用收容第二阴极429(即，窃盗阴极)的第二阴极腔室427，第二阴极腔室427可位于电镀槽403的外部且在晶片407的外围。一般地，第二阴极429可定位在电镀槽内或电镀槽外的多个位置处。
在一些实施方式中，电镀溶液溢出电镀槽403的围壁而进入第二阴极腔室427。在一些实施方式中，第二阴极腔室427通过具有由离子可渗透膜片覆盖的多个开口的壁与电镀槽403分隔开。膜片允许电镀槽403与第二阴极腔室427之间的离子连通，从而允许电流输送到第二阴极。膜片的孔隙率可使得其不允许粒状材料从第二阴极腔室427穿过而到达电镀槽403以及导致晶片污染。壁中的开口可呈圆孔、狭槽或其他各种尺寸的形状的形式。在一个实施方案中，开口是具有例如大约12毫米乘以90毫米的尺寸的狭槽。允许第二阴极腔室427与电镀槽403之间的流体和/或离子连通的其他机制是可行的。示例包括如下设计：膜片，而不是不透壁，提供第二阴极腔室427中的电镀溶液与电镀槽403中的电镀溶液之间的大部分势垒。在这些实施方案中，刚性框架可以为膜片提供支撑。
两个DC电源435和437能够分别用于控制流到晶片407和第二阴极429的电流。电源435具有负输出引线439，其通过一个或多个滑环、刷或触头(未示出)与晶片407电连接。电源435的正输出引线441与位于电镀槽403中的阳极413电连接。电源可以具有高达例如大约250伏特的输出电压。类似地，电源437具有：负输出引线443，其与第二阴极429电连接；以及正输出引线445，其与阳极413电连接。可替代地，具有多个独立可控的电插座的一个电源能够用于向晶片以及向第二阴极提供不同电平的电流。
电源435和437可以连接到控制器447，控制器允许对提供给电镀模块401的元件的电流和电位进行调制。例如，控制器可允许以电流受控状态或电位受控状态进行电镀。控制器447可以包括程序指令，程序指令规定需要施加给电镀模块的各元件的电流电平和电压电平以及需要改变这些电平的时间。例如，控制器可以包括用于在晶片浸入电镀溶液中时从电位控制转变到电流控制的程序指令。
在使用期间，电源435和437使晶片407和第二阴极429偏置以相对于阳极413具有负电位。这使得从阳极413流到晶片407的电流部分地或基本上转向到第二阴极429。上文所述的电气电路还可以包括一个或多个二极管，二极管将在不需要反向时防止电流的反向。在电镀工艺期间可能出现不期望的电流反馈，因为设定在地电位的阳极413是晶片电路和第二阴极电路的共同元件。
施加到第二阴极429的电流的电平通常设定为比施加到晶片407的电流的电平低的值，第二阴极电流表示为晶片电流的百分比。例如，10％的第二阴极电流对应于为流到晶片的电流的10％的、第二阴极处流动的电流。如本文所使用的，电流的方向是净正离子通量的方向。在电镀期间，在晶片表面上以及在第二阴极表面上都发生被电镀的任何金属的电化学还原(例如，Cu2++2e-→Cu)，这使得金属沉积到晶片和第二阴极两者的表面上。因为电流从晶片转向到第二阴极，所以在晶片边缘处沉积的金属层的厚度会减小。该效果通常出现在晶片的外20毫米处，并且在其外10毫米处特别明显，尤其是当在内衬层或薄晶种层上进行电镀时。第二阴极429的使用能够显著减小通常由于终端效应和场效应引起的中央到边缘的非均匀性。第二阴极可以单独使用或者与另外的辅助阴极或者与各种固定的或动态的屏蔽件结合使用。关于辅助阴极的进一步的情况，包括第二阴极和第三阴极，可参见递交于2009年6月9日的、名称为“METHOD AND APPARATUSFOR ELECTROPLATING”、专利号为12/481,503的美国专利申请，该申请通过引用合并于此。应当理解，第二/辅助阴极及其关联的一个/多个电源以及任何其他关联的硬件元件是电镀模块的任选特征。
电镀模块的另一任选特征是一个或多个屏蔽件，诸如屏蔽件440，其能够定位在电镀槽403内、电阻元件419与阳极413之间(例如，在晶片面朝下式系统中的电阻元件的下方)。屏蔽件通常是环形的电介质插入件，其用于对电流分布整形并且改善电镀的均匀性，诸如在通过引用合并于此的专利号为No.6,027,631的美国专利中所描述的那些。但是，可以采用本领域技术人员公知的其他的屏蔽设计和形状，诸如呈现为楔子、条、圆、椭圆和其他几何形状设计的形状的屏蔽件。环形插入件还可以在它们的内径处具有图案，这可以提高屏蔽件以期望方式对电流通量整形的能力。屏蔽件的功能可以各异，具体取决于它们在电镀槽403中的位置。电镀模块可以包括各种静态屏蔽件，以及各种可变场整形元件，诸如在专利号为6,402,923的美国专利以及专利号为7,070,686的美国专利中所描述的那些，两个专利通过引用合并于此。电镀模块还可以包括各种分段阳极，诸如在专利号为6,497,801的美国专利中所描述的那些，或者同心阳极，诸如在专利号为6,755,954和6,773,571的美国专利中所描述的那些，所有这些专利都通过引用合并于此。虽然屏蔽插入件可用于改善电镀均匀性，但是它们是任选的，并且还可以采用可替代的屏蔽构造。
边缘斜角去除(EBR)模块
在图5中示意性地图示出了EBR模块的具体实施方式。这种实施方式可用作电镀系统307的EBR模块315、317或319中的任意模块，如上文所描述的以及在图3中所示的。当然，其还可充当独立式电填充后处理模块内的一个或多个EBR模块。
再次参考图5，所图示的EBR模块520包括腔室522，半导体晶片524在腔室522内旋转。晶片524定位在晶片保持器526上，晶片保持器526将旋转运动传递给晶片524。腔室522装备有排泄件以及关联的排泄线路564。排泄件允许将提供给腔室522的各种液体流移除以进行废物处理。
电动机528控制晶片保持器526的旋转。电动机528应当易于控制且应当在各旋转速度之间平滑地过渡。电动机可定位在腔室522内。在一些实施方式中，为防护来自液态蚀刻剂的损伤，电动机528定位在腔室522的外部且通过密封件与其隔离，旋转轴527穿过所述密封件。优选地，电动机528能够使晶片保持器526和晶片524以0和大约2500RPM之间或者甚至达到大约6000RPM的转速迅速加速和减速(以受控方式)。在一些实施方式中，控制器运行且控制电动机及其旋转速度。
晶片保持器526理想地为能够将晶片524牢固地保持在适当位置同时以范围从零RPM到大约6000RPM的各旋转速度旋转和加速的设计。其还可有利于晶片524对准以用于蚀刻工艺。腔室522可以为将液态蚀刻剂约束在其内部且允许将各种流体输送给晶片524的任何合适的设计。腔室522应当由耐蚀刻剂材料制成且包括用于在蚀刻和清洁期间使用的各种液态和气态流的端口和喷嘴。
气态氮或其他非活性气体可从气体源530提供给电填充后模块520。来自源530的氮气在阀532的控制下通过喷嘴534输送给腔室522。喷嘴534通常在晶片524上方指向下，如图5所示，从而以适当的层流沿向下的方向将氮气输送给晶片，这可有益地加速干燥工艺。虽然在自旋/清洗/干燥(SRD)期间晶片保持器526可以大约5000RPM旋转，在该速度下，湍流和夹带(entrainment)通常过大而不能执行EBR。一般地，大约0-2500RPM的旋转速度，更优选地大约100-1500RPM的旋转速度，甚至更优选地大约500-1300RPM的旋转速度是用于本文所公开的EBR程序的有效旋转速度范围。
下一输入是去离子水源536。去离子水在阀537的控制下且通过输送线路和喷嘴538输送给腔室522。注意的是，线路和喷嘴538将去离子水引导到晶片524顶部上。这使能对晶片的顶侧进行清洗。
类似的去离子水系统将去离子水流或扇状流提供给晶片524的背面。该去离子水从去离子水源540提供，去离子水源540可以与源536相同。阀542控制经由线路和喷嘴544使去离子水流到晶片524的背面上。与544相关联的喷嘴与刚刚提到的喷嘴438可具有相同的设计标准。目标是从晶片524的背面清洗蚀刻剂。
可以在晶片524的正面上进行酸清洗。为此目的，硫酸源546将硫酸提供给输送线路和喷嘴550。其他酸可适当地使用或者与硫酸结合使用。例如，可以使用过氧化氢。优选地，该模块包括控制向模块520输送硫酸的阀。可以通过流量计548来监控流入腔室522的硫酸。应注意的是，在所描绘的实施方式中，喷嘴550定向成将硫酸引导到晶片524的正面的中央。在酸被输送到晶片的中央之后，其随后在旋转期间旋出而进入晶片的边缘。施加该溶液以去除在对晶片进行氧化(蚀刻)之后剩余的残留金属氧化物并且有助于晶片的整体清洁。通常仅需要相对少量的酸(例如，0.5至2毫升/200mm的晶片)。在施加酸之后，通过喷嘴538用去离子水来清洗晶片的正面。
从如图所示的液态蚀刻剂源552提供用于从晶片524的边缘斜角区域去除不期望的金属的液态蚀刻剂。蚀刻通过流量计554并且经由线路和喷嘴556输送给晶片524。优选地，蚀刻剂精确地输送到晶片524的边缘斜角区域，从而从边缘斜角区域选择性地去除无论是经由PVD沉积还是电镀的金属(例如，铜)。
第二液态蚀刻剂流可输送到晶片524的背面，从而将已经沉积到晶片524的背面上的任何不需要的金属(例如，铜)蚀刻掉。如图所示，从蚀刻剂源558输送这种蚀刻剂。优选地，蚀刻剂源558与552相同。如图所示，来自源558的蚀刻剂通过流量计560并且通过喷嘴562，从而将蚀刻剂引导到晶片524的背面上。
在图6中示出了示例的EBR工艺。EBR工艺600可以经由电填充后EBR模块来实施，诸如图5的模块520，该模块专门设计为用于实施EBR工艺。该工艺开始于601，机械手臂将晶片放置到衬底保持器上，用于EBR处理。晶片典型地通过多个倾斜对准部件对准且放置到一组摩擦支撑销上，摩擦支撑销通过静摩擦将晶片保持在适当位置，即使当晶片在后来旋转时也如此。
在机械手臂缩回之后，在步骤602中，去离子水施加到晶片的正面，其中晶片以大约200-600RPM自旋，从而将从先前步骤留下的任何粒子和污染物从晶片上预先清洗掉。然后，将去离子水关闭，并且晶片自旋达到在大约350-500RPM之间的速度，从而形成了均匀的、薄的去离子水层(湿膜稳定)603。该湿膜稳定便于在晶片的正面上均匀分布蚀刻剂。此时，最迟地，用于精确地对准晶片的任何对准销或夹子从晶片边缘缩回。
在湿膜稳定603之后，进行EBR的核心特征，即实际去除边缘斜角金属604。通常利用在其端部或附近具有喷嘴开口的细的喷嘴管将EBR蚀刻剂施加到晶片的表面上。在具体的示例中，EBR分配臂定位在晶片边缘上方。然后，在下面的条件下执行EBR：对于300毫米的晶片，以大约0.2至3毫升/秒(更优选地为大约0.3至0.4毫升/秒)的速率输送总共大约3至15毫升的蚀刻剂。在一些实施方式中，可以在具有不同流速的两个或两个以上的操作中分配蚀刻剂。在特定示例中，对于第一操作以0.4ml/sec分配1ml的蚀刻剂，然后对于第二操作以0.3ml/sec分配10ml的蚀刻剂。
在要求量的液态蚀刻剂已经施加到晶片边缘之后，去离子水再次施加到晶片的正面，作为EBR后清洗605。该去离子水的施加通常将持续到后续的背面蚀刻操作以及背面清洗操作，从而保护晶片免受任何外来的背面蚀刻剂喷洒和损坏。在施加去离子水的同时，分配臂将蚀刻剂喷嘴从晶片移开。
在步骤605开始的大致同一时间，在步骤606中用去离子水预先清洗晶片的背面，晶片的背面在步骤607中进行湿膜稳定，方式与在步骤603中对正面进行湿膜稳定几乎相同(例如，晶片旋转速度保持在大约350至500rpm)。在去离子水流到晶片背面结束之后，执行背面蚀刻(BSE)操作608，一般使用与用于EBR相同的蚀刻剂。在具体的实施方式中，液态蚀刻剂的细的射流(初始直径为0.02至0.04英寸)瞄准晶片背面的中心。从具有大约0.02至0.04英寸的直径以及至少大约5倍该直径的长度的管状喷嘴来输送蚀刻剂。该蚀刻剂随后在晶片的整个背面上扩散。BSE的用途是移除在PVD沉积晶种层形成期间形成在晶片的背面上的任何残留金属(例如，铜)。
通常利用喷洒喷嘴来施加BSE蚀刻剂。虽然有重力，但是表面张力通常将蚀刻剂保持为与晶片的底部相接触得足够长以实施BSE。由于晶片保持器的臂会妨碍将蚀刻剂喷洒到晶片背面上，喷洒喷嘴的角度在BSE期间可以改变以确保蚀刻剂的全面施加。因为晶片通常由撞击晶片背面的支撑销来保持，所以该工艺通常是两种不同速度来实施以确保蚀刻剂在整个表面上充分地流动。例如，晶片可以在BSE部分期间以大约350rpm旋转，然后在BSE的其余部分期间以500-700rpm旋转。在两种速度下由臂阻挡的背面会不同，从而确保完全覆盖。总之，BSE工艺通常花费1-4秒且使用下面所描述的1至5立方厘米的蚀刻剂，从而将背面上的金属(例如，铜)的浓度减小至衬底的每平方厘米不足5×10-10个原子。
在BSE之后，在步骤609中用去离子水清洗晶片的两侧(或者至少晶片的背面)，以清洗掉从BSE残留的任何液态蚀刻剂、粒子和污染物。在步骤610中，去离子水到正面的流动结束，并且大约2至4毫升的稀释酸，通常按重量计不足大约15％的酸，施加到晶片的正面，以去除残留的金属氧化物并且去除关联的斑点。在具体的实施方式中，以大约2cc/sec的速率施加酸。在酸清洗之后，在步骤611中再次对晶片的两侧施加去离子水，或者至少对晶片的正面施加去离子水，以从晶片上清洗掉酸。在具体的实施方式中，以大约300-400毫升/分钟施加去离子水持续大约15-30秒。最后，在步骤612中，根据需要，使晶片旋转且通过氮气将晶片两侧吹干。一般地，以大约750-2000RPM执行任何干燥步骤持续大约10至60秒，并且一旦达到大约750RPM则需要夹紧晶片。在这点上，完成电填充后EBR模块中的处理，因此机械手臂拾取晶片并且将其放置到盒中，向前运送，用于电填充后模块之后的附加处理。
在如下文献中披露了与电填充后EBR模块和处理操作有关的进一步的信息：递交于2005年10月11日、名称为“EDGE BEVEL REMOVALOF COPPER FROM SILICON WAFERS”、申请号为11/248,874的美国专利申请，现在发布为专利号为7,780,867的美国专利；递交于2007年4月18日的、名称为“WAFER CHUCK WITH AERODYNAMIC DESIGN FORTURBULENCE REDUCTION”、申请号为11/737,045的美国专利申请，当前未决；递交于2008年8月27日、名称为“APPARATUS AND METHODFOR EDGE BEVEL REMOVAL OF COPPER FROM SILICONWAFERS”、申请号为12/199,412的美国专利申请，现在发布为专利号为8,419,964的美国专利；递交于2009年2月27日、名称为“MAGNETICALLY ACTUATED CHUCK FOR EDGE BEVELREMOVAL”、申请号为12/394,339的美国专利申请，现在发布为专利号为8,172,646的美国专利；各个文献通过引用合并于此。
系统集成摄像机和晶片边缘成像系统
本文还公开了包括集成摄像机和晶片边缘成像系统的电镀系统和电填充后处理系统。在一些实施方式中，这些系统允许对晶片边缘和工艺边缘进行原位成像。摄像机定向在系统内，以使其可以在晶片保持在系统内的晶片保持器上且旋转的同时获得晶片边缘和工艺边缘的多个方位分离的图像。而且，如上文所限定的，晶片的“工艺边缘”对应于形成在晶片上的金属层的外边缘。因此，工艺边缘一般称为边缘斜角去除前(EBR前)的“电镀边缘”并且称为边缘斜角去除后(EBR后)的“蚀刻边缘”。应注意的是，在一些实施方式中，还可以测量和报告晶片的其他几何结构参数：例如，多个边缘之间的距离、电镀直径、槽口特征等。
所采用的摄像机可以是专门为晶片边缘成像而设计的高分辨率单元或者是适当配置的通用单元，或者其可以是多种适合的市场上可获得的彩色或黑白高分辨率摄像机中的任一种，诸如Cognex Corp.of Natick,MA制造的那些。无论选择使用何种摄像机，其应当具有产生足以将存在于典型的半导体晶片的靠近其边缘的表面上的一个或多个工艺边缘区分开的分辨率、品质和锐度的图像的能力。在一个实施方式中，采用Cognex In-Sight1740Wafer Reader Series的黑白/灰度摄像机用于原位晶片工艺边缘分析。在另一实施方式中，Cognex In-Sight7402C Wafer Reader Series彩色摄像机用于原位晶片工艺边缘分析。
除了具有摄像机之外，晶片边缘成像系统还可以包括一个或多个照明子系统。照明子系统可以构建到摄像机中，或者其可以是独立单元，但是通常设有具有可调节照明强度的光源。在一些实施方式中，光源的不同的照明强度对应于晶片边缘成像系统的各种模式并且可用于优化图像品质，如下文要描述的。
光源可以是在一定波长带上提供照明的彩色光源，或者可以是提供基本是规定波长(例如，红色、绿色、蓝色等)的彩色光源，或者基本白色的光源。此外，光源可以是漫射的或准直的。在一些实施方式中，光源可用于以发散的低角度光照射晶片边缘和/或漫射相对于晶片表面的水平面的轴向光。在一些实施方式中，光源可以为发光单元(诸如LED)环的形式，环与摄像机的透镜同心。在其他实施方式中，光源可以略偏移摄像机的透镜，诸如图5和图7所示(参加摄像机570和770)。因此，通过使用一个或多个光源，照明子系统可以提供不同程度的明亮场照明和黑暗场照明。
在一些实施方式中，晶片保持在晶片保持器上并且在电镀系统的或电填充后系统的EBR模块内成像。上面详细讨论的图5示意性地图示出具有用于该用途的集成摄像机570的EBR模块520。如图所示，摄像机570定向成在用光575对其照射之后对晶片524的边缘525成像。在一些实施方式中，这可通过在晶片的通过电动机528和旋转轴527使晶片保持器526旋转所提供的多个方位位置来完成。注意，EBR模块是可受益于晶片边缘成像系统的集成的一种类型的处理模块，但是这种系统还可以集成到将从该成像系统受益的其他类型的模块中，并且集成到这些模块中也在本公开的精神和范围之内。
在其他实施方式中，晶片边缘成像系统可通过不同的独立式晶片成像模块而集成到电镀或电填充后处理系统。图7显示了晶片成像模块700的示意图。类似于图5所示的装有摄像机的EBR模块，晶片成像模块700包括集成摄像机700，其定向成在用光775照射晶片724的边缘725之后对晶片724的边缘725进行成像，并且这可以在晶片的通过电动机728和旋转轴727使晶片保持器726旋转所提供的多个方位位置来完成。支撑摄像机的光学子组件通常包括摄像机本身、关联的电缆和安装硬件(未示出)等。
然而，在其他实施方式中，图7的晶片成像模块的特征可与电镀或电填充后处理系统内的其他功能单元的特征相结合。例如，在一些实施方式中，诸如图3的电镀系统300，用于执行晶片边缘成像的便利位置可位于晶片转送站350之内。这是因为，通过电镀系统300处理的所有晶片在它们通过晶片盒/FOUP329A或329B退出系统的途中都将通过该转送站模块350，在处理之后(通常是在EBR之后)通过后端机械手臂325将晶片置于转送站350处，随后通过前端机械手臂340从转送站350拾取以转送到晶片盒/FOUP329A或329B。对准器331可以是电镀或电填充后系统内的定位晶片成像系统的另一逻辑块位置。这可能是因为，对准器331可进入所有的处理模块309、311、313、315、317和319。
在选择用于晶片边缘成像系统的无论何种模块或功能单元中，摄像机通常设置在相对于晶片边缘的固定角度和距离处，并且晶片旋转以便使晶片边缘的各方位区段都能进入摄像机的视场(FOV)。以该方式，可以在不移动摄像机的情况下对晶片的整个周边进行成像。这种布置通过摄像机770、晶片保持器726和晶片边缘725之间的关系图示在图7中。
图像分析逻辑块
如图5和图7所示，本文所公开的电镀和电填充后晶片处理系统具有集成图像分析系统，集成图像分析系统通常包括用于分析利用摄像机570、770获得的晶片边缘525、725及其工艺边缘的图像的图像分析逻辑块580、780。在一些实施方式中，图像分析逻辑块580可以与摄像机570、770直接电子通信，如图7所示，例如，图像分析逻辑块可位于配置为利用该图像分析逻辑块来处理图像且配置为通过一种串行或并行电子通信机制(诸如通用串行总线电缆)从摄像机570、770接收图像数据的通用计算机上。在其他实施方式中，摄像机本身可以包含足够的处理能力以有效地实施图像分析逻辑块且将其应用于其捕获的晶片边缘的图像。在一些实施方式中，图像分析逻辑块可位于系统控制器中且由系统控制器应用于整个电镀或电填充后处理系统。
图像分析逻辑块运行于摄像机所生成的、通常表示为一个或多个像素阵列的图像之上。在采用彩色摄像机的实施方式中，表征图像的像素阵列中的像素通常可包括三种颜色值，诸如红色、绿色和蓝色之类的颜色值。然而，原理上当然可能的是，摄像机生成具有多于或少于三种的颜色值的像素的图像，诸如例如1或2或4或5或6或7或8、或16、或31、或64、或128、或256种的颜色值，或者落在由上述多种颜色值中的任意一对在低端点和高端点上限定的颜色值范围内的任意数量的颜色值。例如，摄像机可以仅检测(或记录)红色光，因此生成作为像素阵列的图像，每个像素仅包括表示在图像中对应于该像素的点处的图像的红色强度的红色的颜色值。类似地，对于还可以是蓝色、绿色或任何其他波长带。同样，在一些实施方式中，除了红色、绿色和蓝色之外的附加颜色值可提供以用于更大的检测功能。对于灰度摄像机，表征通过摄像机记录的图像的像素阵列中的每个像素通常将由表示在对应于像素的位置处图像中的光强度的单个灰度值来表征。
在一些实施方式中，图像分析逻辑块580、780用于确定成像的晶片距多个方位分离的图像的边缘排除距离。“边缘排除距离”的概念在上文进行了说明，定义为晶片边缘与晶片的工艺边缘之间的距离。在一些实施方式中，图像分析逻辑块可以确定围绕晶片周边的各点处的多个边缘排除距离，即在多个方位角处的多个边缘排除距离。在一些这样的实施方式中，来自与晶片相关联的成组多个方位分离的图像的每个图像可用于确定对应于与该图像关联的特定方位角的边缘排除距离。以此方式，可以从特定方位的边缘排除距离的值围绕晶片周边映射出边缘排除区域。在一些实施方式中，可以在围绕晶片周边的400个点处确定值，或者在围绕晶片周边的大约300个点和500个点之间确定值，或者在围绕晶片周边的大约100个点和500个点之间确定值。在一些实施方式中，可以在围绕晶片周边的大约4个点和25个点之间确定值，或者在围绕晶片周边的大约10个点和20个点之间确定值。边缘排除距离(EED)的测量是重要的，因为EED的大小与晶片上的可用的有源表面积的量有关，即，与晶片的能够用于制作微电子器件的部分有关。EED越小，以及更一致地小，每个晶片上可用的有源表面积越大，以及在每个晶片上能够恢复的微电子芯片的数量越大。因此，通常所追求的是能够一致实现的最小的EED。EED一致性通常以范围来表达。当工艺边缘是经由EBR形成的蚀刻边缘时，一致性通常以“EBR范围”表达，这仅仅是与围绕晶片周边的蚀刻边缘对应的EED的最大值和最小值之间的差值。EBR范围可视为EBR边缘品质的指示以及同心度的指示，即，同心度的缺乏可由EBR范围的相对较大的值指示，然而，具有粗糙或缺口的EBR边缘的晶片可能同心，但是就其EBR范围而言仍具有相对较大的值。因此，EED测量也是有用的，因为在一些实施方式中，它们提供了经由EBR形成的蚀刻边缘的品质的指示。在许多情况下，对于既定批次的半导体晶片，将存在特定的预定范围的EED，期望这些EED是通过每个晶片经过既定的电镀程序和/或电填充后处理来实现，实际上，整个制造工艺可依赖于落在该范围内的每个晶片的EED，使得能够从每个晶片重复地恢复一定数量的芯片。
能够对晶片的靠近其边缘的区域进行的另一种重要的测量是晶片的“锥形宽度”的测量。当对晶片执行EBR以从靠近晶片边缘的区域去除不需要的金属(如上所述)时，通常形成过渡区域，称为“锥形”区域，其将已经由EBR工艺基本上去除了所有不需要的金属的晶片外边缘区域和金属层保持基本不受EBR工艺影响的晶片内部分离。该锥形区域通常是倾斜的，即，其表面与晶片平面不是水平平行的，因为在其一侧实际上已经完全去除了金属层，而在其另一侧实际上未去除金属。在晶片平面中测量到的锥形区域的宽度称为“锥形宽度”，在许多实例中，必须根据EBR之后的各处理操作来严格控制该锥形宽度。在许多实例中，期望该锥形宽度尽可能小，出于相同的原因，期望边缘排除区域尽可能小：使得有源电路区域的量最大化(如上文所论述)。在一些方案中，锥形宽度还可以是EBR工艺品质的指示。
因此，在一些实施方式中，除了边缘排除距离的测量之外，锥形宽度的测量也是重要的。这样，图像分析逻辑块580、780可以工作以根据除了边缘排除距离之外的多个方位上分离的图像来确定成像晶片的工艺边缘的锥形宽度。在一些实施方式中，图像分析逻辑块可以确定在围绕晶片周围的各点处(即，在多个方位角处)确定多个锥形宽度。在一些这样的实施方式中，来自与晶片相关联的一组多个方位上分离的图像的每个图像可用于确定对应于与该图像关联的特定方位角的锥形宽度。以此方式，根据在特定方位处的锥形宽度的值可以映射出围绕晶片周边的锥形宽度(除了EED之外)。在一些实施方式中，可以在围绕晶片周边的大约400个点处确定值，或者可以在围绕晶片周边的大约300个点和500个点之间处确定值，或者可以在围绕晶片周边的大约100个点和500个点之间处确定值。在一些实施方式中，可以在围绕晶片周边的大约4个点和25个点之间处确定值，或者可以在围绕晶片周边的大约10个点和20个点之间处确定值。
最后，在一些实施方式中，可对晶片边缘成像系统进行的另一重要判定是实际上是否对所分析的晶片执行了EBR。可能起初会认为，边缘排除距离的确定必然暗示着已经执行了EBR。在一些实施方式中，该暗示可能事实上成立，但是在通常情况下，不一定成立：也即，在一些情形下，图像分析逻辑块可以返回边缘排除距离，但是实际上未成功地对晶片执行EBR。例如，考虑将铜电镀到薄的铜晶种层上的情况。由于无关于EBR的各种原因，电镀铜将不会在晶片边缘处形成厚层，因此，在已经厚厚地电镀了铜的晶片内部区域与尚未厚厚电镀铜的晶片边缘处的区域之间有明显的颜色对比。该颜色对比使得可以进行工艺边缘的标识和测量，无论是否已执行EBR来从边缘去除晶种层。因此，不要经过进一步分析，工艺边缘可被解释为EBR边缘。
因此，在本文公开了各种用来执行EBR检测操作以便判定实际上是否已执行EBR以从晶片边缘去除不需要的金属的方法和装置。在一些实施方式中，这些方法和装置采用了彩色摄像机来生成工艺边缘的多个方位上分离的图像，在一些实施方式中，图像分析逻辑块580、780可以包括用于根据多个方位上分离的图像来判定是否已对晶片执行边缘斜角去除的EBR检测逻辑块。在一些实施方式中，该判定是通过将工艺边缘之外的靠近晶片边缘测量到的一个或多个颜色值与已知代表在执行EBR前后晶片边缘处的颜色的一个或多个存储的参考颜色值进行比较来实现的。
例如，与从铜晶种层测量到的参考颜色值类似的或者与从不具有晶种层的晶片表面测量到的参考颜色值不类似的测量颜色值趋向于指示尚未对晶片执行EBR。同样，与从铜晶种层测量到的参考颜色值不类似的或者与从不具有晶种层的晶片表面测量到的参考颜色值类似的测量颜色值趋向于指示已对晶片执行了EBR。因此，由于彩色摄像机生成的图像通常表示为像素阵列，每个像素包括三个颜色值，因此，在一些实施方式中，EBR检测逻辑块可以基于在靠近晶片边缘测量到的一个或多个像素处通过彩色摄像机测量到的三个颜色值中的一个或多个与指示在不存在金属层的晶片上的点处的颜色的一个或多个存储的参考颜色值之间的差值来判定是否已执行EBR。可替代地，EBR检测逻辑块可以基于在靠近晶片边缘测量到的一个或多个像素处通过彩色摄像机测量到的三个颜色值中的一个或多个与指示在存在金属层的晶片上的点处的颜色的一个或多个存储的参考颜色值之间的差值来判定是否已执行EBR。在一些实施方式中，红色、绿色和蓝色(RGB)颜色值用于该比较。在一些实施方式中，仅使用红色颜色值。
在一些实施方式中，作为经由RBG颜色空间(或颜色坐标系)来进行这些比较的可选方案，使用HIS(色调、饱和度、强度)颜色坐标系可能是有益的，因为与RGB颜色坐标系相比，在电镀半导体晶片上遇见的颜色会在HIS颜色坐标系中呈现出更大的颜色差。值得注意的是，在HIS颜色坐标系中，颜色的‘色调’对应于其在电磁谱(红色、绿色、蓝色和混合色/居间色等)的可见部分内的位置，颜色的‘饱和度’对应于颜色与灰色或白色混合的程度，颜色的‘强度’是定义为构成颜色的红色、绿色和蓝色的颜色成分的平均值的其亮度的度量值。在一些实施方式中，HIS颜色坐标系的使用会使得EBR的聚光检测(positive detection)更可靠。在HIS颜色坐标系中，已发现色调参数的隔离和操纵对于EBR检测尤其有效。注意的是，在一些实施方式中，除了RBG或HIS之外的颜色空间/坐标系可用于增强铜晶种的存在与不存在之间的颜色差。
在许多情况下，如果存在导致晶片的EED落在期望的预定范围之外(或者例如，EBR范围过大)的操作问题，则处理系统的操作者将由于快速获知而受益。同样，如果锥形宽度在期望的预定范围之外，或者如果在期望执行EBR时判定出尚未执行EBR，则处理系统的操作者将由于快速获知而受益。因此，为了提供该故障检测功能，公开的具有晶片边缘成像系统和确定EED的能力的电镀和电填充后处理系统可另外地拥有用于在图像分析逻辑块判定出EED在预定值范围之外时和/或在图像分析逻辑块判定出锥形宽度在预定值范围之外时将错误报告给电镀系统的操作者的故障识别和报告逻辑块。此外，在一些实施方式中，电镀系统可以包括用于在期望已经执行EBR时图像分析逻辑块判定出尚未执行EBR时将错误报告给电镀系统的操作者的故障识别和报告逻辑块。
应注意的是，触发故障报告的EED可以是通过将在每个方位角测量到的各EED求平均而计算出的均值EED，或者触发均值EED可以是在一些方位处测量到的EED的子集的平均值，这些方位可能是因为它们在方位上彼此接近而被选出，或者可能是由于它们是N个最小或N个最大EED而被选出(其中N是小于EED的总数的数)。例如，如果5个最大EED的平均值超过了预定EED范围的高端点，则故障识别和报告逻辑块将错误报告给处理系统的操作者。还可以使用其它类型的统计平均。在其它实施方式中，单个范围外EED会触发故障报告。在一些实施方式中，可对数据进行辅助统计分析，从而识别异常测量值并且将它们滤除，重要的是逐出统计极端数(outliers)。该程序可有助于消除任何虚假报告和故障识别。然而，如果这种极端数的数据点的数量在统计意义上很大，则故障识别和报告逻辑块还是会报告错误给处理系统的操作者或者向处理系统的操作者发送警报。
类似地，触发故障报告的锥形宽度可以是通过将在每个方位角测量的单独锥形宽度平均而计算的均值锥形宽度，或者触发均值锥形宽度可以是在某些方位的测得的锥形宽度的子集的平均，这些方位或许因为在方位上彼此接近而被选择，或者或许因为它们是第N个最小或者第N个最大的锥形宽度而被选择(其中，N是少于锥形宽度的总数的数字)。例如，如果5个最大的锥形宽度的平均超过预定的锥形宽度范围的高端，那么故障识别和报告逻辑块将向处理系统的操作员报告错误。还可以使用其他类型的统计平均。在其他实施方式中，单个的范围外锥形宽度可能触发故障报告。在一些实施方式中，可以对数据进行二次统计分析，以识别出异常测量并将其滤出，基本上是扔掉统计异常值。该过程可以帮助消除任何虚假报告和故障识别。然而，如果该异常值数据点的数字在统计上是显著的，那么故障识别和报告逻辑块则可以向处理系统的操作员报告错误或者发送警报。
同心度分析逻辑块和定中心校正
电镀或者电填充后处理系统的晶片边缘成像系统还可以包含同心度分析逻辑块，以确定晶片的工艺边缘与晶片其自身的边缘同心到何种程度。在一些实施方式中，该附加的处理逻辑块可以形成其图像分析逻辑块580、780的子部分，或者其可以是与图像分析逻辑块通信的独立逻辑块组件。当然，图像分析逻辑块可以集成到摄像机自身(如上所述)，因此，同心度分析逻辑块也可以集成到摄像机自身。此外，如上所述，在一些实施方式中，两个逻辑块组件可以加载作为摄像机自身的软件指令，或者加载到通用计算机，或者加载到电镀和/或电填充后处理系统的主要/中心控制器。
对于同心度分析逻辑块可以采用各种方法来评估晶片的边缘与工艺边缘彼此是否同心。一般而言，同心度分析逻辑块通过分析与围绕晶片的周缘的不同方位角对应的一组多个边缘排除距离(EED)来评估同心度。其典型地由如上所述的图像分析逻辑块测量/计算。围绕晶片的周边的EED的广泛扩散(spread)指示的是非同心工艺边缘，若晶片的一侧上的值趋向于与晶片的相反侧上的值非常不同则尤其如此，而狭窄范围的EED指示的是同心工艺边缘。因此，在一些实施方式中，指示在不同方位角的多个EED中的统计变化的定量度量值可以指示同心度，当度量值在预定的阈值内时，工艺边缘可以说是同心，并且当其超过阈值时，工艺边缘可以说是非同心。再次，根据实施方式，工艺边缘可以对应于电镀后的电镀边缘，或者EBR后的蚀刻边缘。用于定量/统计度量值的各种选择是可能的。度量值可以是在所有不同方位角的EED的标准偏差，或者晶片的相反侧上的EED之间的差异，对所有方位角的平均处理等。
当然，工艺边缘同心度在集成电路制造中是重要的，因为非同心工艺边缘可能意味着浪费有价值的晶片表面区域，以及降低每个晶片裸片产量。可能更差的是，如果评价的工艺边缘是EBR后的蚀刻边缘，那么缺少同心度可能指示该晶片在EBR期间未对准，并且该EBR可能在晶片边缘的某些方位区域没有实现。相对于在第一实例中执行EBR之后的动机，不完整的EBR将牵涉所有上述问题。相应地，由于有利的是这些公开的电镀和电填充后处理系统的操作员即时知晓处理步骤已出差错，因此本文公开的一些实施方式可以包含当同心度分析逻辑块确定了成像的晶片的边缘与工艺边缘非同心时用于报告错误的故障识别和报告逻辑块。
更有用的是在某些情况下，当已被证实在先前的处理步骤中的晶片定中心不太理想时，在接下来的处理步骤中校正晶片定中心。接下来的处理步骤例如可以是在被确定为未对准的晶片上执行的操作序列中的接下来的处理步骤，或者例如可以是与在接下来的晶片上执行时对准取消的处理步骤相同的处理步骤。相应地，为了提供闭环晶片未对准检测和校正机构，晶片定中心调节逻辑块可以包含在本文公开的一些电镀系统和电填充后处理系统中。该定中心调节逻辑块典型地响应于来自同心度分析逻辑块的信号或者通信，并在确定为之前成像的晶片的边缘与工艺边缘非同心时，用于调节一个或一个以上的接下来处理的晶片在电镀模块、或者边缘斜角去除模块、或者其他晶片处理模块内的定中心。
在一些实施方式中，通过对切换至电镀模块或者EBR模块或者其他处理模块的下个机械手作出校正，来进行定中心调节，以恢复同心放置。例如，参考图3，当从对准器331拾取下个晶片时，或者当将接下来的晶片输送至电镀模块309、311或者313中的一个，或者至EBR模块315、317或者319中的一个时，后端机械手臂325可以作出定中心调节。总之，原位作出边缘排除距离测量以及在执行电镀操作(和后电填充操作)时评价工艺边缘同心度的能力，实质上增加了早期识别出在运行晶片的序列(即，在显著数量的晶片运行并潜在地损伤之前)中的严重问题的概率，并在进行生产时使处理系统内的机构能对晶片放置作出小的定中心和对准校正。
工艺边缘检测、锥形宽度测量、EBR检测、成像系统校准、以及最佳模式选择的细节
尽管利用了具有系统集成的计量工具以用于晶片边缘和工艺边缘成像，但是工艺边缘的图像分析的实现可能是极充满挑战的，尤其是以半自动化或者全自动化方式实现。此外，由于边缘排除距离(EED)是工艺边缘与晶片边缘之间的距离，因此图像分析逻辑块的正确识别并测量工艺边缘的任何故障将导致EED的错误值以及晶片定中心的可能的错误评估。
用于检测晶片的电子图像中的工艺边缘的一个方法是：寻找具有截然不同的光学性质的晶片的表面的2个同心区域之间的环形边界。例如，将高反射区域与较低反射区域分开的、晶片的边缘附近的弯曲的弧形边界是识别作为工艺边缘的潜在候选者。从另一个角度来看，工艺边缘识别可以涉及在晶片表面上搜索有清晰的光学对比度的狭窄区域。相应地，在一些实施方式中，晶片边缘成像系统的图像分析逻辑块可以具体包含用于锐度分析的逻辑块，其可以被用于识别潜在的工艺边缘候选者为晶片图像中清晰的弧形边界，该弧形边界在晶片的边缘的附近但是径向向晶片的边缘内。锐度逻辑块例如可以包含：用于区分相邻或者附近像素的亮度水平的逻辑块；计算图像的适当区域中亮度水平、亮度梯度等的数值空间导数，来估计每个像素的对比度相对于相邻或者附近像素的对比度的锐度的逻辑块；将清晰的高对比度像素分组，进而确定分组的像素是否形成几乎与晶片的边缘同心的弧形线的逻辑块。因此，锐度逻辑块可以包含用于识别晶片图像中的清晰的边缘的逻辑块。
在采用彩色摄像机的实施方式中，色彩可以用作用于工艺边缘识别的基础，并且识别工艺边缘可以势必造成搜索图像中清晰的色彩对比度的区域。例如，如果要识别并测量的工艺边缘是已被电镀到晶片上的铜层的边缘，那么晶片的镀铜覆盖的表面将具有与未镀表面(不是铜色)显著不同的色彩(铜色)。因此，在某些实施方式中，工艺边缘可以被识别为在相邻的像素之间具有最大色彩对比度的狭窄区域，诸如例如在工艺边缘是镀铜的边缘的情况下，是具有从铜色到非铜色的明显改变的图像的区域。该识别还可以例如通过考虑这样识别的像素是否映射出类似于期望发现的工艺边缘的形状的、弯曲的弧形边界来考虑具有显著的色彩对比度的区域的形状。在一些实施方式中，诸如例如在预计晶片表面的一些特定径向区域内发现工艺边缘时，还可以考虑到边界的径向位置。
色彩还可以被用于围绕晶片的周边在各种方位点测量工艺边缘的锥形宽度(锥形宽度已在上面描述)。可以说工艺边缘具有关联的锥形宽度，该理解中隐含的是工艺边缘其自身不仅是边缘，而且是晶片自身的区域，尽管是狭窄的区域。此外，其是常常具有明显不同于工艺边缘内的晶片的中心区域和工艺边缘外的晶片的边缘区域的色彩或者亮度这样的区域。例如，如果工艺边缘是镀铜层的边缘，则由于其厚度从其径向最向内点(此处其厚度匹配镀铜层)向其径向最向外点(此处其厚度基本为零)呈锥形变化的，因此其色彩也将从镀铜层的铜色衰减至铜层下方的晶片表面的色彩。相应地，在像素序列的跨度上的该色彩变化的量化可以被用于估计该锥形区域的宽度、即“锥形宽度”。此外，如上所述，锥形区域相对于晶片的水平平面一般具有非零倾斜，因此根据入射光的角和摄像机的位置的不同，其反射率就此而言也将不同。相对于该后点，如果锥形区域的倾斜足以影响总体反射率，那么在一些实施方式中，其可以可能使用灰阶摄像机并只依赖反射的亮度的差异来测量锥形宽度。在一些实施方式中，这可以使用灰阶摄像机在低角度照明下完成。
然而，存在与执行图像分析以精确地检测并测量晶片工艺边缘关联的很大的技术困难。造成该困难的第一要素是同时驻留在晶片的边缘附近的众多不同的工艺边缘的共同存在，每个工艺边缘是从先前的处理步骤得到的。尽管可能存在很多，但因为意图一次仅测量一个工艺边缘，所以对于用于识别关注的工艺边缘并评价其在特定方位角与晶片的边缘距离的自动化(或者半自动化)方案提出了挑战。结果是在很多实例中，没有发现期望的工艺边缘，或者由自动化协议错误地识别另一个，或者在一些实例中，晶片的某些特征的光刻图案其自身可能被虚假地解释为有效工艺边缘。
为了处理这种多个工艺边缘的问题，一些方法可以通过使用用于对其进行识别的一些类型的空间基础，来针对关注的工艺边缘。具体而言，如果就径向范围而言，预期发现工艺边缘与晶片边缘的接近程度是事先已知的，则可以忽视该范围外的候选者。在很多实例中，有效半径的期待范围与可以明确地识别关注的工艺边缘的这种空间滤波相比足够狭窄。在其他实施方式中，用于区分关注的工艺边缘的替代技术可以是在图像中定位每个潜在的工艺边缘，计算在其任一侧上的区域之间的反射率的对比度，并将具有最接近期待发现的一些预定值的对比度边缘识别作为正确的工艺边缘。
造成与识别并测量工艺边缘关联的困难的第二要素涉及晶片其自身的一般光学性质。来自不同制造商的半导体晶片由于典型地蚀刻在其表面的大量不同的专有光刻图案，因而典型地具有非常不同的反射光学性质。这些集合图案还可以使得单个的晶片具有大量不同的光学反射率，具体取决于晶片的视角或者成像角。即，晶片的光学性质可以具有明显的角度依赖性，因此，晶片的边缘的每个方位部分可以使得产生的图像具有略不同的反射率和略不同的其他光学性质。处理该内在变化可能是充满挑战的。
因此，期望用于处理不同光刻图案的晶片之间的内在光学变化的技术和系统，即，尽管有可变性但始终识别并测量正确的工艺边缘的技术和系统。发现的对于处理晶片可变性有效的一个方法是(i)校准用于具有共同光刻图案的给定组晶片的晶片边缘成像系统，进而，(ii)一旦校准了系统，使用多个摄像机成像模式来捕捉晶片的边缘的多个图像，根据预定的标准(如下所述)对图像计分，并最终选择最高计分的图像，用于工艺边缘识别和测量。理想的是，以自动化的方式执行尽可能多的校准和多成像步骤。根据实施方式，摄像机可以是黑白/灰阶摄像机，或者摄像机可以是彩色摄像机。
相应地，本文公开的是电镀和电填充后处理系统，其晶片边缘成像系统采用图像优化子系统。在一些实施方式中，这些系统可以首先使用特定类型的图案晶片校准，进而，由于晶片在处理期间被成像，因而图像优化子系统可以进行工作，以进一步通过分析使用多个成像模式产生的图像以及确定并选择产生最好图像的模式，来优化成像过程。在一些实施方式中，成像系统的初始校准可以涉及测试各种摄像机位置和取向，即改变摄像机与晶片的边缘之间的距离以及改变摄像机的光学角，该角为摄像机相对于晶片的法向矢量(垂直于晶片的水平平面的矢量)形成的。每个不同位置和取向可以用一套摄像机成像模式测试，例如通过将摄像机经由各种光场和暗场成像模式切换来测试。然后，摄像机可以被锁定至相对于产生最好图像的晶片的位置和取向，因而完成校准。摄像机与晶片的被发现有效的距离和光学角的典型范围包含：约5至100mm的距离，或者约5至80mm的距离，或者约5至50mm的距离；以及介于约0至90°，或者约0至30°，或者约0至20°之间的光学角。用于确定什么是构成最好图像的标准在下文更详细说明。作为进一步的优化，在一些实施方式中，摄像机的各种成像模式可以也在测试晶片上评价，以便在校准阶段消除对特定级别的图案晶片执行不佳的成像模式，并预选择执行良好的那些成像模式。
一旦校准，摄像机位置和取向典型地不需要对于给定级别的图案晶片进一步调节。此外，在一些情况下，摄像机位置和取向的相同校准会对很多不同级别的图案晶片效果良好。这是因为在某种程度上，初始校准被设计为补偿摄像机自身中的任何可变性、以及其照明子系统中的任何可变性，并且这些要素当然不依赖于系统所分析的任何晶片。例如，一些摄像机具有基于LED的照明子系统，其中，LED装载在印制电路板，并且这导致在将一个摄像机与另一个比较时，相对于由各种轴上照明模式产生的光照的某些量的角可变性。尽管角变化是典型地小于一定程度，但仍然足够显著来确保校准。因此，在一些实施方式中，摄像机位置和角取向的校准可以补偿该可变性，并且该补偿将趋向于不被正在被成像的任何特定类型的图案晶片影响。然而，当然要理解的是，该校准不一定在所有实施方式中都需要，例如如果给定实施方式的光照没有展现该角可变性。
在校准之后，晶片边缘成像系统被配置为使用多个预选择的成像模式，有效地对给定级别的图案晶片进行操作。因此，此处，为了围绕晶片的周边在各种方位位置有效识别并测量关注的特定工艺边缘，成像系统的摄像机在多个方位角获得每个预选择的成像模式中的图像，进而，(成像系统的)图像优化子系统基于预定的选择标准对图像计分，以确定最好的成像模式或最好的多个成像模式，并最终选择使用最高计分模式(或多个模式)产生的图像供图像分析逻辑块使用以检测、识别并测量工艺边缘，并且确定边缘排除距离，另外在一些实施方式中确定锥形宽度。在一些实施方式中，与每个图像/模式关联的计分可以基于晶片边缘图像中特定可见特征的锐度，其已被发现是用于选择最佳成像模式或者多个最佳成像模式的重要标准。尤其是，在一些实施方式中，用于对图像/模式计分的特征可以是工艺边缘(或者潜在地可识别作为工艺边缘的某特征)，但更具体而言是关注的工艺边缘。在采用彩色摄像机的一些实施方式中，与每个图像/模式关联的计分可以基于在工艺边缘的任一侧上的像素之间展现的色彩对比度的程度。可以选择产生展现最高色彩对比度的图像的成像模式或者多个模式供图像分析逻辑块使用，以确定锥形宽度和/或边缘排除距离。
当然，计分标准的想法在于评价特定成像模式的能使系统积极识别并测量关注的工艺边缘的能力。注意，在一些实施方式中，并非使用所有可用模式来获取图像并且事后选择具有最高计分的图像或者模式，图像可以在其获取时被计分，并且一旦图像被发现其计分超过预定的阈值，那么成像结束，这些图像用于晶片边缘分析。
因此，在一些实施方式中，图像优化子系统可以使用不同成像模式来获得图像，评价图像锐度和/或色彩对比度，或者各种图像的特定特征(诸如关注的工艺边缘)的锐度和/或色彩对比度，如上所述，进而相应地对图像/模式计分。作为结果，在一些实施方式中，由图像分析逻辑块使用来确定在特定方位的边缘排除距离和/或锥形宽度的图像基本上是所获取的含有期望的工艺边缘的最清晰的表现的和/或含有展现最高色彩对比度的表现的图像。
要注意的是在一些实施方式中，最佳成像模式可以基于每个晶片由图像优化系统确定，因此，一旦最佳确定，相同的成像模式被用于使围绕晶片的周边的所有点成像并分析。在其他实施方式中，可以允许最佳模式围绕晶片的周边基于成像点到成像点变化，因此，可以最佳地选择不同的成像模式用于不同的方位晶片取向。分析上而言，这种类型的可变优化可以处理通过旋转晶片并在不同方位角将其成像而发现的可变反射率。
关于晶片边缘成像系统的各种成像模式，每个一般而言特征在于其用于各种图像捕捉和照明参数的预定的设置。例如，在一些实施方式中，曝光时间可以是重要的图像捕捉参数，其对出现在得到的晶片边缘图像的工艺边缘的锐度和/或色彩对比度、以及识别并测量工艺边缘的精确程度具有显著的效果。此外，尽管并非摄像机设定本身，摄像机与工艺边缘的距离、以及摄像机的光学角也是参数，它们可能对得到的图像的质量具有显著的影响，因此这些参数也可以被视为与摄像机的特定操作模式关联的图像捕捉参数。然而，如上所述，摄像机位置和取向典型地在初始校准阶段期间设定并固定，在逐个晶片处理期间不进行调节，尽管原则上可以进行调节。
照明参数也是重要的。在一些实施方式中，晶片边缘成像系统可以包含照明子系统，其具有诸如灯、闪光灯等光源；或者上述的任何光源，诸如例如与摄像机的透镜同心的LED(发光二极管)环。在一些实施方式中，光源可以是具有各种模式和光照水平的散射光源，用相对于晶片的表面的水平平面的散射低角度光照射晶片的边缘，这对于锥形宽度确定可能特别有用。通过这些光源的方式，照明子系统可以提供各种亮场和暗场照明模式、以及用于照明强度的关联设置等。这些照明参数设置的不同的组合(模式、照明水平等)以及用于曝光时间的设定等可以与特定成像模式关联，并且因此可以经由对于给定的晶片和/或特定方位取向来选择最佳成像模式而被优化。常常，灯或者闪光灯可以由一个或一个以上的发光二极管(LED)组成，但是还可以使用其他发光材料。被用于照亮晶片的边缘的光实质上可以是白色光或者其可以是限于某些可见光谱范围的光。例如，在一些实施方式中，采用黑白/灰阶摄像机，红色光可以被用于照射晶片的边缘。实质上产生红色光的照明源被发现能与彩色摄像机良好工作。在一些实施方式中，实质上，相对于上述各种光源说明的蓝色光或者绿色光也可能是有用的。除了上述说明的将光指引到晶片的正面平面的照明方法和其上的特征外，还发现了将晶片背光照明对于产生晶片的外缘的清楚清晰的边缘图像特别有效。白色和红色漫射背光照明已被发现特别适合本申请。
用于各种后处理参数的设定也可以与晶片边缘成像系统的成像模式关联，并可以通过上述技术优化，以产生对工艺边缘确定和测量更有用的图像。对于采用彩色摄像机的晶片边缘成像系统而言，该处理后参数的示例包含与各种色彩过滤和经由各种数学变换(乘、加、减、其组合等)来增强图像中红色、绿色、蓝色、青色、品红色或者黄色的色彩值的增强函数关联的参数；与再次经由各种数学变换而导致的色调、饱和度、强度的增强关联的参数等。这些色彩增强函数可以均一适用至整个图像，或者至图像的特定子区域，或者基于逐个像素选择性适用。调节晶片边缘图像的色调已被发现尤其是能改善用图像进行的锥形宽度确定。
已被发现效果良好的后处理技术和参数选择的具体示例包含：
示例1：适用滤波器以仅取出色彩图像的色调分量，并将作为得到的图像转换至灰阶。(在一些实施方式中，单个分量的取出还可以用一个RGB分量或者用不同的HSI分量完成。在一些实施方式中，两个或两个以上分量(诸如两个或两个以上的RGB分量)的加权平均可以被用于转换至灰阶图像，或者可以采用在多个分量之间插值的一些其他方案。在一些实施方式中，灰阶图像可以从彩色像素的冷光产生。)
示例2：通过各种图像增强技术向图像适用全局像素操纵，包含：阈值化，将某些彩色像素反转，直方图均衡化，以对关注的区域切入或切出色彩直方图的某些部分。然后使用来自示例1的一个或一个以上的技术，将该图像转换至灰阶。
示例3：将每个彩色像素转换至灰阶，如示例1解释的那样，进而基于转换的预定义限制转换至黑色或者白色。例如，在一些实施方式中，所有小于75并大于200(假定0-255的范围)的灰阶值被转换为白色，并且两者之间(0-255范围中的75-200)的所有被转换为黑色。
示例4：在关注的区域执行相邻滤波，以增加对比度。相邻滤波涉及基于像素值和所有与其接触的像素(总共9个像素)的值，来数学上变换/操纵像素的值。适当的数学变换可以包含用于收缩或者扩张值的函数、平滑函数、边缘增强函数等。在一些实施方式中，结果是在关注的区域产生比原始的色彩图像对比度大的灰阶图像。相邻滤波可以在转换至灰阶(诸如通过示例1记载的技术)之前或者之后执行，或者其可以在不采用灰阶转换的实施方式中执行。
任何上述示例(示例1-4)和任何其中记载的技术可以以任何众多方式合并来处理图像，以改善图像的对比度。例如，示例1的色调分量取出和灰阶转换可以与相对于示例2-4公开的任何图像处理技术合并。
相应地，多个成像模式(其被评价以确定其产生在工艺边缘的任一侧上的像素之间具有最高色彩对比度的图像)可以包含用于色相的不同设置，和/或用于与上述后处理技术相关的任何参数的不同设置(如示例1-4中说明的那样)。当然，本领域的技术人员可以理解，在一些情况下，此处称作后处理技术的技术、参数、或者模式可以在图像捕捉操作自身期间替代采用。
图8呈现了流程图，概要示出由晶片边缘成像系统和图像优化子系统的各种实施方式执行的操作序列。操作序列在810开始，将晶片边缘成像系统校准820至给定级别的有图案的晶片。在一些实施方式中，这势必造成相对于晶片边缘测试并设定摄像机的位置和角取向，如上所述。在校准了成像系统之后，电镀系统或者电填充后处理系统可以典型地开始用生产晶片来处理运行。在处理生产晶片的一些点，例如电镀之后、EBR之后等，晶片可以加载830到可旋转的衬底保持器用来成像。如上所述，在一些实施方式中，可旋转的衬底保持器可以是晶片边缘成像系统内的专用的衬底保持器(参见图5)，而在其他实施方式中，被用于保持并旋转晶片用于图像获取的衬底保持器与用于在EBR模块内在EBR期间保持晶片的衬底保持器相同(参见图7)。在步骤832中，成像模式由图像优化子系统设定，并在步骤834中，晶片被旋转并且晶片边缘的多个在方位上分开的图像被成像系统的摄像机获取。
在获取了获取图像之后，在步骤836中其被给于质量计分，并在步骤838中由图像优化系统作出图像是否质量高到足以继续步骤840中的工艺边缘识别和测量的确定。在一些实施方式中，如果图像的计分在最小预定阈值之上，那么图像质量被确定为质量充分，如图8所示。如果计分在阈值之下，那么图像优化系统返回步骤832，并将摄像机设定为下个成像模式。多个在方位上分开的图像然后被重新获取834，重新计分836等，直至在步骤838中实现了计分在最小阈值之上。当然，在一些实施方式中，成像系统可以首先使用所有的预选择的成像模式来容易获取所有图像，并且之后使图像优化子系统确定哪个图像和/或成像模式是最佳。
一旦在多个方位的位置获得了足够高质量的图像组，在步骤840中，分析图像，识别并测量关注的工艺边缘。在一些实施方式中，关注的工艺边缘预计在径向值的某些范围内发现，如上所述，因此，分析的一部分是识别该径向范围内的(希望是唯一的)工艺边缘，并且忽略不是该径向范围内的工艺边缘。以该方式，在步骤850中，关注的工艺边缘被识别并测量，并据此计算边缘排除距离。步骤850的晶片边缘分析的另一方面常常是如上所述的同心度分析。在一些实施方式中，同心度分析的结果可以被用于步骤852，以调节在电镀/电填充后处理系统的一个或一个以上的模块中处理的晶片的定中心。要注意的是，尽管相对于图8的流程图说明的各种继续步骤根据实施方式可以是可选的，但是同心度分析后定中心调节的可选的本质明确由图8中虚线框表现的步骤852表明。随着晶片边缘成像系统执行晶片边缘分析850和可选的定中心调节852，系统可以同时确定是否另一个晶片准备好用于步骤860中的图像分析，并前进至加载用于图像分析的该晶片，因此返回步骤830。以该方式，经由840、850和852的整个序列的操作830在接下来的晶片上重复。当所有晶片已被成像并分析后，过程在步骤870完成。
控制器
本文说明的晶片边缘图像处理和分析操作，诸如参考上述图8中说明的这些操作可以在可以驻留在晶片边缘成像系统、和/或图像优化子系统的控制器的程序指令中；和/或可以驻留在可由与这些系统的一个或两个关联的控制器访问并可读的一些远程非临时性介质的程序指令中实现。在一些实施方式中，与上述系统关联的控制器可以代表系统控制器的一个或一个以上的子组件，其操作整个电镀系统或者电填充后处理系统，其中集成有这些图像处理系统。在其他实施方式中，与本文公开的图像处理和分析操作关联的程序指令可以驻留在摄像机其自身(软件或者硬件)，或者驻留在不同于操作电镀和/或电填充后模块的系统控制器的一些其他组件。
操作晶片边缘成像系统的控制器可以从仪器的各种组件、模块、子系统等接收反馈信号，并可以对它们或者对其他组件、模块、或者子系统提供控制信号。例如，控制器可以控制作为电镀或者电填充后系统的一部分的，电镀衬底保持器、机械手、清洗系统、电填充后模块等的操作。在某些实施方式中，控制器可以将各种处理模块与在各种模块之间移动晶片的机械手的操作同步。
控制器可以典型地包含一个或一个以上的存储器设备和一个或一个以上的处理器。处理器可以包含中央处理单元(CPU)或者计算机、模拟和/或数字输入/输出连接、步进马达控制器板和其他类似的组件。用于实现适当的控制操作的机器可读程序指令在处理器执行。机器可读指令可以存储在与控制器关联的存储器设备，或者其可以设置在网络上。
在某些实施方式中，控制器控制上述电镀和/或电填充后处理系统的所有或者大部分活动，包含上述晶片边缘成像系统的操作。控制器执行系统控制软件，包含多组用于控制处理步骤的定时、压力水平、气体流率、以及特定操作的其他参数的指令。存储在与控制器关联的存储器设备的其他计算机程序、脚本、或者例程可以在一些实施方式中采用。
典型地，有与系统控制器关联的用户界面。用户界面可以包含显示屏和图形软件，以显示处理条件、由晶片边缘成像系统获取的晶片的边缘的图像等。还可以包含用户输入设备，诸如定点设备、键盘、触摸屏、麦克风、和其他类似组件。
用于控制上述操作的计算机程序代码可以以任何常规计算机可读编程语言编写：例如汇编语言、C、C++、Pascal、Fortran或者其他。编译后的目标代码或者脚本由处理器执行，以执行程序中识别的任务。
用于监控处理的信号可以由控制器的模拟和/或数字输入连接提供。用于控制处理的信号在控制器的模拟和数字输出连接输出。
光刻图案化
例如对于制造或者生产半导体设备、显示器、LED、光伏板等而言，上文说明的仪器/处理可以结合光刻图案工具或者处理使用。典型地，尽管不一定，该工具/处理将在共同制造设施中一起使用或进行。膜的光刻图案化典型地包含一些或者所有下面的操作，每个操作启用多个可能的工具：(1)使用旋涂或者喷涂工具，在工件(即衬底)上施加光致抗蚀剂；(2)使用热板或者热炉或者UV固化工具，将光致抗蚀剂固化；(3)用诸如晶片步进机之类的工具，将光致抗蚀剂暴露至可见光或者UV光或者X射线光；(4)将抗蚀剂显影，以便选择性去除抗蚀剂，因而使用诸如湿式操作台之类的工具对其图案形成；(5)通过使用干燥或者等离子辅助的蚀刻工具，将抗蚀剂图案转印到底层膜或者工件；以及(6)使用诸如RF或者微波等离子体抗蚀剂剥离器之类的工具来去除抗蚀剂。
其他实施方式
尽管为了促进清楚和理解，在具体实施方式的背景下详细说明了上述公开的处理、方法、系统和仪器，但本领域的普通技术人员可以知晓，有实现这些处理、方法、系统和仪器的落在本公开的范围和精神内的很多替代的方式。相应地，本文说明的实施方式被看作是本公开的创造性构思的示例，并非限制或限定，并且不应被用作过度地限制添附的权利要求的范围的不允许的基础。

Claims (31)

1.一种用于在实质圆形的晶片上形成金属层的电镀系统，所述系统包括：
电镀模块，其包括：
槽，其用于包含阳极以及电镀过程中的电镀溶液；以及
晶片保持器，其用于在电镀过程中将所述晶片保持在所述电镀溶液中并旋转所述晶片；
晶片边缘成像系统，其包括：
晶片保持器，其用于保持并旋转所述晶片通过不同的方位方向；
摄像机，其被取向以在所述晶片在所述成像系统的晶片保持器上被保持并旋转通过不同的方位方向的同时获得所述晶片的工艺边缘的多个在方位上分开的图像，所述工艺边缘对应于在所述晶片上形成的所述金属层的外缘；以及
图像分析逻辑块，其用于从所述多个在方位上分开的图像确定边缘排除距离，其中所述边缘排除距离是所述晶片的边缘和所述工艺边缘之间的距离。
2.如权利要求1所述的电镀系统，其进一步包括用于在所述图像分析逻辑块确定边缘排除距离在预定范围之外时将错误报告给所述电镀系统的操作者的故障识别和报告逻辑块。
3.如权利要求1所述的电镀系统，其中所述图像分析逻辑块从所述多个在方位上分开的图像确定多个在方位上分开的边缘排除距离，其中每个边缘排除距离是在具体方位角在所述晶片的边缘和所述工艺边缘之间的距离。
4.如权利要求3所述的电镀系统，其中所述图像分析逻辑块进一步包括同心度分析逻辑块，其用于确定当表示所述多个边缘排除距离相对于不同方位角的统计变化的度量值在预定阈值内时，所述晶片的边缘和成像的工艺边缘是同心的，且当所述度量值超出所述阈值时，所述晶片的边缘和成像的工艺边缘非同心。
5.如权利要求4所述的电镀系统，其中所述度量值是所述边缘排除距离相对于不同方位角的标准偏差。
6.如权利要求4所述的电镀系统，其进一步包括用于在确定当前成像的晶片边缘和工艺边缘非同心时调整所述电镀模块内的一或多个后续处理晶片的定中心的晶片定中心调整逻辑块。
7.如权利要求4所述的电镀系统，其进一步包括用于在所述同心度分析逻辑块确定成像的晶片边缘和工艺边缘非同心时将错误报告给所述电镀系统的操作者的故障识别和报告逻辑块。
8.如权利要求1所述的电镀系统，其中所述图像分析逻辑块进一步包括用于分析所述工艺边缘的图像并确定所述图像中的所述工艺边缘的锐度的锐度分析逻辑块。
9.如权利要求1所述的电镀系统：
其中所述晶片边缘成像系统被配置来在多个成像模式下操作以及被配置来利用所述多个成像模式获得所述工艺边缘的多个在方位上分开的图像；以及
其中所述晶片边缘成像系统进一步包括用于确定生成所述工艺边缘的最清晰的图像的成像模式以及选择利用该模式所生成的所述图像以便由所述图像分析逻辑块用于确定边缘排除距离的图像优化子系统。
10.如权利要求9所述的电镀系统，其中所述晶片边缘成像系统包括具有有能调节的照明强度的光源的照明子系统，且其中所述多个成像模式包括针对照明强度和曝光时间的设置的不同组合。
11.如权利要求1所述的电镀系统，其中所述晶片边缘成像系统进一步包括具有漫射光源的照明子系统，所述漫射光源用于利用包括相对于所述晶片的表面的水平面的漫射低角度光或漫射轴上光的光照射所述晶片的边缘。
12.如权利要求1所述的电镀系统，其中所述图像分析逻辑块进一步包括用于从所述多个在方位上分开的图像确定所述工艺边缘的锥形宽度的逻辑块。
13.如权利要求1-12中任一项所述的电镀系统，其中所述摄像机是彩色摄像机。
14.如权利要求13所述的电镀系统，其中由所述彩色摄像机生成的图像中的每一个被表示为成阵列的像素，每个像素包括至少三个颜色值。
15.如权利要求14所述的电镀系统，其中在所述多个在方位上分开的图像中，所述工艺边缘被识别为在相邻像素之间具有最大的色彩对比度的狭窄区域。
16.如权利要求15所述的电镀系统：
其中所述图像分析逻辑块进一步包括用于从所述多个在方位上分开的图像确定所述工艺边缘的锥形宽度的逻辑块；
其中所述晶片边缘成像系统被配置来在多个成像模式下操作以及被配置来利用所述多个成像模式获得所述工艺边缘的多个在方位上分开的图像；以及
其中所述晶片边缘成像系统进一步包括用于确定生成所述工艺边缘的在所述工艺边缘每一侧上在像素之间具有最高色彩对比度的图像的成像模式以及选择利用该模式所生成的所述图像以便由所述图像分析逻辑块用于确定所述锥形宽度的图像优化子系统。
17.如权利要求16所述的电镀系统：
其中所述晶片边缘成像系统进一步包括具有漫射光源的照明子系统，该漫射光源用于利用相对于所述晶片的表面的水平面的漫射低角度光照射所述晶片的边缘；以及
其中所述晶片边缘成像系统的多个成像模式包括针对照明强度和曝光时间的设置的不同组合。
18.如权利要求17所述的电镀系统，其中所述多个成像模式进一步包括针对色调、饱和度和强度的不同设置。
19.如权利要求1-12中任一项所述的电镀系统，其进一步包括边缘斜角去除模块，所述边缘斜角去除模块包括：
用于保持和旋转所述晶片的晶片保持器；以及
用于在所述晶片保持器上保持和旋转所述晶片的同时将蚀刻剂输送到所述晶片的边缘斜角区域以在所述电镀模块中的电镀之后从所述边缘斜角区域去除被电镀的金属的设备。
20.如权利要求19所述的电镀系统，其中所述晶片边缘成像系统的晶片保持器是所述边缘斜角去除模块的晶片保持器。
21.如权利要求19所述的电镀系统：
其中所述摄像机是彩色摄像机且由所述彩色摄像机生成的每一个图像被表示为成阵列的像素，每个像素包括至少三个颜色值；以及
其中所述图像分析逻辑块进一步包括用于从所述多个在方位上分开的图像确定是否已经由所述边缘斜角去除模块在所述晶片上执行边缘斜角去除(EBR)的EBR检测逻辑块，且其中所述电镀系统进一步包括用于在所述图像分析逻辑块确定EBR还未被执行时将错误报告给所述电镀系统的操作者的故障识别和报告逻辑块。
22.如权利要求21所述的电镀系统，其中所述EBR检测逻辑块基于由所述彩色摄像机在所述晶片的边缘附近测得的一或多个像素处测得的三个颜色中的一或多个和表示晶片上的不存在金属层的点处的颜色的一或多个存储的参考颜色值之间的差确定EBR是否已经被执行。
23.如权利要求22所述的电镀系统，其中所述金属是铜。
24.如权利要求1-12中任一项所述的电镀系统，其中所述工艺边缘被选定以便由所述图像分析逻辑块基于其自所述晶片的边缘向内在预定的径向范围内的位置进行分析，所述边缘排除距离参考所述工艺边缘进行确定。
25.一种用于处理在晶片表面上形成有金属电镀层的实质圆形的晶片的电填充后处理系统，所述电填充后处理系统包括：
边缘斜角去除模块，其包括：
用于保持和旋转所述晶片通过不同方位方向的晶片保持器；
用于在所述晶片保持器上保持和旋转所述晶片的同时将蚀刻剂输送到所述晶片的边缘斜角区域以从所述边缘斜角区域去除被电镀的金属的设备；以及
晶片边缘成像系统，其包括：
晶片保持器，其用于保持并旋转所述晶片通过不同的方位方向；
摄像机，其被取向以在所述晶片在所述边缘斜角去除模块的晶片保持器上被保持并旋转通过不同的方位方向的同时获得所述晶片的工艺边缘的多个在方位上分开的图像，所述工艺边缘对应于在所述晶片上形成的所述金属层的外缘；以及
图像分析逻辑块，其用于从所述多个在方位上分开的图像确定边缘排除距离，其中所述边缘排除距离是所述晶片的边缘和所述工艺边缘之间的距离。
26.如权利要求25所述的电镀系统，其中所述晶片边缘成像系统的晶片保持器是所述边缘斜角去除模块的晶片保持器。
27.如权利要求25所述的电填充后处理系统，其中所述多个在方位上分开的图像在所述晶片在所述边缘斜角去除模块中的处理之前获得，且成像的所述工艺边缘对应于所述晶片的通过电镀形成的电镀边缘。
28.如权利要求25所述的电填充后处理系统，其中所述多个在方位上分开的图像在所述晶片在所述边缘斜角去除模块中的处理之后获得，且成像的所述工艺边缘对应于在所述边缘斜角去除模块中的处理之后的所述晶片的蚀刻边缘。
29.一种处理实质圆形的晶片的方法，其包括：
在所述晶片上执行形成所述晶片的工艺边缘的处理操作；
旋转所述晶片通过多个方位方向；
在所述晶片被旋转通过所述多个方位方向的同时获得所述晶片的所述工艺边缘的多个在方位上分开的图像；
在所述多个在方位上分开的图像中识别所述晶片的所述工艺边缘作为在所述图像中在相邻像素之间具有高对比度的区域；
通过比较呈现在所述图像中的所识别的所述工艺边缘和所述晶片的物理边缘从所述多个在方位上分开的图像确定边缘排除距离；以及
报告所述边缘排除距离在预定范围之外。
30.如权利要求29所述的方法，其中所述处理操作是电镀。
31.如权利要求29所述的方法，其中所述处理操作是边缘斜角去除。
CN201410299510.3A 2013-06-26 2014-06-26 有集成工艺边缘成像和计量系统的电镀和电填充后系统 Active CN104253071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/928,141 US9809898B2 (en) 2013-06-26 2013-06-26 Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems
US13/928,141 2013-06-26

Publications (2)

Publication Number Publication Date
CN104253071A true CN104253071A (zh) 2014-12-31
CN104253071B CN104253071B (zh) 2018-01-02

Family

ID=52114539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410299510.3A Active CN104253071B (zh) 2013-06-26 2014-06-26 有集成工艺边缘成像和计量系统的电镀和电填充后系统

Country Status (4)

Country Link
US (1) US9809898B2 (zh)
KR (1) KR102335881B1 (zh)
CN (1) CN104253071B (zh)
TW (1) TWI620229B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158699A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 用于监测半导体装置中边缘斜角去除区域的方法和装置以及电镀系统
CN110970317A (zh) * 2018-10-01 2020-04-07 英飞凌科技股份有限公司 晶片上粘合剂残留物检测
CN114959843A (zh) * 2021-02-19 2022-08-30 台湾积体电路制造股份有限公司 后电填充模块及用于后电填充模块的校准方法
CN116943983A (zh) * 2023-06-13 2023-10-27 武汉敏芯半导体股份有限公司 晶圆涂胶装置及方法
CN118011061A (zh) * 2024-04-08 2024-05-10 深圳市森美协尔科技有限公司 卡盘组件及探针台

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430842B1 (en) * 2013-07-17 2016-08-30 Stc.Unm Material classification fused with spatio-spectral edge detection in spectral imagery
US10502694B2 (en) * 2013-08-06 2019-12-10 Kla-Tencor Corporation Methods and apparatus for patterned wafer characterization
JP6309220B2 (ja) * 2013-08-12 2018-04-11 株式会社ダイヘン 搬送システム
US9822460B2 (en) * 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
JP2016175120A (ja) * 2015-03-23 2016-10-06 村田機械株式会社 レーザ加工システム、条件補正装置、及びレーザ加工方法
KR101631410B1 (ko) * 2015-03-24 2016-06-17 주식회사 엘지실트론 웨이퍼 에지부의 저온산화막 검출 장치 및 검출 방법
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing
JP6878056B2 (ja) * 2017-03-14 2021-05-26 株式会社荏原製作所 めっき方法
KR102000466B1 (ko) * 2017-08-29 2019-07-16 이선미 마와 우유 병용 잼의 제조방법
KR102162187B1 (ko) * 2018-08-31 2020-10-07 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP7211751B2 (ja) * 2018-10-05 2023-01-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN109459417A (zh) * 2018-11-01 2019-03-12 福建晶安光电有限公司 一种用于检测图形衬底的方法和装置
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
US20200411348A1 (en) * 2019-06-28 2020-12-31 Kawasaki Jukogyo Kabushiki Kaisha Substrate transfer apparatus
TWI737207B (zh) * 2020-03-04 2021-08-21 鏵友益科技股份有限公司 半導體檢測模組
US11544838B2 (en) 2020-03-21 2023-01-03 Kla Corporation Systems and methods of high-resolution review for semiconductor inspection in backend and wafer level packaging
CN114095392B (zh) * 2021-12-02 2022-04-08 深圳市光网视科技有限公司 一种基于物联网的通信电源监控方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156167A (en) * 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US20100055924A1 (en) * 2008-08-27 2010-03-04 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
US7780867B1 (en) * 1999-10-01 2010-08-24 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
CN102428546A (zh) * 2009-05-22 2012-04-25 朗姆研究公司 改进基底中斜面蚀刻重复性的装置和方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096550A (en) 1990-10-15 1992-03-17 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for spatially uniform electropolishing and electrolytic etching
US6288780B1 (en) 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US7449098B1 (en) * 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US7160421B2 (en) 1999-04-13 2007-01-09 Semitool, Inc. Turning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6784104B2 (en) * 2001-07-27 2004-08-31 Texas Instruments Incorporated Method for improved cu electroplating in integrated circuit fabrication
US20050122509A1 (en) * 2002-07-18 2005-06-09 Leica Microsystems Semiconductor Gmbh Apparatus for wafer inspection
US20040260782A1 (en) * 2003-01-31 2004-12-23 Affleck Rhett L. Data communication in a laboratory environment
US6930782B1 (en) 2003-03-28 2005-08-16 Lam Research Corporation End point detection with imaging matching in semiconductor processing
US7142300B2 (en) 2003-05-05 2006-11-28 Kla-Tencor Corp. Technologies Edge bead removal inspection by reflectometry
WO2005008735A2 (en) * 2003-07-14 2005-01-27 August Technology Corporation Photoresist edge bead removal measurement
DE102004029012B4 (de) * 2004-06-16 2006-11-09 Leica Microsystems Semiconductor Gmbh Verfahren zur Inspektion eines Wafers
US7811424B1 (en) * 2004-06-30 2010-10-12 Lam Research Corporation Reducing mechanical resonance and improved distribution of fluids in small volume processing of semiconductor materials
US7645364B2 (en) * 2004-06-30 2010-01-12 Lam Research Corporation Apparatus and method for plating semiconductor wafers
US7423269B1 (en) 2005-02-26 2008-09-09 Kla-Tencor Technologies Corporation Automated feature analysis with off-axis tilting
US7760929B2 (en) 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7728965B2 (en) * 2005-06-06 2010-06-01 Kla-Tencor Technologies Corp. Systems and methods for inspecting an edge of a specimen
KR100836501B1 (ko) 2005-10-11 2008-06-09 동부일렉트로닉스 주식회사 반도체 소자의 박막 제조 장비
US7538868B2 (en) 2005-12-19 2009-05-26 Kla-Tencor Technologies Corporation Pattern recognition matching for bright field imaging of low contrast semiconductor devices
US20090122304A1 (en) * 2006-05-02 2009-05-14 Accretech Usa, Inc. Apparatus and Method for Wafer Edge Exclusion Measurement
US20090116727A1 (en) * 2006-05-02 2009-05-07 Accretech Usa, Inc. Apparatus and Method for Wafer Edge Defects Detection
US7616804B2 (en) * 2006-07-11 2009-11-10 Rudolph Technologies, Inc. Wafer edge inspection and metrology
US7667835B2 (en) 2006-08-28 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for preventing copper peeling in ECP
US8492178B2 (en) * 2007-02-23 2013-07-23 Rudolph Technologies, Inc. Method of monitoring fabrication processing including edge bead removal processing
JP2008288600A (ja) * 2007-05-21 2008-11-27 Applied Materials Inc 基板の縁部除外領域の大きさを制御する方法及び装置
US7623228B1 (en) * 2007-05-21 2009-11-24 Kla-Tencor Technologies Corporation Front face and edge inspection
US7787114B2 (en) 2007-06-06 2010-08-31 Kla-Tencor Technologies Corp. Systems and methods for inspecting a specimen with light at varying power levels
US7656519B2 (en) * 2007-08-30 2010-02-02 Kla-Tencor Corporation Wafer edge inspection
JP5004822B2 (ja) * 2008-02-20 2012-08-22 東京エレクトロン株式会社 洗浄方法及び基板処理装置
US20090268953A1 (en) * 2008-04-24 2009-10-29 Apteryx, Inc. Method for the automatic adjustment of image parameter settings in an imaging system
US8111905B2 (en) * 2009-10-29 2012-02-07 Mitutoyo Corporation Autofocus video tool and method for precise dimensional inspection
US8594975B2 (en) * 2010-03-04 2013-11-26 Kla-Tencor Corporation Systems and methods for wafer edge feature detection and quantification
US20110147350A1 (en) * 2010-12-03 2011-06-23 Uvtech Systems Inc. Modular apparatus for wafer edge processing
US20130005056A1 (en) * 2011-06-30 2013-01-03 Semes Co., Ltd. Method and apparatus for processing wafer edge portion
US20140079311A1 (en) 2012-09-20 2014-03-20 Applied Materials Israel Ltd. System, method and computer program product for classification
US9631919B2 (en) 2013-06-12 2017-04-25 Applied Materials, Inc. Non-contact sheet resistance measurement of barrier and/or seed layers prior to electroplating
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156167A (en) * 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US7780867B1 (en) * 1999-10-01 2010-08-24 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
US20100055924A1 (en) * 2008-08-27 2010-03-04 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
CN102428546A (zh) * 2009-05-22 2012-04-25 朗姆研究公司 改进基底中斜面蚀刻重复性的装置和方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158699A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 用于监测半导体装置中边缘斜角去除区域的方法和装置以及电镀系统
US10648927B2 (en) 2015-05-15 2020-05-12 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for monitoring edge bevel removal area in semiconductor apparatus and electroplating system
CN106158699B (zh) * 2015-05-15 2020-09-18 台湾积体电路制造股份有限公司 用于监测半导体装置中边缘斜角去除区域的方法和装置以及电镀系统
CN110970317A (zh) * 2018-10-01 2020-04-07 英飞凌科技股份有限公司 晶片上粘合剂残留物检测
CN114959843A (zh) * 2021-02-19 2022-08-30 台湾积体电路制造股份有限公司 后电填充模块及用于后电填充模块的校准方法
CN116943983A (zh) * 2023-06-13 2023-10-27 武汉敏芯半导体股份有限公司 晶圆涂胶装置及方法
CN116943983B (zh) * 2023-06-13 2024-04-02 武汉敏芯半导体股份有限公司 晶圆涂胶装置及方法
CN118011061A (zh) * 2024-04-08 2024-05-10 深圳市森美协尔科技有限公司 卡盘组件及探针台

Also Published As

Publication number Publication date
TW201513165A (zh) 2015-04-01
KR20150001687A (ko) 2015-01-06
US9809898B2 (en) 2017-11-07
KR102335881B1 (ko) 2021-12-06
TWI620229B (zh) 2018-04-01
CN104253071B (zh) 2018-01-02
US20150001087A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
CN104253071B (zh) 有集成工艺边缘成像和计量系统的电镀和电填充后系统
US10407794B2 (en) Methods and apparatuses for electroplating and seed layer detection
US10416092B2 (en) Remote detection of plating on wafer holding apparatus
US9746427B2 (en) Detection of plating on wafer holding apparatus
TWI692555B (zh) 鑲嵌特徵中之由下而上填充
US9385035B2 (en) Current ramping and current pulsing entry of substrates for electroplating
KR102383526B1 (ko) 기판 처리 장치, 및 기판 처리 장치의 부품 검사 방법
KR20190129741A (ko) 범프 높이 검사 장치, 기판 처리 장치, 범프 높이 검사 방법, 기억 매체
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
US20240202903A1 (en) Optical inspection of a wafer
JP7145893B2 (ja) ウエハ保持装置上におけるめっきの遠隔検知
CN110622288B (zh) 电镀过程中监测籽晶层上的表面氧化物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant