KR100836501B1 - 반도체 소자의 박막 제조 장비 - Google Patents

반도체 소자의 박막 제조 장비 Download PDF

Info

Publication number
KR100836501B1
KR100836501B1 KR1020050095257A KR20050095257A KR100836501B1 KR 100836501 B1 KR100836501 B1 KR 100836501B1 KR 1020050095257 A KR1020050095257 A KR 1020050095257A KR 20050095257 A KR20050095257 A KR 20050095257A KR 100836501 B1 KR100836501 B1 KR 100836501B1
Authority
KR
South Korea
Prior art keywords
wafer
base layer
thin film
aligner
film manufacturing
Prior art date
Application number
KR1020050095257A
Other languages
English (en)
Other versions
KR20070040020A (ko
Inventor
임지영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050095257A priority Critical patent/KR100836501B1/ko
Priority to US11/548,453 priority patent/US7586597B2/en
Publication of KR20070040020A publication Critical patent/KR20070040020A/ko
Application granted granted Critical
Publication of KR100836501B1 publication Critical patent/KR100836501B1/ko
Priority to US12/512,815 priority patent/US20090289172A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자용 박막 제조 장비에 관한 것으로서, 더욱 상세하게는 반도체 소자의 배선 형성을 위한 금속 도금 장비의 도금 형성 여부를 확인할 수 있는 도금 장치에 관한 것이다.
본 발명에 따른 반도체 소자용 박막 제조 장비는 도금 공정 전에 얼라이너에 설치된 촬상 장비를 통하여 도금 공정에 필요한 기저층이 웨이퍼 상면에 증착되어 있는지를 확인할 수 있도록 촬상 장비가 장착된 프레임을 본 발명에 따른 얼라이너 내부에 설치한다
본 발명에 따른 센서 프레임은 얼라이너 내부에서 상기 웨이퍼가 놓여지는 거치대에 고정하는 다수개의 지지부와 상기 지지부의 상부에 웨이퍼 형상으로 형성되고, 그 내측에 가이드 레일이 매설된 원형부와 상기 원형부의 가이드 레일을 이동할 수 있도록 일단에 걸림턱이 형성된 센서 거치부와 상기 센서 거치부의 길이방향 슬롯 홈에 삽입되어 반지름 방향으로 이동하는 촬상 기구부로 이루어진다.
기저층, 얼라이너, 촬상 장치

Description

반도체 소자의 박막 제조 장비{Image Sensor of Thin Film Processing Device for fabricating semiconductor devices}
도 1 내지 도 2는 일반적인 반도체 소자의 배선층 형성 과정을 개략적으로 나타내는 단면도이고,
도 3은 본 발명에 따른 박막 제조 장비의 얼라이너의 개략 구성을 나타내는 종 단면도이고,
도 4는 본 발명에 따른 박막 제조 장비의 얼라이너를 나타내는 상면도이며,
도 5a 및 도 5b는 본 발명에 따른 얼라이너에 내장되는 촬상 장비를 개략적으로 도시하는 측면도 및 소정 부위의 확대도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 20 : 웨이퍼 2 : 배리어 금속층
3 : 기저층 4 : 패턴층
5 : 구리 도금층 16 : 이송 암
10 : 얼라이너 14 : 센서 프레임
본 발명은 반도체 소자용 박막 제조 장비에 관한 것으로서, 더욱 상세하게는 배선층 형성을 위한 도금 공정의 진행 전에 웨이퍼의 상면에 기저층(seed layer)이 형성되어 있는지를 확인할 수 있는 검사장비를 얼라이너(Aligner)에 장착한 반도체 소자용 박막 제조 장비에 관한 것이다.
반도체 소자는 고집적화, 고성능화의 추세에 따라, 배선폭이 좁아지고, 배선층과 절연막층을 번갈아 적층하고, 층간 절연막 사이에 비아홀을 형성하여 이를 통해 상하 배선층을 연결하는 다층 배선 구조로 되어 있다.
이러한 다층 배선의 적용으로 집적도뿐만이 아니라, 교차 배선이 가능해지므로 회로 설계 자유도가 향상되고, 배선에 수반하는 신호 지연 시간 감소, 동작 속도가 향상된다.
그러나, 금속 배선 패턴의 미세화에 따라 저항이 증가하므로 이를 개선하기 위하여 전기 전도도가 우수한 물질로 금속 패턴을 구성하게 되었다.
이에 따라, 구리(Cu) 및 구리 합금이 알루미늄(Al)을 대체하게 되었으며, 구리의 상대 전기전도도는 알루미늄보다 매우 크며, 열 전도 계수 또한 알루미늄의 열 전도 계수보다 아주 높고, 전기 비저항이 낮으며, 전자이동(EM,electro migration) 특성 및 응력이동(SM,stress migration) 특성이 우수하기 때문에 협소한 배선을 형성할 수 있으므로 반도체 소자의 배선 밀도를 높일 수 있다.
이러한 구리의 배선 패턴 공정은 증착(thin film deposition)과 식각( photolithography) 기술을 이용하여 원하는 형상의 회로를 형성하는 일련의 과정인 박막 제조 공정(Thin film process)을 통해 이루어진다.
그러나, 구리를 이용하여 웨이퍼 절연막 상에 배선층을 형성하게 되면, 웨이퍼를 고온, 고압 또는 저압 분위기에서 수차례 가공함에 따라, 이러한 공정 중에 고온에서 구리가 그 상하부에 위치된 층간 절연막을 형성하는 유전성 물질을 통해 확산된다.
이에 따라, 배선의 쇼트 또는 이 배선에 연결되는 MOS 디바이스의 성능 저하 등과 같은 소자의 전기적 특성 및 절연 특성을 악화시키는 문제점이 발생되므로, 도 1 및 도 2와 같이, 웨이퍼(1)의 상부에는 구리의 확산을 방지할 수 있는 배리어(barrier) 금속층(2)이 형성된다.
상기 배리어(barrier) 금속층(2)을 이루는 물질은 주로 텅스텐(W), 텅스텐 합금, 티타늄(Ti), 티타늄 합금, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 및 탄탈륨 실리콘 질화물 등에서 선택되며, 이는 화학기상법(CVD, Chemical Vapor Deposition)을 통하여 증착된다.
한편, 배리어 금속과 구리 계면 사이의 취약성으로 점착력이 떨어져, 구리가 쉽게 절연막층으로 확산되어 이로 인하여 배선 쇼트, 소자의 부식 등이 발생할 수 있다.
이를 위하여, 배리어 금속층(2) 상면에 스퍼터링 방법에 의하여 기저층(seed layer,3)이라고 불리는 수십~수백 Å 두께, 대략 50Å 두께인 얇은 기저층(3)을 증착한 후, 그 상부에 마스크로 사용할 패턴층(4)을 형성하고, 그 상부에 전해도금 방법 등을 통해 도금 공정을 진행 한 후, 패턴층(4)을 제거하면 도 2와 같은 금속 배선층(5)이 형성된다.
상기 기저층(3)은 후속 공정으로 이루어지는 전해도금에서 전극과 같은 작용을 하며, 웨이퍼(1) 가장자리의 음극에서 나오는 전류를 중앙에 위치한 양극으로 전도한다.
바로 이 전류가 구리 전해도금용액에서 구리 이온을 발생시킴으로써 구리 도금이 이루어진다.
이와 같은 기저층(3)은 웨이퍼 상면에 연속적으로 증착되어야 하는데, 만일 기저층이 형성되지 않은 영역이 발생한 경우, 전해도금시 미세공간이 발생한다. 이런 미세공간을 통해 후속 공정의 전해도금시 도금이 형성되지 않은 영역이 발생하면 배선의 신뢰도가 하락한다.
이러한 기저층은 화학적 증착 방법과 물리적 증착 방법을 통해서 이루어지며, 금속유기 화학기상증착(MOCVD) 방법은 양산 공정에 적용될 만큼 안정된 공정을 보이지 않고 있으며, 기존의 플라즈마 방법으로 식각시 낮은 증기압으로 인해 식각 공정 진행상 난제가 많다.
물리적 증착 방법인 스퍼터링(Sputtering) 공정 또한 일반적으로 증착 속도가 느리고 증착할 수 있는 두께의 한계가 있으며 alloy나 ceramic 등과 같이 여러 물질이 조합된 물질을 증착할 경우에 조성비를 조절하는데 어려움이 있으므로, 웨이퍼 상면에 연속적으로 미세 박막을 기저층을 형성하기 위한 방법은 많은 연구가 진행되고 있다.
그러나, 미세 박막인 기저층이 연속적으로 웨이퍼 상면에 형성되어 있어야 후속 도금공정을 진행할 수 있기 때문에, 만일 기저층이 형성되지 않은 웨이퍼를 박막 제조를 위한 도금 장비에 투입하게 되면, 장비가 가동되지 않고, 웨이퍼에 손상이 가해져 웨이퍼를 파기해야한다.
상기한 문제점을 해결하기 위하여, 본 발명은 반도체 소자용 박막 제조 장비에 있어서, 반도체 소자의 배선층 도금 공정 전에, 웨이퍼 표면에 미리 생성되어야 하는 기저층의 형성 유무를 확인함으로써, 공정 능력과 신뢰성을 확보하는데 그 목적이 있다.
더 나아가 본 발명은 도금 공정 전에 기저층의 형성 유무를 확인함으로써, 기저층 생성 불량에 따라 발생할 수 있는 도금 장비와 웨이퍼 손상을 감소시키는데 그 목적이 있다.
또한, 본 발명은 기저층의 결함 발견을 통해, 반도체 소자 배선층의 도금 불량을 감소시켜 반도체 소자 특성을 확보하는데 그 목적이 있다.
또, 본 발명은 도금 장치 내에 용이하게 착탈이 가능한 기저층 검사 장비를 이용하여, 공정 능력을 향상시키고 생산비용을 절감시키는데 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자용 박막 제조 장비는 웨이퍼를 원하는 위치로 정렬하는 얼라이너에 웨이퍼의 상면에서 기저층의 형성 유무를 검사할 수 있도록 촬상 기구부가 부착된 센서 프레임이 설치한 것이다.
더 나아가, 본 발명에 따른 센서 프레임은 상기 얼라이너 내부에서 상기 웨이퍼가 놓여지는 거치대에 고정하는 다수개의 지지부와, 상기 지지부의 상부에 웨 이퍼 형상으로 형성되고, 그 내측에 가이드 레일이 매설된 원형부와, 상기 원형부의 가이드 레일을 이동할 수 있도록 일단에 걸림턱이 형성된 센서 거치부와, 상기 센서 거치부의 길이방향 슬롯 홈에 삽입되어 반지름 방향으로 이동하는 촬상 기구부로 이루어진다.
본 발명에 따른 박막 제조 장비의 구성을 도면을 참고하여 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체 소자용 박막 제조 장비는 연속적인 일련의 공정들을 수행하여, 웨이퍼가 하나의 공정모듈에서 다른 공정모듈로 이송되는 과정에서 소요되는 시간을 줄이고, 웨이퍼가 외부로 노출되는 것을 최대한 방지할 수 있도록, 복수 개의 공정모듈 장치로 이루어져 있다.
이러한 반도체 소자용 박막 제조 장비는 일반적으로 웨이퍼상에 배리어 금속층을 증착시키기 위한 배리어 금속 증착 챔버와, 배리어 금속층상에 기저층 형성을 위한 챔버, 웨이퍼를 원하는 위치로 도달하도록 정렬하는 얼라이너(Aligner)와, 상기 웨이퍼를 각 챔버에 입출력시키기 위한 로버트가 장착된 이송 챔버 등으로 이루어진다.
박막 제조 공정은 일반적으로 내부에 박막 증착 대상물인 웨이퍼를 밀폐된 반응영역인 챔버 내부에 안착시킨 후, 다수의 반응기체를 주입하여 웨이퍼 상면에 금속, 유기물 등을 증착시키는 것이다.
이러한 장비의 각 챔버 내에서, 웨이퍼(20)의 상면에는 Ti 등에 의해 형성된 배리어 금속층이 대략 100Å의 두께로 증착되며, 스퍼터 방식으로 기저층이 대략 200Å의 두께로 증착된다.
증착 공정 후, 웨이퍼는 도금 공정을 위하여 도금 챔버로 이동되며, 각 반도체 제조 설비에 투입되는 웨이퍼는 각 반도체 제조 설비의 지정된 위치에 고정된 상태에서 공정이 진행되어야 한다.
이에 따라, 웨이퍼는 박막 제조 공정의 진행 중에 웨이퍼의 플랫존 및 센터링을 요구되는 바대로 정확하게 보정하기 위하여, 얼라이너에서 위치를 보정하게 된다.
본 발명에 따른 얼라이너(10)는 개략적으로 도 3과 같이, 밀폐공간인 챔버(11)와, 웨이퍼(20)를 이송하는 웨이퍼 이송 암(wafer transfer arm, 16)과, 챔버 하부 평면에 형성된 거치대(12)와, 상기 거치대(12)의 상면에서 반원 형태로 다수개 돌출된 핀들(15)과, 웨이퍼(20)의 위치 정렬을 위하여 가로막으로 일측에 형성된 폴(Pole,13)과, 촬상 기구부가 부착되어 있는 센서 프레임(14)과, 촬상 기구부로부터의 신호를 처리하는 중앙처리장치(미도시)로 이루어진다.
본 발명에 따른 얼라이너(10)에는, 증착 공정 후 웨이퍼(20)의 상면에 기저층의 형성 유무를 판단할 수 있는 센서 프레임(14)이 설치되어 있으며, 이는 도 4 및 도 5a에서 도시된 바와 같이, 웨이퍼(20)의 출입이 가능하도록 일측이 개구된 반원 형상의 지지대 구조이다.
상기 센서 프레임(14)은 상기 얼라이너(10)의 거치대(12)에 고정 가능하도록 일측에 연결홈이 형성된 고정단(145)을 갖는 다수개의 지지부(141)와, 상기 지지부(141)의 상부에 형성된 웨이퍼 형상의 원형부(142)와, 상기 원형부(142)의 내측 슬 롯을 따라 이동할 수 있는 센서 거치부(143)와, 상기 센서 거치부(143)에 설치된 촬상 기구부(144)로 이루어진다.
상기 지지부(141)는 웨이퍼 이송 암(16)에 의해 얼라이너(10)로 출입되는 웨이퍼(20)의 이송을 방해하지 않으면서 웨이퍼(20)의 표면 검사가 가능하도록 상기 얼라이너(10)의 거치대(12)로부터 소정 높이로 이격될 수 있는 길이를 갖고 있다.
그리고, 상기 지지부(141)에는 얼라이너의 거치대(12)에 용이하게 착탈 시킬 수 있도록 거치대(12)의 측방향으로 삽입가능한 연결홈이 형성된 고정단(145)을 갖는다.
상기 고정단(145)에는 거치대(12)와의 견고한 체결을 위하여 길이방향으로 관통하는 스크류 삽입공(미도시)이 형성될 수도 있다.
한편, 도 5a 및 도 5b에서 보여지는 바와 같이, 상기 원형부(142)의 내측에는 가이드 레일(142a)이 형성되어 있고, 상기 가이드 레일(142a)과 상기 센서 거치부(143)의 끝단 걸림턱(143a)이 맞물려, 상기 가이드 레일(142a)을 따라 센서 거치부(143)가 원주방향으로 이동될 수 있다.
또한, 상기 센서 거치부(143)의 중앙부에도 슬롯(143b)이 형성된 홈이 배설되어 있고, 상기 슬롯(143b) 내부에는 촬상 기구부(144)의 일단이 위치된다.
이에 따라, 상기 촬상 기구부(144)는 상기 센서 거치부(143)의 슬롯(143b)을 따라 웨이퍼 지름방향으로의 이동이 가능해지며, 상기 센서 거치부(143)가 원형부(142)의 가이드 레일(142a)을 따라 원운동 할 수 있으므로 이에 연결된 각 촬상 기구부(144)는 지름 방향과 원주 방향 이동이 가능하다.
본 발명에 따른 상기 촬상 기구부(144)의 설치 개수는 얻고자 하는 웨이퍼의 검사 정밀도에 따라 조절 가능하므로 상기 원형부(142)에는 다수개의 센서 거치부(143)와 촬상 기구부(144)가 설치될 수 있다.
한편, 상기 촬상 기구부(144)는 발광 센서 및 수광 센서로 이루어져 있거나 또는 광조사 기구를 구비한 촬상 장치 일수도 있다.
이와 같은 센서 프레임(14)이 설치된 본 발명에 따른 얼라이너(10)의 기저층 검사 방법은 하기와 같다.
일반적으로 증착 공정 후, 얼라인 공정이 수행되는 웨이퍼(20)는 고온이며, 기저층이 형성된 웨이퍼(20)의 상면이 오염되면, 후속 도금 공정 후, 반도체 소자내에 보이드가 발생하므로 이로 인하여 배선 결함이 유발된다.
이에 따라, 웨이퍼 이송 암(16)에 의해 진공상태를 유지하는 얼라이너(10)의 챔버(11) 내부로 이송된 웨이퍼(20)는 3-4개의 금속핀(15) 상에 안착되어, 웨이퍼(20)의 중심 및 마크의 위치에 따라 요구되는 방향으로 정렬된다.
정렬 공정을 통하여 웨이퍼(20)가 정확하게 폴(13)에 밀착되어 웨이퍼(20)의 센터링 및 플랫존 얼라인먼트가 이루어진 상태에서 웨이퍼(20)를 에워싸고 있는 센서 프레임(14)에 배설된 촬상 기구부(144)를 이용하여 상기 웨이퍼(20)상의 기저층 형성 유무를 검사한다.
상기 촬상 기구부(144)는 센서 프레임(14)의 원형부(142) 내측 가이드 레일(142a)을 따라 원주방향으로 이동하거나 또는 센서 거치부(143)의 슬롯을 따라 반경방향으로 이동하여, 웨이퍼(20)의 사이즈에 대응하여 그 위치를 변경할 수 있다.
본 발명에 따른 각 촬상 기구부(144)가 발광 센서와 수광 센서로 이루어진 경우, 발광 센서에서 웨이퍼(20) 표면으로 조사된 빛은 웨이퍼(20)의 전면에 형성된 기저층에 의해 반사되어 수광 센서에서 수득되어, 웨이퍼(20) 상면에 기저층이 형성되어 있는지의 유무를 판단할 수 있도록 이와 연결된 중앙처리장치로 신호를 내보내게 된다.
만일 기저층이 형성되지 않은 곳이 있다면 접선 방향으로 균일하게 전반사가 이루어질 것이고, 전면에 기저층이 형성되어 있다면 난반사가 일어날 것이다.
발광 센서로부터 발생한 빛이 대응하는 수광 센서에 입력될 경우, 수광 센서로부터는 소정 크기의 전류 흐름이 발생되고, 발생한 전류는 중앙처리장치로 입력되어, 신호 증폭기에서 증폭된 신호를 저장하고, 저장된 신호값과 비교 계산하여 기저층의 형성 유무를 판단하게 된다.
이와 달리, 촬상 장치를 이용하여 웨이퍼(20)의 표면을 검사할 경우, 광 조사 기구로부터의 조사된 광에 의해 웨이퍼(20)의 표면을 촬상하며, 그 각각은 웨이퍼(20)의 표면을 마이크로 시야로 촬상할 수도 있고, 매크로 시야로 촬상할 수도 있다.
일반적으로 마이크로 촬영이 가능한 촬상 장치는 다수개의 대물 렌즈군과, 수득된 이미지를 광전 변환시키는 CCD 등으로 구성되며, 광 조사 수단은 할로겐 램프 등의 광원과 집광을 위한 콘덴서 렌즈등으로 구성된다.
이와 같이 수광 센서로 입력된 신호에 따라 기저층의 형성유무를 소자의 위치에 따라 온/오프로 표현할 수 있으며, 기저층 형성 불량이 발생한 웨이퍼(20)는 웨이퍼 이송 암(16)에 의해 다시 기저층의 형성을 위한 장비로 이송하거나 웨이퍼(20)를 폐기하게 된다.
본 발명에 따른 얼라이너(10)에서는 기저층 형성 불량 검사가 별도로 이루어지는 것이 아니라, 얼라이너(10)에 장착된 촬상 기구부(144)를 통해 얼라이너(10)에 안착된 웨이퍼(20)의 표면 검사를 수행함으로써 이루어진다.
이와 같은 방법으로 도금 공정전에 웨이퍼(20)의 기저층(seed layer) 형성 유무를 판단한 웨이퍼(20)를 도금 챔버로 이송하여 하기와 같은 도금 공정을 수행한다.
이때, 웨이퍼(20)상의 기저층에 도금층을 형성하거나 또는 포토 레지스트로 패턴을 형성하여 특정 부위에만 도금층을 형성할 수도 있다.
기저층에 전극을 인가하여 기저층을 도전시키고, 도전된 기저층으로 메탈 증착액을 뿌려주어 기저층 위에 구리 금속층을 증착시킨다.
구리(Cu) 금속의 기저층이 미리 형성되어 있으므로 기저층 표면의 체적 전기 전도도는 전기 도금이 가해지는 지점까지 증가되므로 용이하게 웨이퍼(20) 표면에 소정 두께의 구리 배선층이 형성되며, 구리(Cu) 기저층은 구리(Cu) 입자가 후속해서 결합되기 때문에 매끈한 구리 배선층이 형성될 수 있다.
본 발명은 다음과 같은 효과가 있다.
본 발명에 따른 반도체 소자 제조 방법은 첫째, 웨이퍼 배선층의 도금시 요구되는 기저층의 형성 유무를 도금 공정 전에 검사함으로써, 공정 신뢰성을 향상시킬 수 있다.
더 나아가, 본 발명은 기저층 비생성 웨이퍼의 도금 장비 유입을 방지할 수 있으므로 웨이퍼 수율 감소와, 설비 안정성을 도모할 수 있다.
또한, 본 발명은 웨이퍼 상에 결함이 발생한 경우, 결함 웨이퍼에 더 이상의 후속 공정을 진행시키지 않음으로써, 공정 신뢰성을 향상시킬 수 있고, 공정을 효과적으로 관리할 수 있다.
얼라인 공정 장비에 용이하게 설치할 수 있는 센서 프레임에 장착된 촬상 장치를 통해 웨이퍼 기판을 검사할 수 있으므로 검사 시간이 단축되어 반도체 소자 생산 공정이 효과적으로 진행될 수 있다.

Claims (9)

  1. 웨이퍼 상면에 기저층을 형성할 수 있는 증착용 챔버와, 웨이퍼를 원하는 위치로 정렬하는 얼라이너로 이루어진 반도체 소자용 박막 제조 장비에 있어서,
    상기 얼라이너에는 상기 웨이퍼의 상면에서 기저층의 형성 유무를 검사할 수 있도록 촬상 기구부가 부착된 센서 프레임이 설치된 것을 특징으로 하는 반도체 소자용 박막 제조 장비.
  2. 제 1 항에 있어서,
    상기 센서 프레임은 상기 얼라이너 내부에서 상기 웨이퍼가 놓여지는 거치대에 고정하는 다수개의 지지부와;
    상기 지지부의 상부에 웨이퍼 형상으로 형성되고, 그 내측에 가이드 레일이 매설된 원형부와;
    상기 원형부의 가이드 레일을 이동할 수 있도록 일단에 걸림턱이 형성된 센서 거치부와;
    상기 센서 거치부의 길이방향 슬롯 홈에 삽입되어 반지름 방향으로 이동하는 촬상 기구부로 이루어지는 것을 특징으로 하는 반도체 소자용 박막 제조 장비.
  3. 제 2 항에 있어서,
    상기 지지부의 하단에는 얼라이너의 거치대에 체결될 수 있도록 일측에 연결 홈이 형성된 고정단을 갖는 것을 특징으로 하는 반도체 소자용 박막 제조 장비.
  4. 제 1 항에 있어서,
    상기 얼라이너에는 상기 촬상 기구부로부터의 신호를 처리하여 상기 웨이퍼의 기저층 형성 유무를 판단하는 중앙처리장치를 더 포함하는 것을 특징으로 하는 반도체 소자용 박막 제조 장비.
  5. 제 1 항에 있어서,
    상기 촬상 기구부는 발광소자와 수광소자로 이루어진 것을 특징으로 하는 반도체 소자용 박막 제조 장비.
  6. 제 1 항에 있어서,
    상기 촬상 기구부는 웨이퍼 상면에 광을 조사하는 광 조사 기구와;
    마이크로 또는 매크로 촬영이 가능하도록 이미지를 집속시키는 다수 군의 렌즈와;
    상기 이미지를 광전 변환시키는 광전 변환소자로 이루어지는 것을 특징으로 하는 반도체 소자용 박막 제조 장비.
  7. 상기 웨이퍼 상에 기저층을 형성하는 단계와;
    얼라이너를 통하여 상기 웨이퍼를 정렬하는 단계와;
    상기 웨이퍼 상면에 기저층의 형성 유무를 검사하는 단계로 이루어진 반도체 소자용 박막 제조 공정.
  8. 제 7 항에 있어서,
    상기 기저층 형성 유무 검사 단계 후, 상기 웨이퍼 상에 금속 도금층 형성을 위한 도금 단계를 더 포함하는 것을 특징으로 하는 반도체 소자용 박막 제조 공정.
  9. 제 7 항에 있어서
    상기 기저층의 검사단계에 있어서, 촬영된 이미지는 광전 변환되어 기저층의 형성 유무에 따라, 온/오프 신호로 처리되는 것을 특징으로 하는 반도체 소자용 박막 제조 공정.
KR1020050095257A 2005-10-11 2005-10-11 반도체 소자의 박막 제조 장비 KR100836501B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050095257A KR100836501B1 (ko) 2005-10-11 2005-10-11 반도체 소자의 박막 제조 장비
US11/548,453 US7586597B2 (en) 2005-10-11 2006-10-11 Detection of seed layers on a semiconductor device
US12/512,815 US20090289172A1 (en) 2005-10-11 2009-07-30 Detection of seed layers on a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050095257A KR100836501B1 (ko) 2005-10-11 2005-10-11 반도체 소자의 박막 제조 장비

Publications (2)

Publication Number Publication Date
KR20070040020A KR20070040020A (ko) 2007-04-16
KR100836501B1 true KR100836501B1 (ko) 2008-06-09

Family

ID=37948654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050095257A KR100836501B1 (ko) 2005-10-11 2005-10-11 반도체 소자의 박막 제조 장비

Country Status (2)

Country Link
US (2) US7586597B2 (ko)
KR (1) KR100836501B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667835B2 (en) * 2006-08-28 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for preventing copper peeling in ECP
US9809898B2 (en) 2013-06-26 2017-11-07 Lam Research Corporation Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing
US10126127B2 (en) * 2016-04-29 2018-11-13 Microsoft Technology Licensing, Llc Athermalized mounting of inertial measurement unit
US10872794B2 (en) * 2017-06-20 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic in-line inspection system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082992A (ko) * 2001-03-16 2003-10-23 동경 엘렉트론 주식회사 프로브 방법 및 프로브 장치
KR20040005226A (ko) * 2002-07-09 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 검사 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988068A (en) * 1974-05-09 1976-10-26 Itek Corporation Method and apparatus for detecting cosmetic defects in opthalmic lenses
US4887904A (en) * 1985-08-23 1989-12-19 Canon Kabushiki Kaisha Device for positioning a semi-conductor wafer
US4957368A (en) * 1989-03-16 1990-09-18 Photoacoustic Technology, Inc. Apparatus and process for performing ellipsometric measurements of surfaces
US5926262A (en) * 1997-07-01 1999-07-20 Lj Laboratories, L.L.C. Apparatus and method for measuring optical characteristics of an object
US5813155A (en) * 1997-04-15 1998-09-29 Shen; Wei-Hong Picture frame and lamp arrangement
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6132587A (en) * 1998-10-19 2000-10-17 Jorne; Jacob Uniform electroplating of wafers
US6570662B1 (en) * 1999-05-24 2003-05-27 Luxtron Corporation Optical techniques for measuring layer thicknesses and other surface characteristics of objects such as semiconductor wafers
WO2001007868A1 (en) * 1999-07-27 2001-02-01 California Cedar Products Company Automatic circular saw tooth inspection system and method
JP2001116100A (ja) * 1999-10-18 2001-04-27 Smc Corp アクチュエータ
JP4377536B2 (ja) * 2000-08-30 2009-12-02 浜松ホトニクス株式会社 Ｐｅｔ装置
US6426293B1 (en) * 2001-06-01 2002-07-30 Advanced Micro Devices, Inc. Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
US6755946B1 (en) * 2001-11-30 2004-06-29 Novellus Systems, Inc. Clamshell apparatus with dynamic uniformity control
US6608686B1 (en) * 2001-12-13 2003-08-19 Timbre Technologies, Inc. Measurement of metal electroplating and seed layer thickness and profile
US6630360B2 (en) * 2002-01-10 2003-10-07 Advanced Micro Devices, Inc. Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization
US20030168345A1 (en) * 2002-03-07 2003-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ monitor seed for copper plating
US6946695B2 (en) * 2002-08-08 2005-09-20 Triad Sensors, Inc. Solid-state rotational rate sensor device and method
CN100564592C (zh) * 2003-09-19 2009-12-02 应用材料公司 对无电沉积的终点进行检测的装置和方法
EP1740118A4 (en) * 2004-04-28 2010-07-07 Univ Colorado DIMERIZED ACID DERIVATIVE DIMETHACRYLATES AND THEIR USE IN DENTAL RESTORATIVE COMPOSITIONS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082992A (ko) * 2001-03-16 2003-10-23 동경 엘렉트론 주식회사 프로브 방법 및 프로브 장치
KR20040005226A (ko) * 2002-07-09 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 검사 방법

Also Published As

Publication number Publication date
US20090289172A1 (en) 2009-11-26
KR20070040020A (ko) 2007-04-16
US20070087530A1 (en) 2007-04-19
US7586597B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
KR100836501B1 (ko) 반도체 소자의 박막 제조 장비
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US20090039496A1 (en) Method for fabricating a semiconductor and semiconductor package
JP2011009750A (ja) 集積回路構造を形成する方法
US20090110878A1 (en) Methods for fabricating sub-resolution alignment marks on semiconductor structures and semiconductor structures including same
US20070004121A1 (en) Electronic assembly and method for producing an electronic assembly
TW201248819A (en) Semiconductor device and method of manufacturing semiconductor device
US20160211206A1 (en) Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2009194113A (ja) 集積半導体装置
US7547576B2 (en) Solder wall structure in flip-chip technologies
US10103107B1 (en) Semiconductor device and method for manufacturing the same
Flack et al. One micron damascene redistribution for fan-out wafer level packaging using a photosensitive dielectric material
TWI317153B (en) Method of forming a bond pad on an i/c chip and resulting structure
US6638688B2 (en) Selective electroplating method employing annular edge ring cathode electrode contact
JP2012248721A (ja) 配線基板、赤外線センサー及び貫通電極形成方法
KR102235331B1 (ko) 반도체 장치 및 웨이퍼의 중 적어도 하나의 3차원 적층, 패키징 및 이종 통합 중 적어도 하나를 위한 스루 고분자 비아(via) 및 이의 제조방법
JP7172105B2 (ja) 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法
JP2001210540A (ja) 電磁コイルの製造方法、それを用いた荷電粒子線露光装置並びに半導体デバイスの製造方法
Alavi et al. Micro-hybrid system in polymer foil based on adaptive layout
KR100724271B1 (ko) 반도체 소자의 제조 방법
JP2001332577A (ja) 半導体装置の製造方法
KR20090124398A (ko) 반도체 소자 제조방법
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
US6586325B2 (en) Process for making an electronic device having a multilevel structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110520

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee