KR102335881B1 - 반도체 프로세싱 시스템들 및 방법들 - Google Patents

반도체 프로세싱 시스템들 및 방법들 Download PDF

Info

Publication number
KR102335881B1
KR102335881B1 KR1020140079328A KR20140079328A KR102335881B1 KR 102335881 B1 KR102335881 B1 KR 102335881B1 KR 1020140079328 A KR1020140079328 A KR 1020140079328A KR 20140079328 A KR20140079328 A KR 20140079328A KR 102335881 B1 KR102335881 B1 KR 102335881B1
Authority
KR
South Korea
Prior art keywords
wafer
edge
electroplating
images
logic
Prior art date
Application number
KR1020140079328A
Other languages
English (en)
Other versions
KR20150001687A (ko
Inventor
다니엘 마크 디닌
제임스 이. 던컨
Original Assignee
노벨러스 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노벨러스 시스템즈, 인코포레이티드 filed Critical 노벨러스 시스템즈, 인코포레이티드
Publication of KR20150001687A publication Critical patent/KR20150001687A/ko
Application granted granted Critical
Publication of KR102335881B1 publication Critical patent/KR102335881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

전기도금 모듈 및 웨이퍼 에지 이미징 시스템을 포함하는, 웨이퍼 상에 금속 층을 형성하기 위한 전기도금 시스템들이 본 명세서에 개시된다. 상기 전기도금 모듈은 전기도금 동안 애노드 (anode) 와 전기도금 용액을 수용하기 위한 셀, 및 전기도금 동안 상기 전기도금 용액 내에서 상기 웨이퍼를 홀딩하고 상기 웨이퍼를 회전시키기 위한 웨이퍼 홀더를 포함할 수도 있다. 상기 웨이퍼 에지 이미징 시스템은, 상기 웨이퍼를 홀딩하고 상이한 방위각상 방향들 (azimuthal orientations) 에 걸쳐 상기 웨이퍼를 회전시키기 위한 웨이퍼 홀더, 상기 웨이퍼가 상기 이미징 시스템의 상기 웨이퍼 홀더 상의 상이한 방위각상 방향들에 걸쳐 홀딩되어 회전되는 동안 상기 웨이퍼의 프로세스 에지 (process edge) 의 복수의 방위각상 분리된 이미지들을 얻기 위해 지향된 (oriented) 카메라 (상기 프로세스 에지는 상기 웨이퍼 상에 형성된 상기 금속 층의 외부 에지에 대응함), 및 상기 복수의 방위각상 분리된 이미지들로부터의 에지 제외 거리 (edge exclusion distance) 을 결정하기 위한 이미지 분석 로직을 포함할 수도 있고, 상기 에지 제외 거리는 상기 웨이퍼의 에지 및 상기 프로세스 에지 간의 거리이다.

Description

반도체 프로세싱 시스템들 및 방법들{SEMICONDUCTOR PROCESSING SYSTEMS AN METHODS}
본 발명은 전자 디바이스의 제조, 반도체 기판들의 전기도금 및 후-전기충진 프로세싱, 에지 베벨 (bevel) 제거 장치들을 포함하는 전기도금 및 후-전기충진 프로세싱 시스템들과 장치들, 및 프로세싱 동안 반도체 웨이퍼들을 검사하기 위한 통합 및/또는 인 시츄 (in situ) 계측 시스템들을 가지는 전기도금 및 후-전기충진 프로세싱 시스템에 관한 것이다.
집적 회로 제조는 통상적으로 반도체 웨이퍼의 액티브 (active) 회로 영역 상에서의 - 즉, IC 디바이스들의 제조에 사용되는 웨이퍼의 앞쪽면 상의 주된 내부 영역 상에서의 - 도전성 금속의 1 이상의 층의 증착을 수반한다. 전기도금 프로세스들은 이러한 금속 층 증착을 달성하도록 사용되는 일반적인 방법론이다. 예를 들어, 통상적인 전기도금 어플리케이션들은, 이로 제한되는 것은 아니지만, 구리 다마신 (Damascene) 전기충진, 웨이퍼 레벨 패키징 (WLP, wafer level packaging) 어플리케이션들에서의 증가된 사용이 최근에 발견되고 있는 주석-은 합금들의 전기도금 ("ELECTROPLATING APPARATUS AND PROCESS FOR WAFER LEVEL PACKAGING"의 제목을 가지고 모든 목적을 위해 전체적으로 참조로서 본 명세서에 통합되는 미국 공개특허 번호 제2012/0138471호 참조), 및 쓰루-실리콘 비아들 (TSVs) 의 구리 전기충진 (2008년 8월 18일에 출원된 미국 특허출원 번호 제12/193,644호로서 2010년 8월 17일에 미국 특허번호 제7,776,741호로 공고된 "PROCESS FOR THROUGH SILICON VIA FILING" 및 2009년 10월 12일에 출원된 미국 특허출원 번호 12/577,619호 "ELECTROLYTE CONCENTRATION CONTROL SYSTEM FOR HIGH RATE ELECTROPLATING" 참조, 여기서 상기 각각은 모든 목적을 위해 전체적으로 참조로서 본 명세서에 통합됨) 을 포함한다.
도전성 금속 층의 증착이 반도체 웨이퍼의 액티브 회로 영역 내에 요구될 수도 있는 반면, 이러한 증착은 웨이퍼의 에지 베벨 영역 - 웨이퍼의 에지에 인접한 좁은 영역 - 과 같은 원치 않는 다른 어딘가에 행하여질 수도 있다. 그러나, 많은 IC 제조 프로세스들에서, 전기도금이 행하여질 수도 있기 전에, 도전성 재료의 얇은 층이 이어질 전기도금 동작을 위한 시드 (seed) 로서 역할을 하도록 먼저 증착되어야 하고, 이러한 시드 층을 증착하는데 일반적으로 사용되는 프로세스 - 스퍼터링 (sputtering) 을 통한 물리적 기상 증착 (PVD) - 는 분별없이 (indiscriminately) 원치 않는 웨이퍼의 영역들 내의 도전성 금속 증착물들을 남겨둘 수 있다. 그럼에도 불구하고, 웨이퍼의 액티브 표면 영역의 크기를 최대화하기 위해 (그럼으로써 웨이퍼 당 생산되는 집적 회로들의 수를 최대화하기 위해), 시드 층은 반도체 웨이퍼의 에지 바로 근처에 스퍼터링되어야 하고, 이에 따라 PVD 증착된 금속은 액티브 표면 영역을 덮을 뿐만 아니라, 측면 에지 (side edge), 뒷면 뿐만 아니라 액티브 회로 영역 외부의 전체의 앞쪽 에지 영역을 어느 정도까지 코팅하는 경우가 통상적으로 존재한다. 운좋게도, PVD 시드 층이 증착된 후, 도전성 금속의 전기충진은 제어하기 매우 쉽다. 어떤 전기도금 시스템들에서, 이러한 제어는 원치 않는 영역들 (예컨대, 웨이퍼 에지 및 뒷면) 로부터 전기도금 용액을 배제하는 전기도금 크램쉘 (clamshell) 웨이퍼 홀더 어셈블리 및 전기도금 모듈을 채용함으로써 달성된다. 전기도금 용액을 웨이퍼 액티브 표면에 제한하는 도금 장치의 일례는, 미국 특허번호 제6,156,167호 "CLAMSHELL APPARATUS FOR ELECTROCHEMICALLY TREATING SEMICONDUCTOR WAFERS"에 기술된 양태들인, 램 리써치 코포레이션으로부터 입수가능한 SABRETM clamshell 전기도금 장치이며, 상기 특허는 모든 목적을 위해 전체적으로 참조로서 본 명세서에 포함된다.
전기충진 후에 웨이퍼 에지에 남아있는 PVD 금속은 다양한 이유들로 바람직하지 않다. 한가지 이유는 PVD 금속 층들은 얇고 후속하는 조작 동안 벗겨지기 쉬어, 이에 따라 원치 않는 파티클들을 생성한다는 점이다. 이것은 이하와 같이 이해될 수 있다. 웨이퍼의 앞쪽 측면 에지에서, 웨이퍼 표면은 비스듬하다 (beveled). 여기의 PVD 층들은 얇을 뿐 아니라, 불균일하게 증착된다. 따라서, 그들은 잘 부착되지 않는다. 이러한 얇은 금속으로의 후속하는 유전체 층들의 부착 또한 좋지 못하여, 이에 따라 훨씬 더 많은 파티클 생성의 가능성을 야기하게 된다. 대조적으로, 웨이퍼의 액티브 내부 영역 상의 PVD 금속은 두껍고 균일한 전기충진 금속으로 간단히 덮혀지고, 유전체에 이르기까지 CMP에 의해 평탄화된다. 주로 유전체인 이러한 평편한 표면은 이후 유전체에 잘 부착되고 후속하는 층들의 부착에 도움이 되는 SiN과 같은 배리어 층 물질 (barrier layer substance) 로 덮혀진다.
이러한 문제들을 다루기 위해, 후-전기충진 프로세싱 시스템이, 반도체 웨이퍼의 에지 베벨 영역으로부터 PVD 증착된 금속 및 전기도금된 금속을 제거하도록 고안될 수도 있다. 이러한 에지 베벨 제거 (EBR, edge bevel removal) 동작은 후-전기충진 EBR 모듈에서 수행될 수도 있고, 종종 린스 (rinse) 및 건조 (dry) 로 이어지는 웨이퍼 에지의 금속 에칭을 수반한다. 어떤 실시예들에서, 후-전기충진 EBR 모듈은, 예를 들어 전기도금 (전기충진), 후-전기충진 에칭, 및 세정 동작들과 같은 잠재적인 여타의 동작들을 수행하는 통합 전기도금 시스템의 부분일 수도 있다.
그러나, EBR 동작의 정확도가 중요하다. 특히, EBR 동작은 웨이퍼의 에지 베벨 영역으로부터 너무 적게 또는 너무 많이 금속을 제거하지 않고, 제거 동작이 균일하게 - 실질적으로 방사상 대칭적인 방식으로 - 행하여지는 것이 중요하다. 에지 베벨 영역에서의 너무 많은 금속 제거는 위에서 언급된 문제를 해결하지 못하게 할 수도 있는 반면, 웨이퍼 상의 방사상 안쪽으로 너무 먼 금속 제거는, 그렇지 않다면 칩 생산에 사용되는 부가적인 액티브 회로 영역으로서 역할을 할 수 있는 가치있는 표면 영역을 소비할 수도 있다. 요컨대, 효율적인 EBR 동작은 가능한한 완전히 그리고 방사상으로 균일하게 에지 베벨 영역으로부터 - 그리고 웨이퍼의 이러한 영역 내의 증착된 금속과 연관되어 위에서 언급된 결함을 해결하는데 충분한 가장 방사상으로 좁은 영역에 걸쳐 - PVD 증착된 금속 및 전기도금된 금속을 제거하도록 기능한다.
전기도금 모듈 및 웨이퍼 에지 이미징 시스템을 포함하는, 실질적으로 원형인 웨이퍼 상에 금속 층을 형성하기 위한 전기도금 시스템들이 본 명세서에 개시된다. 상기 전기도금 모듈은 전기도금 동안 애노드 (anode) 와 전기도금 용액을 수용하기 위한 셀, 및 전기도금 동안 상기 전기도금 용액 내에서 상기 웨이퍼를 홀딩하고 상기 웨이퍼를 회전시키기 위한 웨이퍼 홀더를 포함할 수도 있다. 상기 웨이퍼 에지 이미징 시스템은, 상기 웨이퍼를 홀딩하고 상이한 방위각상 방향들 (azimuthal orientations) 에 걸쳐 상기 웨이퍼를 회전시키기 위한 웨이퍼 홀더, 상기 웨이퍼가 상기 이미징 시스템의 상기 웨이퍼 홀더 상의 상이한 방위각상 방향들에 걸쳐 홀딩되어 회전되는 동안 상기 웨이퍼의 프로세스 에지 (process edge) 의 복수의 방위각상 분리된 이미지들을 얻기 위해 지향된 (oriented) 카메라 (상기 프로세스 에지는 상기 웨이퍼 상에 형성된 상기 금속 층의 외부 에지에 대응함), 및 상기 복수의 방위각상 분리된 이미지들로부터의 에지 제외 거리 (edge exclusion distance) 을 결정하기 위한 이미지 분석 로직을 포함할 수도 있고, 상기 에지 제외 거리는 상기 웨이퍼의 에지 및 상기 프로세스 에지 간의 거리이다. 상기 전기도금 시스템은, 상기 이미지 분석 로직이 에지 제외 거리가 미리 결정된 범위 바깥에 있는 것으로 결정한 경우, 상기 전기도금 시스템의 조작자 (operator) 에게 에러를 보고하기 위한 오류 식별 및 보고 로직 (fault identification and reporting logic) 을 더 포함할 수도 있다. 어떤 실시예들에서, 상기 이미지 분석 로직은 상기 복수의 방위각상 분리된 이미지들로부터 복수의 방위각상 분리된 에지 제외 거리들을 결정할 수도 있고, 각각의 에지 제외 거리는 특정 방위각 각도에서의 상기 웨이퍼의 에지 및 상기 프로세스 에지 간의 거리이다. 상기 이미지 분석 로직은, 상기 프로세스 에지의 이미지들을 분석하고 상기 이미지들에서 상기 프로세스 에지의 선명도 (sharpness) 를 결정하기 위한 선명도 분석 로직을 더 포함할 수도 있다. 어떤 실시예들에서, 상기 에지 제외 거리가 참조로 결정되는 상기 프로세스 에지는, 상기 웨이퍼의 에지로부터 안쪽으로 미리 결정된 방사상 범위 이내의 그것의 위치에 기초하여 상기 이미지 분석 로직에 의해 분석을 위해 선택된다.
어떤 실시예들에서, 상기 이미지 분석 로직은, 상이한 방위각 각도들에 걸쳐 상기 복수의 에지 제외 거리들의 통계적 변동 (statistical variation) 을 나타내는 메트릭 (metric) 이 미리 결정된 임계치 (threshold value) 이내인 경우에는 동심 (concentric) 이고 상기 메트릭이 상기 임계치를 초과한 경우에는 비-동심 (non-concentric) 이라고 판정하기 위한 동심도 분석 로직을 더 포함할 수도 있다. 상기 메트릭은 상이한 방위각 각도들에 걸쳐서의 상기 에지 제외 거리들의 표준 편차일 수도 있다. 상기 전기도금 시스템은, 최근에 이미지된 웨이퍼의 에지 및 프로세스 에지가 비-동심이라고 판정된 경우, 상기 전기도금 모듈 내에서 1 이상의 후속하여 처리되는 웨이퍼들의 센터링 (centering) 을 조정하기 위한 웨이퍼 센터링 조정 로직 (wafer centering adjustment logic) 을 더 포함할 수도 있다. 상기 전기도금 시스템은, 상기 동심도 분석 로직이 상기 이미지된 웨이퍼의 에지 및 프로세스 에지가 비-동심이라고 판정한 경우, 상기 전기도금 시스템의 조작자에게 에러를 알리기 위한 오류 식별 및 보고 로직 (fault identification and reporting logic) 을 더 포함할 수도 있다.
어떤 실시예들에서, 상기 웨이퍼 에지 이미징 시스템은 복수의 이미징 모드들로 동작하도록, 그리고 상기 복수의 이미징 모드들을 사용하여 상기 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻도록 구성되고, 이러한 특정 실시예들에서는, 상기 웨이퍼 에지 이미징 시스템은, 상기 프로세스 에지의 가장 선명한 이미지들 (the sharpest images) 을 생성하는 이미징 모드를 결정하고, 에지 제외 거리를 결정하기 위해 상기 이미지 분석 로직에 의해 사용에 대한 모드를 이용하여 생성되는 이미지들을 선택하기 위한 이미지 최적화 서브시스템 (image optimization subsystem) 을 더 포함할 수도 있다. 상기 웨이퍼 에지 이미징 시스템은, 조정가능한 조명 강도를 가진 광원을 가지는 조명 서브시스템을 포함하고, 상기 복수의 이미징 모드들은 조명 강도 및 노출 시간들을 위한 셋팅들 (settings) 의 개별적인 조합들을 포함한다. 상기 웨이퍼 에지 이미징 시스템은, 상기 웨이퍼의 표면의 수평 평면에 대해 디퓨즈 로우 앵글 광 (diffuse low angle light) 또는 디퓨즈 온-액시스 광 (diffuse on-axis light) 중 어느 하나를 포함하는 광으로 상기 웨이퍼의 에지를 비추기 위한 디퓨즈 광원을 가지는 조명 서브시스템을 더 포함할 수도 있다. 어떤 실시예들에서, 상기 전기도금 시스템의 상기 이미지 분석 로직은 상기 복수의 방위각상 분리된 이미지들로부터 상기 프로세스 에지의 테이퍼 폭 (taper width) 을 결정하기 위한 로직을 더 포함할 수도 있다.
어떤 실시예들에서, 상기 카메라는 칼라 카메라일 수도 있고, 이러한 특정 실시예들에서, 상기 칼라 카메라에 의해 생성된 각각의 상기 이미지들은 픽셀 (pixel) 들의 어레이 (array) 로서 나타내어지고, 각각의 픽셀은 적어도 3개의 칼라 값들을 포함할 수도 있다. 어떤 실시예들에서, 상기 복수의 방위각상 분리된 이미지들에서, 상기 프로세스 에지는 인접하는 픽셀들 간에서 가장 큰 칼라 콘트라스트 (color contrast) 를 가지는 좁은 영역으로 인정된다 (identified). 어떤 실시예들에서, 상기 이미지 분석 로직은 상기 복수의 방위각상 분리된 이미지들로부터 상기 프로세스 에지의 테이퍼 폭을 결정하기 위한 로직을 더 포함할 수도 있다. 어떤 실시예들에서, 상기 웨이퍼 에지 이미징 시스템은, 복수의 이미징 모드들로 동작하도록, 그리고 상기 복수의 이미징 모드들을 사용하여 상기 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻도록 구성된다. 어떤 실시예들에서, 상기 웨이퍼 에지 이미징 시스템은, 상기 프로세스 에지의 양면 (either side) 상의 픽셀들 간에서 가장 큰 칼라 콘트라스트를 가지는 상기 프로세스 에지의 이미지들을 생성하는 이미징 모드를 결정하고, 상기 테이퍼 폭을 결정하기 위해 상기 이미지 분석 로직에 의한 사용에 대한 모드를 이용하여 생성되는 이미지들을 선택하기 위한 이미지 최적화 서브시스템을 더 포함한다. 어떤 실시예들에서, 상기 웨이퍼 에지 이미징 시스템은 상기 웨이퍼의 표면의 수평 평면에 대하여 디퓨즈 로우 앵글 광으로 상기 웨이퍼의 에지를 비추기 위한 디퓨즈 광원을 가지는 조명 서브시스템을 더 포함할 수도 있고, 이러한 특정 실시예들에서, 웨이퍼 에지 이미징 시스템의 상기 복수의 이미징 모드들은 조명 강도, 및 노출 시간들에 대한 셋팅의 개별적인 조합들을 포함한다. 상기 복수의 이미징 모드들은, 칼라 색조 (hue), 포화 (saturation), 및 강도 (intensity) 를 위한 개별의 셋팅들을 더 포함할 수도 있다.
어떤 실시예들에서, 웨이퍼 에지 이미징 시스템을 가지는 전기도금 시스템은, 상기 웨이퍼를 홀딩하고 회전시키기 위한 웨이퍼 홀더, 및 상기 전기도금 모듈 내에서의 전기도금 후에 에지 베벨 영역으로부터 전기도금된 금속을 제거하도록 상기 웨이퍼 홀더 상에서 상기 웨이퍼가 홀딩되어 회전되는 동안 상기 웨이퍼의 상기 에지 베벨 영역으로 에천트를 전달하기 위한 장치를 포함하는 에지 베벨 제거 모듈을 포함할 수도 있다. 이러한 특정 실시예들에서, 상기 웨이퍼 에지 이미징 시스템의 상기 웨이퍼 홀더는 상기 에지 베벨 제거 모듈의 상기 웨이퍼 홀더일 수도 있다. 어떤 실시예들에서, 상기 웨이퍼 에지 이미징 시스템의 상기 카메라는 칼라 카메라이고, 상기 칼라 카메라에 의해 생성되는 각각의 이미지는 픽셀들의 어레이로서 나타내어지고, 각각의 픽셀은 적어도 3개의 칼라 값들을 포함할 수도 있다. 이러한 특정 실시예들에서, 상기 이미지 분석 로직은 상기 에지 베벨 제거 모듈에 의해 상기 웨이퍼 상에서 에지 베벨 제거 (EBR) 이 수행되었는지 여부를 상기 복수의 방위각상 분리된 이미지들로부터 결정하기 위한 EBR 감지 로직을 더 포함하고, 상기 전기도금 시스템은 상기 이미지 분석 로직이 EBR이 수행되지 않았는 것을 결정한 경우 상기 전기도금 시스템의 조작자에게 에러를 알리기 위한 오류 식별 및 보고 로직 (fault identification and reporting logic) 을 더 포함할 수도 있다. 상기 EBR 감지 로직은, 상기 웨이퍼의 상기 에지 근처에서 측정된 1 이상의 픽셀들에서 상기 칼라 카메라에 의해 측정된 3개의 칼라 값들 중 1 이상 및 금속 층이 존재하지 않는 웨이퍼 상의 지점에서 상기 칼라를 가리키는 1 이상의 저장된 참조 칼라 값들 간의 차이에 기초하여 수행되었는지 여부를 판정할 수도 있다. 어떤 실시예에서, 상기 전기도금된 금속은 구리이다.
또한, 표면 상에 형성되는 전기도금된 금속 층을 가지는 실질적으로 원형인 웨이퍼를 처리하기 위한 후-전기충진 프로세싱 시스템 (post-electofill processing system) 으로서, 에지 베벨 제거 모듈 및 웨이퍼 에지 이미징 시스템을 포함하는 후-전기충진 프로세싱 시스템이 본 명세서에 개시된다. 상기 에지 베벨 제거 모듈은, 상이한 방위각상 방향들에 걸쳐 상기 웨이퍼를 홀딩하고 회전시키기 위한 웨이퍼 홀더, 및 에지 베벨 영역으로부터 전기도금된 금속을 제거하도록 상기 웨이퍼 홀더 상에서 홀딩되고 회전하는 동안 상기 웨이퍼의 에지 베벨 영역으로 에천트를 전달하기 위한 장치를 포함할 수도 있다. 상기 웨이퍼 에지 이미징 시스템은, 상이한 방위각상 방향들에 걸쳐 상기 웨이퍼를 홀딩하고 회전시키기 위한 웨이퍼 홀더, 상기 에지 베벨 제거 모듈의 상기 웨이퍼 홀더 상에서 상이한 방위각상 방향들에 걸쳐 홀딩되고 회전되는 동안 상기 웨이퍼의 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻기 위한 카메라 (상기 프로세스 에지는 상기 웨이퍼 상에 형성된 상기 금속 층의 외부 에지와 대응함), 및 상기 복수의 방위각상 분리된 이미지들로부터 에지 제외 거리를 결정하기 위한 이미지 분석 로직을 포함할 수도 있다 (상기 에지 제외 거리는 상기 웨이퍼의 에지 및 상기 프로세스 에지 간의 거리임). 상기 웨이퍼 에지 이미징 시스템의 상기 웨이퍼 홀더는 상기 에지 베벨 제거 모듈의 상기 웨이퍼 홀더일 수도 있다. 어떤 실시예들에서, 상기 복수의 방위각상 분리된 이미지들은 상기 에지 베벨 제거 모듈에서 상기 웨이퍼의 처리 이전에 얻어지고, 상기 이미지된 프로세스 에지는 전기도금에 의해 형성되는 도금된 에지에 대응할 수도 있다. 어떤 실시예들에서, 상기 복수의 방위각상 분리된 이미지들은 상기 에지 베벨 제거 모듈에서 상기 웨이퍼가 처리된 후에 얻어지고, 상기 이미지된 프로세스 에지는 상기 에지 베벨 제거 모듈 내에서의 처리 이후의 상기 웨이퍼의 에칭된 에지와 대응할 수도 있다.
또한, 실질적으로 원형인 웨이퍼를 처리하기 위한 방법으로서, 상기 웨이퍼의 프로세스 에지를 형성하는 상기 웨이퍼 상에서 프로세싱 동작을 수행하는 단계, 복수의 방위각상 방향들에 걸쳐 상기 웨이퍼를 회전시키는 단계, 상기 복수의 방위각상 방향들에 걸쳐 회전되는 동안 상기 웨이퍼의 상기 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻는 단계, 상기 이미지들 내의 인접한 픽셀들 간에서 높은 콘트라스트 (contrast) 를 갖는 영역으로 상기 복수의 방위각상 분리된 이미지들에서의 웨이퍼의 프로세스 에지를 식별하는 단계, 상기 식별된 프로세스 에지를 상기 이미지들에서 나타나는 상기 웨이퍼의 물리적인 에지와 비교함으로써 상기 복수의 방위각상 분리된 이미지들로부터 에지 제외 거리를 결정하는 단계, 및 상기 에지 제외 거리가 미리 결정된 범위 바깥인 것을 알리는 단계를 포함하는, 웨이퍼를 처리하기 위한 방법이 본 명세서에 개시된다. 이러한 특정 실시예들에서, 상기 프로세싱 동작은 전기도금이다. 이러한 특정 실시예들에서, 상기 프로세싱 동작은 에지 베벨 제거이다.
도 1은 반도체 웨이퍼의 개략도를 제공한다.
도 2는 구리 다마신 전기충진 동작이 흐름도를 제공한다.
도 3은 일 예시적인 통합 전기도금 시스템의 개략도를 나타낸다.
도 4는 전기도금 모듈의 측단면도를 개략적으로 도시한다.
도 5는 에지 베벨 제거 모듈 통합된 웨이퍼 에지 이미징 시스템을 개략적으로 도시한다.
도 6은 에지 베벨 제거 동작의 흐름도를 제공한다.
도 7은 웨이퍼 에지 이미징 시스템의 개략도를 제공한다.
도 8은 웨이퍼 에지 이미징 시스템 및 이미지 최적화 서브시스템의 다양한 실시예들에 의해 수행되는 일련의 동작들을 개략적으로 도시하는 흐름도를 나타낸다.
이하의 개시에서, 다양한 구체적 실시예들이 본 명세서에 개시된 발명 컨셉들의 완전한 이해를 제공하기 위해 제시된다. 그러나, 본 명세서에 개시된 발명 컨셉들은 많은 경우에 있어서, 본 명세서에 개시된 발명 컨셉들의 범위 및 진정한 의미 내에 머무르면서 대안적인 구성요소들 또는 단계들의 치환에 의한 것과 같이 이러한 구체적 상세들의 일부를 가지고 또는 구체적 상세들의 일부 없이도 실행될 수도 있다는 점이 이해될 것이다. 이와 같이, 어떤 예시들에서, 어떤 잘 알려진 프로세스들, 절차들, 동작들, 단계들, 구성요소들, 모듈들, 및/또는 컴포넌트들은, 개시된 발명 컨셉들의 중요한 양태들을 불필요하게 모호하지 않게 하도록 대단히 자세하게 기술되지 않았다.
전기도금 시스템들/장치들, 후-전기충진 프로세싱 시스템들/장치들 등에서 반도체 웨이퍼들의 프로세싱에 사용되는, 통합된 (integrated) 및/또는 인 시츄 (in situ) 계측 툴들 (metrology tools) 및 이미징 시스템들, 및 관련된 동작들이 본 명세서에 개시된다. 보다 자세하게는, 본 발명은 카메라들, 이미징 시스템들, 이미지 최적화 서브시스템들 (subsystems), 및 어떤 실시예들에서는, 에지 베벨 제거 (EBR) 동작이 수행된 후에 반도체 웨이퍼의 에지 제외 영역 (edge exclusion region) 을 분석하기 위한 방법론들 (methodologies) 과 관계가 있다. 어떤 실시예들에서, 이러한 툴들, 시스템들, 및 방법론들은, 전기도금 및/또는 후-전기충진 프로세싱 시스템에서 웨이퍼 센터링 (centering) 및 얼라인먼트 (alignment) 를 평가하는 것에 적용될 수도 있다. 최근에, 제자리에서의 (in situ) 구체적인 웨이퍼 에지 및 프로세스 에지 이미징 및 분석을 달성하는데 이용될 수 있는 기술은 존재하지 않는다. 대신에, 최근 실무는 웨이퍼 프로세싱 장비로부터 웨이퍼를 제거하고, 웨이퍼를 분리되고 별개인 계측 영역 또는 장치 (예컨대, 현미경) 로 이송하고, 프로세싱 하드웨어와는 멀리 떨어진 이 별개의 환경에서 웨이퍼의 에지에 대하여 프로세스 성능을 이미징하고 분석하는 것이다. 그러나, 이러한 실무는 불편하며, 웨이퍼 프로세싱 쓰루풋 (throughput) 을 저감시키고, 이미징 및 분석 시스템과 프로세스 장비 간의 조정 및 폐-루프 피드백 (closed-loop feedback) 의 가능성을 제거한다 (또는 적어도 극단적으로 불편하게 만든다).
상술한 이유들에 대해, 효율적인 EBR 동작은 가능한한 완전히 그리고 방사상으로 균일하게 에지 베벨 영역으로부터 - 그리고 웨이퍼의 이러한 영역 내의 증착된 금속과 연관되어 위에서 언급된 결함을 해결하는데 충분한 가장 방사상으로 좁은 영역에 걸쳐 - PVD 증착된 금속 및 전기도금된 금속을 제거하도록 기능한다. 이에 따라, EBR 동작들 동안의 웨이퍼 홀더/척 상의 웨이퍼의 얼라인먼트 및 센터링은 가장 중요한데, 그 이유는 만약 웨이퍼가 센터링되지 않으면 EBR 동작이 웨이퍼 에지로부터 금속을 대칭적으로 제거할 수 없기 때문이다. 본 명세서에는 "에지 제외 거리" (edge exclusion distance) 로 지칭되는, 측정을 위한 툴들 및 방법론들이 개시된다. 아래에서 보다 풍부하게 기술될 바와 같이, 에지 제외 거리는 웨이퍼 그 자체의 (실질적으로) 원형인 에지 및 그 상에 전기도금된 금속의 층을 가지는 웨이퍼의 영역의 외부의 (실질적으로) 원형 에지인 웨이퍼의 "프로세스 에지" (process edge) 간의 거리이다. "프로세스 에지"는 웨이퍼들의 "도금된 에지" (plated edge) - EBR 이전에 전기도금된 영역의 에지- 와 대응할 수도 있고, 또는 그것은 웨이퍼의 "에칭된 에지" (etched edge) - EBR 동작에 의해 다시 에칭된 (etched back) 후에 전기도금된 영역의 에지- 와 대응할 수도 있다는 점에 유의하라. 에지 제외 영역을 측정하기 위해 본 명세서에 개시된 실시예들은, 웨이퍼 홀더/척 상에서의 웨이퍼 배치의 동심 (concentricity) 을 평가하고 후속하는 전기도금 및/또는 EBR 동작들에서 웨이퍼 센터링/얼라인먼트를 보정하는 (correct) 이러한 측정법들 (measurements) 을 사용할 수도 있다. 에지 제외 거리를 측정하기 위해 본 명세서에 개시된 실시예들은, 보다 자세히 후술할 바와 같이, 다른 목적들을 위해서도 이러한 측정법들을 사용할 수도 있다.
웨이퍼 전기도금 및 전기충진과 관련된 컨셉들, 웨이퍼의 에지 베벨 영역, 에지 베벨 제거 (EBR) 동작들, 에지 제외 영역의 컨셉, 및 에지 제외 영역의 이미징 및 분석을 포함하는, 본 명세서에 개시된 다양한 컨셉들을 이해하기 용이하게 하기 위해, 도 1 내지 도 6은 전기도금 및 후-전기충진 프로세싱 시스템들 및 동작들의 어떤 특정한 실시예들의 다양한 상세들을 나타낸다. 물론, 그러나 이하에서 나타내어지는 상세들의 수준은 그러한 발명 컨셉들을 허용할 수 없게 제한하기 위한 기초로서의 임의의 방식으로 기능한다기 보다는 본 명세서에 개시된 발명 컨셉을 설명하고 예시하기 위한 구체적인 맥락을 제공하는 것이라는 점이 이해된다.
먼저, 반도체 웨이퍼의 개략적인 예시가 도 1에 도시된다. 도시된 바와 같이, 이러한 반도체 웨이퍼는 상부 또는 "앞쪽" 면 ("front" side) (100) 및 "뒷면" (101) 을 가진다. 웨이퍼는 또한, 위에서 기술된 바와 같이, 연관된 도전성 금속 경로들을 가진 집적 회로 디바이스들이 형성되는 "액티브 회로 영역" (active circuit area) (102) 을 가진다. 값비싼 반도체 재료의 최대의 사용을 만들기 위해, 이러한 액티브 회로 영역은 웨이퍼의 앞쪽 면 (100) 상에서 높은 비율의 영역을 구성해야만 한다. 도시된 바와 같이, 집적 회로 웨이퍼들은 액티브 회로 영역 외부에 놓이는 웨이퍼의 앞쪽 상의 영역인 "앞쪽 에지" 영역 (103), (때때로 "에지 베벨 영역" (edge bevel area) 으로 본 명세서에서 지칭되는) "옆쪽 에지" 영역 (104) 및 "뒷쪽 에지" 영역 (105) 을 포함한다. 옆쪽 에지는 앞쪽 면 및 뒷면 사이의 영역에 놓이고, 뒷쪽 에지는 대략적으로는 그것의 뒷면에서의 웨이퍼의 외부 경계 근처의 영역이고 대략적으로 앞쪽 에지 영역에 유사한 영역이다. 볼 명세서에서 사용되는 용어 "웨이퍼"는 생산 패턴 웨이퍼들 (production pattern wafers), 블랭킷 테스트 웨이퍼들 (blanket test wafers), 또는 반도체 프로세싱 또는 제조 동작들에 의해 처리되는 임의의 다른 종류의 웨이퍼들 또는 기판들을 포함한다. 따라서, 어떤 실시예들에서, 본 명세서에 개시된 방법들 및 장치들이 생산 시에 사용될 수 있을 뿐만 아니라 생산 전 자격 운용 (pre-production qualification run) 들 시에 및/또는 로봇에 의한 동심적 배치, 도금 셀에 의한 동심적 도금, 및 후-전기충진 모듈들에서의 동심적 EBR 및 테이퍼 폭들 (taper widths) 및 EBR 감지에 관련된 이슈들을 문제해결하기 (troubleshooting) 위해 사용될 수도 있다.
전기도금 시스템은 일반적으로, 전기도금 동작을 통해 반도체 웨이퍼 상에 전기도금 금속의 층을 형성하는데 사용되는 웨이퍼 프로세싱 시스템이다. 후-저기충진 프로세싱 시스템은 일반적으로, 전기도금 동작을 통해 그들의 표면 상에 형성되는 금속의 층을 가진 후에 추가적으로 반도체 웨이퍼들을 처리하는데 사용되는 웨이퍼 프로세싱 시스템이다. 종종 이러한 시스템들은 전기도금 웨이퍼 상에서 EBR 동작을 수행하는 EBR 모듈을 포함한다. EBR 모듈은 또한 전-린싱 (pre-rinsing), 린싱, 산 세척 (acid washing), 및 건조 (drying) 와 같은 보조적인 프로세스들 및 뒷면 에칭 (BSE, backside etch) 을 포함할 수도 있는 관련된 동작들을 수행하도록 고안되고, 구성될 수도 있다. 실시예에 따르면, 후-전기충진 프로세싱 시스템은 더 큰 전기도금 시스템의 서브시스템으로서 고려될 수도 있다. 한가지 이러한 통합 전기도금 시스템은 도 3의 문맥에서 이하에서 자세히 기술된다.
IC 제조 기술들 (위에서 기술된 것들 중 어떤 것) 에서 전기도금 및 후-전기충진 프로세스들의 수많은 어플리케이션들이 존재하지만, 그리고 일반적으로 개시된 웨이퍼 에지 이미징 컨셉들 및 이미징 시스템들이 임의의 이러한 어플리케이션들에 적용될 수도 있지만, 구체적인 전기도금 어플레케이션을 예시하기 위해, 구리 다마신 전기충진 (copper damascene electrofill) 이 이제부터 도 2를 참조로 하여 다소 자세하게 기술될 것이며, 이러한 개시는 제한적이라기 보다는 예시적이라는 것으로 의도된다는 점이 다시 한번 이해된다. 프로세스 (200) 는 이전에 형성된 유전체 층에 라인 경로들 (201) 을 형성함으로써 시작된다. 이러한 라인 경로들은 실리콘 옥사이드와 같은 유전체의 블랭킷 층 (blanket layer) 에 트랜치 (trench) 나 비아 (via) 로서 에칭될 수도 있다. 그들은 반도체 웨이퍼 상의 다양한 디바이스들 간의 도전성 경로들 (conductive routes) 을 정의한다. 구리 또는 다른 이동성 (mobile) 도전성 재료는 반도체 웨이퍼의 도전성 경로들을 제공하기 때문에, 가로 놓인 (underlying) 실리콘 디바이스들은 그렇지 않으면 실리콘으로 확산될 수도 있는 금속 이온들 (예컨대, 구리) 로부터 보호되어야만 한다. 이것을 달성하기 위해, 프로세스는 금속을 증착하기 전에 얇은 확산 배리어 층(202) 을 증착하는 것을 포함한다. 확산 배리어 층에 적합한 재료들은 탄탈륨, 탄탈륨 나이트라이드, 티타늄, 및 티타늄 텅스텐을 포함한다. 전형적인 실시예에서, 배리어 층은 스퍼터링과 같은 PVD 프로세스에 의해 형성된다.
웨이퍼는 이제 전기충진 구리로 새겨진 (inlayed) 그것의 라인 경로들을 가지도록 거의 준비된다. 전기충진 전에, 도전성 표면 코팅이 도포된다. 도시된 프로세스에서, 이것은 도면번호 203에서 배리어 층 상에 구리 시드 층을 증착함으로써 달성된다. 스퍼터링과 같은 PVD 프로세스는 이 끝단으로 채용될 수도 있다. 벌크 구리 (bulk copper) 의 더 두꺼운 층이 이후 시드 층 (204) 위에 통상적으로 전기도금 용액을 사용하여 전기도금함으로써 증착된다. 구리는 유전체 층에 다양한 라인 경로들을 완전하게 충진하는 두께로 증착된다.
PVD의 증착 동안, 일부 원치 않는 영역들에서의 증착이 회피될 수 없다. 이러한 구리는 제거되어야 하고, 이것은 에지 베벨 제거 (EBR) 및/또는 뒷면 에칭 (BSE) 프로세스들에 의해 달성된다. 205 에서의 EBR으로, 구리 에천트 (etchant) 는 얇은 스트림 (thin stream) 으로 웨이퍼의 앞쪽 에지에 도포된다. 에천트는 도포되는 웨이퍼 상의 지점 근처에 얇은 점성 층 (viscous layer) 에 남도록 통상적으로 점성 유동 조건들 하에서 도포되고, 이에 따라 웨이퍼의 내부의 스플래싱 (splashing) 및 액티브 회로 영역으로부터의 원치 않는 구리의 제거를 피하게 된다. 에천트의 스트림이 균일하게 도포하는 것이 중요한데, 그렇지 않으면 에지 제외 영역의 크기의 변동들이 야기될 수도 있다. 실질적으로 균일한 - 즉, 동심적인 (concentric) - 에지 제외 영역은 최대의 액티브 표면 영역 및 사용가능한 표면 영역을 생성한다. 에천트가 또한 일반적으로 방사상 속도 컴포넌트로 도포되기 때문에, 그리고 회전하는 웨이퍼의 구심 가속 효과 (centripetal acceleration effect) 때문에, 얇은 점성 층은 바깥쪽으로 옆쪽 에지까지, 그리고 뒷면으로는 수 밀리미터까지 흐르고, 이에 따라 모든 3 개의 이러한 영역들로부터 PVD 구리의 제거를 달성하게 된다. 대부분의 경우에서, EBR은 웨이퍼의 에지 근처의 도금된 막을 제거한다. EBR 후에, 전기도금된 구리는 일반적으로 추가적인 프로세싱 (207) 을 위한 준비인 206 에서 유전체까지 화학적-기계적 폴리싱 (CMP) 에 의해 평탄화되고, 일반적으로 후속하는 유전체 층 및 금속화 (metallization) 층이 부가된다.
전기도금 시스템들
도 3은, 도 2에서 보여지는 수 개의 동작들을, 특히 전기도금 단계 (204) 및 EBR 단계 (205) 를 수행하는데 사용될 수도 있는 일 예시적인 전기도금 시스템의 개략도를 나타낸다. 도 3에 도시된 바와 같이, 전기도금 시스템 (307) 은 복수의 전기도금 모듈들을 포함할 수도 있는데, 이 경우에는 3개의 개별 모듈들 (309, 311 및 313) 을 포함할 수도 있다. 더 풍부하게 아래에서 기술될 바와 같이, 각 전기도금 모듈은 통상적으로 전기도금 동안 애노드 (anode) 및 전기도금 용액을 수용하기 위한 셀, 및 전기도금 동안 전기도금 용액 내에 웨이퍼를 홀딩하고 웨이퍼를 회전시키기 위한 웨이퍼 홀더를 포함한다. 도 3에 도시된 전기도금 시스템 (307) 은 3개의 개별 후-전기충진 모듈들 (PEMs, post-electrofill modules) (315, 317 및 319) 를 포함하는 후-전기충진 프로세싱 시스템을 더 포함한다. 본 실시예에 따르면, 각각의 이것들은 하기의 기능들 중 임의의 것을 수행하도록 채용될 수 있다. 기능들이란, 에지 베벨 제거 (EBR), 뒷면 에칭, 및 그들이 모듈들 (309, 311 및 313) 중 하나에 의해 전기충진된 이후의 웨이퍼의 산 세정 (acid cleaning) 을 포함한다. 에지 베벨 제거 (EBR) 을 수행하는 후-전기충진 모듈 (PEM) 은 간단히 EBR 모듈로 대안적으로 인용될 것임에 주의하라. 전기도금 시스템 (307) 은 또한 화학적 희석 모듈 (321) 및 중앙 전기충진 배쓰 (bath) (323) 를 포함할 수도 있다. 후자는 전기충진 모듈들 내에 전기도금 배쓰로서 사용되는 화학 용액을 홀딩하는 탱크일 수도 있다. 전기도금 시스템 (307) 은 또한 도금 배쓰를 위한 화학적 첨가물들을 저장하고 전달하는 도징 시스템 (dosing system) (333) 을 포함할 수도 있다. 존재한다면, 화학적 희석 모듈 (321) 은 후 전기충진 모듈들 내에 에천트로서 사용되는 화학 물질을 저장하고 혼합할 수도 있다. 어떤 실시예들에서, 여과 및 펌핑 유닛 (filtration and pumping unit) (337) 은 중앙 배쓰 (323) 에 대해 도금 용액을 필터링하고 그것을 전기충진 모듈들로 펌핑한다.
마지막으로, 어떤 실시예들에서, 전자장치 유닛 (339) 은 전기도금 시스템 (307) 을 동작시키는데 필요한 전자적 그리고 인터페이스 제어들을 제공하는 시스템 컨트롤러로 기능할 수도 있다. 시스템 컨트롤러는 통상적으로 전기도금 시스템이 그것의 의도된 프로세스 동작들을 수행할 수 있도록 인스트럭션들 (instructions) 을 수행하도록 구성되는 1 이상의 프로세서들 및 1 이상의 메모리 디바이스들을 포함한다. 본 명세서에 기술되는 구현예들에 부합하여 프로세스 동작들을 제어하기 위한 인스트럭션들을 수반하는 기계-판독가능한 매체가 시스템 컨트롤러에 연결될 수도 있다. 유닛 (339) 은 또한 시스템에 전력 공급을 제공할 수도 있다.
동작 시, 백-엔드 로봇 아암 (back-end robot arm) (325) 이 카세트 (cassette) (329A 또는 329B) 와 같은 웨이퍼 카세트로부터 웨이퍼들을 선택하는데 이용될 수도 있다. 백-엔드 로봇 아암 (325) 은 진공 부착 또는 어떤 여타의 실현가능한 부착 메카니즘을 이용하여 웨이퍼에 붙일 수도 있다.
프론트-엔드 로봇 아암 (front-end robot arm) (340) 은 카세트 (329A) 또는 카세트 (329B) 와 같은 웨이퍼 카세트로부터 웨이퍼를 선택할 수도 있다. 카세트들 (329A 또는 329B) 은 FOUP들 (front opening unified pods) 일 수도 있다. FOUP는 제어된 환경에서 튼튼하게 그리고 안전하게 웨이퍼들을 홀딩하고, 웨이퍼들이 적절한 로드 포트들 (load ports) 및 로보틱 처리 시스템들 (robotic handling systems) 을 갖춘 툴들에 의한 프로세싱 또는 측정을 위해 제거되게 하도록 고안된 인클로져 (enclosure) 이다. 프론트-엔드 로봇 아암 (340) 은 진공 부착 또는 어떤 여타의 부착 메카니즘을 사용하여 웨이퍼를 홀딩할 수도 있다. 프론트-엔드 로봇 아암 (340) 은 카세트들 (329A 또는 329B), 이송 스테이션 (350), 또는 얼라이너 (aligner) (331) 와 접속할 수도 있다. 이송 스테이션 (350) 으로부터, 백-엔드 로봇 아암 (325) 은 웨이퍼에의 접근을 얻게 될 수도 있다. 이송 스테이션 (350) 은 슬롯 (slot) 또는 위치일 수도 있고, 프론트-엔드 로봇 아암 (340) 및 백-엔드 로봇 아암 (325) 은 얼라이너 (331) 를 통과함 없이 웨이퍼들을 이 슬롯 또는 위치로 그리고 이 슬롯 또는 위치로부터 지나가게 할 수도 있다. 어떤 실시예들에서, 이송 스테이션 (350) 은 웨이퍼 에지 이미징 모듈로서 (또는 웨이퍼 에지 이미징 모듈의 위치로서) 기능할 수도 있음에 유의하라. 그러나, 어떤 구현예들에서, 웨이퍼가 전기도금 모듈로의 정확한 전달을 위해 백-엔드-로봇 (325) 상에 적절히 얼라인되는 것을 보장하기 위해, 백-엔드 로봇 아암 (325) 은 웨이퍼를 얼라이너 (331) 에 얼라인할 수도 있다. 백-엔드 로봇 아암 (325) 은 또한 전기충진 모듈들 (309, 311 또는 313) 중 하나로, 또는 3개의 후-전기충진 모듈들 (315, 317 및 319) 중 하나로 웨이퍼를 전달할 수도 있다.
(이러한 PEM들이 EBR을 수행한다고 가정한다면) 웨이퍼가 전기도금 모듈 (309, 311 또는 313) 또는 EBR 모듈 (315, 317 및 319) 중 하나로의 전달을 위해 백-엔드 로봇 아암 (325) 상에 적절히 얼라인되는 것을 보장하기 위해, 백-엔드 로봇 아암 (325) 은 웨이퍼를 얼라이너 모듈 (331) 로 이송한다. 어떤 실시예들에서, 얼라이너 모듈 (331) 은 얼라인먼트 아암들 (alignment arms) 을 포함하고, 백-엔드 로봇 아암 (325) 은 웨이퍼를 이 얼라인먼트 아암에 대하여 밀어낸다 (push). 웨이퍼가 얼라인먼트 아암들에 대하여 적절히 얼라인되는 경우, 백-엔드 로봇 아암 (325) 은 얼라인먼트 아암들에 대하여 미리 설정된 (preset) 위치로 이동한다. 다른 실시예들에서, 얼라이너 모듈 (331) 은 백-엔드 로봇 아암 (325) 이 새로운 위치로부터 웨이퍼를 집어 올리도록 (pick up), 웨이퍼 중심을 결정한다. 이후 그것이 웨이퍼에 재부착되고, 그것을 전기도금 모듈들 (309, 311 또는 313) 또는 EBR 모듈들 (315, 317 및 319) 중 하나로 전달한다. 어떤 실시예들에서, 얼라이너 모듈 (331) 은 이전에 도금되거나 에칭된 웨이퍼들의 동심도 (concentricity) 에 관한 정보를 참조하여 웨이퍼의 센터링/얼라인먼트 (centering/alignment) 를 조정할 수도 있다. 특히, 얼라이너 모듈 (331) 은, 이하에서 보다 자세히 설명될 바와 같이, 이전에 도금된 웨이퍼의 프로세스 에지가 웨이퍼 그 자체의 에지와 동심인 범위에 응답하여 웨이퍼 센터링/얼라인먼트를 조정할 수도 있다. 어떤 이러한 실시예들에서, 센터링 조정 로직은 1 이상의 신호들을 통해 얼라이너 모듈 (331) 을 조종하도록 채용될 수도 있다. 어떤 실시예들에서, 얼라이너 모듈 (331) 은 또한 이하에서 보다 자세히 설명될 것과 같이 웨이퍼 이미지 분석 모듈일 수도 있다. 어떤 이러한 실시예들에서, 이러한 웨이퍼 에지 이미지 분석 및 얼라이너 모듈은, 추가의 프로세싱을 위해 바깥으로 이송되기 전에 웨이퍼의 에지 제외 영역의 동심도로부터 적절한 센터링을 결정하고 웨이퍼의 센터링 및 얼라인먼트를 그에 맞게 조정하기 위해 동심도 분석 로직 및 센터링 조정 로직을 채용할 수도 있다.
따라서, 전기도금 시스템 (307) 을 사용하여 웨이퍼 상에 금속 층을 형성하는 통상적인 동작에서, 백-엔드 로봇 아암 (325) 은 전-전기도금 (pre-electroplating) 센터링 조정을 위해 웨이퍼를 웨이퍼 카세트 (329A 또는 329B) 로부터 얼라이너 모듈 (331) 로 이송하고, 이후 전기도금을 위해 전기도금 모듈 (309, 311 또는 313) 로 이송하고, 이후 전-EBR 센터링 조정을 위해 얼라이너 모듈 (331) 로 다시 이송하고, 이후 에지 베벨 제거를 위해 EBR 모듈 (315, 317 또는 319) 로 이송한다. 물론, 어떤 실시예들에서, 센터링/얼라인먼트 단계는 생략될 수도 있다. 예를 들어, 만약 웨이퍼 얼라인먼트가 대체적으로 제1 얼라인먼트 (전-전기도금 얼라인먼트) 에 후속하여도 정확한 상태로 유지된다면 제2 얼라인먼트 (전-EBR 얼라인먼트) 는 생략될 수도 있고, 또는 대안적으로, 만약 EBR 동작 동안의 얼라인먼트가 훨씬 더 중요하다면, 오직 전-EBR 얼라인먼트를 수행하는 것이 바람직할 수도 있다. 다른 실시예들에서, 웨이퍼는, 만약 EBR이 웨이퍼의 센터링/얼라이닝이 가능한 웨이퍼 홀더를 채용한다면, 얼라이너 모듈 (331) 을 사용하지 않고, EBR 모듈들 (315, 317 또는 319) 중 하나 내에서 정확하게 센터링/얼라인될 수도 있다.
더 풍부하게 이하에서 설명될 바와 같이, 전기도금 동작은 크램쉘 타입 (clamshell type) 웨이퍼 홀더 내에 웨이퍼를 로딩하는 것 및 전기도금이 일어날 전기도금 모듈들 (309, 311 또는 313) 중 하나의 셀 내에 수용된 전기도금 배쓰 내로 크램쉘을 하강시키는 것을 수반한다. (비록 애노드는 멀리 떨어져 있을 수도 있지만) 셀은, 도징 시스템 (333) 으로부터 선택적인 화학 첨가물들과 함께 중앙 전기충진 배쓰 저장소 (reservoir) 에 의해 종종 공급되는 전기도금 배쓰 용액 뿐만 아니라 종종 도금될 금속의 소스로서 기능하는 애노드를 포함한다. 전기도금 동작에 이어지는 EBR 동작은 통상적으로 화학적 희석 모듈 (321) 에 의해 제공되는 에천트 용액을 도포하는 것으로 에지 베벨 영역 및 가능하다면 웨이퍼의 뒷면으로부터 원치 않는 전기도금된 금속을 제거하는 것을 수반한다. EBR 이후, 웨이퍼는 통상적으로 세정되고, 린싱되고, 건조된다.
마지막으로, 후-전기충진 프로세싱이 완료된 후에 백-엔드 로봇 아암 (325) 은 EBR 모듈로부터 웨이퍼를 회수할 수도 있고, 그것을 카세트 (329A 또는 329B) 로 돌려줄 수도 있다. 거기로부터, 예를 들어 카세트들 (329A 또는 329B) 은 화학적 기계적 폴리싱 시스템과 같은 여타의 반도체 웨이퍼 프로세싱 시스템들에 제공될 수도 있다.
전기도금 모듈들
전기도금 모듈의 구체적인 실시예가 도 4에 개략적으로 그리고 단면적으로 도시된다. 이러한 실시예는 도 3에 도시되고 위에서 설명된 바와 같이, 전기도금 시스템 (307) 의 전기도금 모듈들 (309, 311 및/또는 313) 중 임의의 것으로 기능할 수 있다. 다시 도 4를 참조하면, 도시된 전기도금 모듈 (401) 은 레벨 (level) (405) 로 도시된 전기도금 용액을 포함하는 전기도금 셀 (403) 을 포함한다. 웨이퍼 (407) 는 "크램쉘" 홀딩 픽스쳐 (fixture) (409) 에 의해 홀딩되면서 전기도금 용액 내에 침지될 수도 있고, 크램쉘은 회전가능한 스핀들 (411) 에 장착된다. 회전가능한 스핀들은 웨이퍼 (407) 와 함께 크램쉘 (409) 의 회전을 허용한다. 크램쉘-타입 전기도금 장치는 미국 특허번호 제6,156,167호 및 제6,800,187호에 보다 더 기술되고, 이 양자 모두는 참조로서 본 명세서에 포함된다. 물론, 크램쉘-타입 픽스쳐 이외의 웨이퍼 홀더들도 대안적으로 채용될 수도 있다.
애노드 (413) 는 전기도금 셀 (403) 내에 웨이퍼 (407) 아래에 배치되고, 애노드 멤브레인 (415) 에 의해 웨이퍼 영역으로부터 분리되고, 애노드 멤브레인 (415) 은 어떤 구현예들에서는 이온 선택적인 멤브레인이다. 애노드 멤브레인 아래의 영역은 종종 "애노딕 영역" (anodic region) 또는 "애노드 챔버"로 지칭되고, 이 챔버 내의 전해액은 "양극액" (anolyte) 으로 지칭되는 반면, 애노드 멤브레인 위의 영역은 종종 "캐소딕 영역" (cathodic region) 또는 "캐소드 챔버"로 지칭되고, 이 챔버 내의 전해액은 "음극액" (catholyte) 으로 지칭된다. 애노드 멤브레인 (415) 은 전기도금 셀의 애노딕 영역과 캐소딕 영역 간의 이온 커뮤니케이션 (ionic communication) 을 허용하는 반면, 애노드에서 생성된 임의의 파티클들이 웨이퍼에 근접하게 들어와서 그것을 오염시키는 것을 방지한다. 애노드 멤브레인은 또한 전기도금 프로세스들 동안 흐름을 재분배하는데 유용할 수도 있고, 이에 따라 전기도금 균일도를 향상시킨다. 애노드 멤브레인들은 미국 특허번호 제6,126,798호 및 제6,569,299호에 보다 기술되고, 이 양자 모두는 참조로서 본 명세서에 포함된다.
전기도금 용액은 펌프 (417) 에 의해 연속적으로 전기도금 셀 (403) 로 제공될 수도 있다. 일반적으로, 전기도금 용액은 애노드 멤브레인 (415) 및 저항 엘리먼트 (resistive element) (419) 를 통해 웨이퍼 (407) 의 중심으로 상방으로 흐르고, 이후 방사상 바깥쪽으로 전 웨이퍼에 걸쳐 흐른다. 어떤 구현예들에서, 전기도금 용액은 전기도금 셀 측으로부터 전기도금 셀 (403) 의 애노딕 영역으로 제공될 수도 있다. 어떤 구현예들에서, 전기도금 용액은 개별 유입부들을 통해 전기도금 셀 (403) 의 애노딕 영역 및 캐소딕 영역으로 공급될 수도 있다.
저항 엘리먼트 (419) 는 웨이퍼에 (다양한 실시예들에서는, 약 10 밀리미터 이내 또는 약 3 내지 8 밀리미터로) 매우 근접하여 위치되고, 웨이퍼로의 일정한 흐름 소스로서 기능한다. 즉, 저항 엘리먼트 (419) 는, 웨이퍼 표면 위에 상대적으로 균일한 흐름 분포를 제공하기 위해 웨이퍼 근처에 전해액 흐름을 형성한다 (shape). 엘리먼트는, 아래에서 더 기술될 바와 같이, 복수의 1차원적인 관통 홀들을 포함한다. 저항 엘리먼트들에 관한 추가적인 상세들은 2008년 11월 7일에 출원된 미국 특허출원 번호 제12/291,356호 "METHOD AND APPARATUS FOR ELECTROPLATING"에서 찾을 수 있고, 이것은 참조로서 본 명세서에 포함된다.
전기도금 용액이 웨이퍼의 표면에 걸쳐 흐른 후, 용액의 일부는, 화살표 423에 의해 표시되는 바와 같이, 오버플로우 저장소 (overflow reservoir) (421) 로 전기도금 셀 (403) 을 넘쳐 흐른다. 전기도금 용액은 필터링되어 (미도시), 화살표 425 에 의해 표시되는 바와 같이, 펌프 (417) 로 되돌아가서, 전기도금 용액의 재순환이 완성된다.
어떤 실시예들에서, 도 4에 도시된 것과 같이, 전기도금 모듈은 전기도금 셀 (403) 의 외부에 그리고 웨이퍼 (407) 주변에 위치되는 제2 캐소드 (429) (즉, 도둑 (thief) 캐소드) 를 포함하는 제2 캐소드 챔버 (427) 를 채용할 수도 있다. 일반적으로, 제2 캐소드 (429) 는 전기도금 셀 내의 또는 전기도금 셀 바깥의 다양한 위치들에 배치될 수도 있다.
어떤 실시예들에서, 전기도금 용액은 전기도금 셀 (403) 의 둑벽 (weir wall) 을 넘쳐 제2 캐소드 챔버 (427) 로 흐른다. 어떤 실시예들에서, 제2 캐소드 챔버 (427) 는 이온-투과가능한 멤브레인 (ion-permeable membrane) 에 의해 덮혀진 복수의 개구들 (openings) 을 가지는 벽에 의해 전기도금 셀 (403) 로부터 분리된다. 멤브레인은 전기도금 셀 (403) 및 제2 캐소드 챔버 (427) 간의 이온 커뮤니케이션을 가능하게 하고, 이에 따라 흐름이 제2 캐소드로 전달될 수 있게 한다. 멤브레인의 투과성 (porosity) 은 분체 (particulate material) 가 제2 캐소드 챔버 (427) 로부터 전기도금 셀 (403) 로 가로질러 웨이퍼 오염을 야기하는 것을 허용하지 않게 하도록 존재한다. 벽들의 개구들은 둥근 홀들, 슬롯들, 또는 다양한 크기들의 여타의 모양들을 취할 수도 있다. 일 구현예에서, 개구들은 예컨대 약 12 밀리미터 X 90 밀리미터의 치수들을 가지는 슬롯들이다. 제2 캐소드 챔버(427) 및 전기도금 셀 (403) 간의 유체적 및/또는 이온 커뮤니케이션을 허용하기 위한 여타의 메카니즘들이 가능하다. 예시들은 투과불가능한 벽 보다는, 멤브레인이 제2 캐소드 챔버 (427) 내의 전기도금 용액 및 전기도금 셀 (403) 내의 전기도금 용액 간의 배리어 (barrier) 의 대부분을 제공하는 고안들을 포함한다. 단단한 프레임워크 (rigid framework) 가 이러한 구현예들에서의 멤브레인을 위한 지지체를 제공할 수도 있다.
2개의 DC 전력 공급부들 (435 및 437) 이 웨이퍼 (407) 로의 전류 흐름 및 제2 캐소드 (429) 로의 전류 흐름을 각각 제어하도록 사용될 수 있다. 전력 공급부 (435) 는 1 이상의 슬립 링들 (slip rings), 브러쉬들 (brushes), 또는 컨택트들 (contacts) (미도시) 을 통해 웨이퍼 (407) 에 전기적으로 연결되는 음극 출력 리드 (negative output lead) (439) 를 가진다. 전력 공급부 (435) 의 양극 출력 리드 (441) 는 전기도금 셀 (403) 내에 위치되는 애노드 (413) 와 전기적으로 연결된다. 전력 공급부는, 예를 들어 약 250 볼트까지의 출력 전압을 가질 수도 있다. 유사하게, 전력 공급부 (437) 는 제2 캐소드 (429) 와 전기적으로 연결된 음극 출력 리드 (443) 및 애노드 (413) 와 전기적으로 연결된 양극 출력 리드 (445) 를 가질 수도 있다. 대안적으로, 다중의 독립적으로 제어가능한 전기 인출부 (electrical outlet) 를 가진 하나의 전력 공급부가 웨이퍼로의 그리고 제2 캐소드로의 상이한 레벨들의 전류를 제공하는데 사용될 수 있다.
전력 공급부들 (435 및 437) 은, 전기도금 모듈 (401) 의 엘리먼트들에 제공된 전류 및 포텐셜 (potential) 의 변조 (modulation) 를 허용하는 컨트롤러 (447) 에 연결될 수도 있다. 예를 들어, 컨트롤러는 전류-제어되는 레짐 (regime) 또는 포텐셜-제어되는 레짐 중 어느 하나로 전기도금을 허용할 수도 있다. 컨트롤러 (447) 는 전기도금 모듈의 다양한 엘리먼트들에 인가될 필요가 있는 전류 레벨 및 전류 레벨 뿐만 아니라 이러한 레벨들이 변화될 필요가 있는 시간들을 정하는 프로그램 인스트럭션들을 포함할 수도 있다. 예를 들어, 그것은 전기도금 용액으로의 웨이퍼의 침지 시에 포텐셜-제어로부터 전류-제어로 이행하기 (transitioning) 위한 프로그램 인스트럭션들을 포함할 수도 있다.
사용하는 동안, 전력 공급부들 (435 및 437) 은 웨이퍼 (407) 및 제2 캐소드 (429) 양자 모두를 바이어싱하여 (biasing), 애노드 (413) 에 대하여 음의 포텐셜을 가진다. 이것은, 애노드 (413) 로부터 웨이퍼 (407) 로 흐르는 전류가 부분적으로 또는 실질적으로 제2 캐소드 (429) 로 전환되게 (diverted) 한다. 상술한 전기 회로는 또한, 역류 (reversal) 를 원치 않는 경우에는, 전류 흐름의 역류를 방지할 1개 또는 수개의 다이오드들을 포함할 수도 있다. 원치 않는 전류 피드백은 전기도금 프로세스들 동안 발생할 수도 있는데, 접지 포텐셜로 설정된 애노드 (413) 가 웨이퍼 회로 및 제2 캐소드 회로 양자 모두의 공통 엘리먼트이기 때문이다.
제2 캐소드 (429) 에 인가되는 전류의 레벨은 통상적으로 웨이퍼 (407) 에 인가되는 전류의 레벨보다 낮은 값들로 설정되는데, 제2 캐소드 전류는 웨이퍼 전류의 백분율로 나타낸다. 예를 들어, 10% 제2 캐소드 전류는, 웨이퍼로의 전류 흐름의 10%인 제2 캐소드에서의 전류 흐름에 대응한다. 본 명세서에 사용된 바와 같은 전류의 방향은 순 양의 이온 플럭스 (net positive ion flux) 의 방향이다. 전기도금 동안, 도금되고 있는 어떤 금속의 전기화학적 환원 (electrochemical reduction) (예컨대, Cu2 + + 2e- → Cu) 이 웨이퍼 표면 및 제2 캐소드 표면 양자 모두에서 발생하고, 이것은 웨이퍼 및 제2 캐소드 양자 모두의 표면들 상에 금속의 증착을 야기한다. 전류는 웨이퍼로부터 제2 캐소드로 전환되기 때문에, 웨이퍼의 에지에서 증착된 금속 층의 두께는 감소될 수도 있다. 이러한 효과는 통상적으로 웨이퍼의 외부 20 밀리미터에서 발생하고, 특히 전기도금이 라이너 층 (liner layer) 또는 얇은 시드 층 상에 수행되는 경우, 특별히 그것의 외부 10 밀리미터에서 표명된다 (pronounced). 제2 캐소드 (429) 의 사용은 터미널 앤드 필드 효과 (terminal and field effect) 들로부터 통상적으로 야기되는 중심-대-에지 불-균일성 (center-to-edge non-uniformity) 을 실질적으로 감소시킬 수 있다. 제2 캐소드는 단독으로, 또는 추가의 보조 캐소드들 또는 다양한 고정되거나 동적인 쉴드들과 결합하여 사용될 수도 있다. 제2의 캐소드 및 제3의 캐소드를 포함하는 보조 캐소드들에 관한 추가적인 상세들은 2009년 6월 9일에 출원된 미국 특허출원 번호 제12/481,503호 "METHOD AND APPARATUS FOR ELECTROPLATING"에서 찾을 수 있고, 이것은 본 명세서에 참조로서 포함된다. 제2의/보조 캐소드 및 그것의 연관된 전력 공급부/공급부들 뿐만 아니라 임의의 여타의 연관된 하드웨어 엘리먼트들은 전기도금 모듈의 선택적인 특징부들인 점이 이해되어야 한다.
전기도금 모듈의 다른 선택적인 특징부들은 쉴드 (449) 와 같은 1 이상의 쉴드들이고, 쉴드 (449) 는 저항 엘리먼트 (419) 및 캐소드 (413) 사이의 전기도금 셀 (403) 내에 (예컨대, 웨이퍼가 하측을 향하는 시스템들에서 저항 엘리먼트 아래에) 위치될 수 있다. 쉴드들은 보통 링-형상의 유전체 인서트들 (inserts) 이며, 이 링-형상의 유전체 인서트들은 본 명세서에 참조로서 포함되는 미국 특허번호 제6,027,631호에 개시된 것과 같이 전류 프로파일을 형성하고 전기도금의 불균일성을 개선하기 위해 사용된다. 그러나, 다른 쉴드 디자인들 및 모양들이 당업자들에게 알려진 바와 같이 채용될 수 있는데, 예컨대 웨지 (wedge), 바 (bar), 원형, 타원형, 및 여타의 기하학적인 디자인들의 모양을 취하는 쉴드들이 채용될 수 있다. 링-형상의 인서트들은 또한 그들의 내측 직경에서 패턴들을 가질 수도 있고, 이것은 원하는 방식으로 전류 플럭스를 형성하도록 쉴드의 능력을 개선시킬 수도 있다. 쉴드의 기능은, 전기도금 셀 (403) 내에서의 그들의 위치에 따라, 다를 수도 있다. 전기도금 모듈은 모두 참조로서 본 명세서에 포함되는 미국 특허번호 제6,402,923호 및 제7,070,686호에 개시된 것과 같은, 다양한 가변 필드 형성 엘리먼트 (variable field shaping element) 들 뿐만 아니라, 다양한 스태틱 쉴드들 (static shields) 을 포함할 수도 있다. 전기도금 모듈은 또한 미국 특허번호 제6,497,801호에 개시된 것과 같은 다양한 분할된 애노드, 또는 미국 특허번호 제6,755,954호 및 제6,773,571호에 개시된 것과 같은 동심 애노드들을 포함할 수도 있고, 상기 특허들은 참조로서 본 명세서에 포함된다. 쉴딩 인서트들은 전기도금 균일성을 개선시키기 위해 유용한 반면, 그들은 선택적이며, 대안적인 쉴딩 구성들이 또한 채용될 수도 있다.
에지 베벨 제거 ( EBR ) 모듈
EBR 모듈의 구체적인 실시예가 도 5에 개략적으로 도시된다. 이러한 실시예는 도 3에 도시되고 상술한 바와 같이 전기도금 시스템 (307) 의 EBR 모듈들 (315, 317 또는 319) 중 임의의 것으로 기능할 수 있다. 물론, 그것은 또한 독립형의 (stand-alone) 후-전기충진 프로세싱 모듈 내에서 1 이상의 EBR 모듈들로 기능할 수 있다.
도 5를 다시 참조하면, 도시된 EBR 모듈 (520) 은 챔버 (522) 를 포함하고, 반도체 웨이퍼 (524) 는 챔버 (522) 내에서 회전한다. 웨이퍼 (524) 는 웨이퍼 (524) 에 회전 움직임을 전하는 웨이퍼 홀더 (526) 상에 있다. 챔버 (522) 는 드래인 (drain) 및 연관된 드래인 라인 (564) 을 갖추고 있다. 드래인은 챔버 (522) 에 제공된 다양한 액체 스트림들이 폐기물 처리를 위해 제거되게 한다.
모터 (528) 는 웨이퍼 홀더 (526) 의 회전을 제어한다. 모터 (528) 는 제어하기 쉬워야 하고, 다양한 회전 속도들 간에서 부드럽게 이행하여야 한다 (transition). 그것은 챔버 (522) 내에 위치될 수도 있다. 어떤 실시예들에서, 액체 에천트로부터의 손상에 대한 방지를 위해, 모터 (528) 는 챔버 (522) 외부에 위치되고, 회전하는 샤프트 (527) 가 관통하는 시일 (seal) 에 의해 거기로부터 분리된다. 바람직하게, 모터 (528) 는 웨이퍼 홀더 (526) 및 웨이퍼 (524) 를 (제어된 방식으로), 0 내지 약 2500 RPM 의 회전 속도로, 심지어 약 6000 RPM 까지, 빠르게 가속하고 감속할 수 있다. 어떤 실시예들에서, 컨트롤러는 모터 및 그것의 회전 속도를 조작하고 제어한다.
웨이퍼 홀더 (526) 는, 0 RPM 으로부터 약 6000 RPM 까지의 범위의 다양한 회전 속도로 회전되고 가속되는 동안, 제자리에 (in position) 강고하게 웨이퍼 (524) 를 홀딩할 수 있는 디자인이 이상적이다. 또한 그것은 에칭 프로세스를 위한 웨이퍼 (524) 의 얼라인먼트를 가능하게 할 수도 있다. 챔버 (522) 는 그것의 내부에 액체 에천트를 가두고 웨이퍼 (524) 로의 다양한 액체들의 전달을 허용하는 임의의 적절한 디자인일 수도 있다. 그것은 에천트 저항성 재료로 구성되어야 하고, 에칭 및 세정 동안 사용되는 다양한 액체 및 가스 스트림들을 위한 포트들 및 노즐들을 포함하여야 한다.
가스 형태의 질소 및 여타의 비-반응성 가스가 가스 소스 (530) 로부터 후 전기충진 모듈 (520) 로 제공될 수도 있다. 소스 (530) 로부터의 질소는 밸브 (532) 의 제어 하에 노즐 (534) 을 통해 챔버 (522) 로 전달된다. 노즐 (534) 은 통상적으로 도 5에 도시된 바와 같이, 웨이퍼 (524) 위에서 아래를 가리키고 있어서, 건조 프로세스 까지 유리하게 스피드를 증가시킬 수도 있는 웨이퍼로 대략적으로 층류 흐름 (laminar flow) 으로 아래 방향으로 질소를 전달한다. 비록 스핀/린스/건조 동안의 웨이퍼 홀더 (526) 는 약 5000 RPM 으로 회전할 수도 있지만, 그런 속도에서 난류 및 엔트레인먼트 (entrainment) 가 통상적으로 너무 상당하여 EBR이 수행될 수 없다. 대체적으로, 약 0-2500 RPM, 보다 바람직하게는 약 100-1500 RPM, 및 더 보다 바람직하게는 약 500-1300 RPM의 회전 속도들이 본 명세서에 개시된 EBR 절차들을 위한 회전 속도들의 유효한 범위들이다.
다음의 입력은 탈이온수 (deionized water) (536) 의 소스이다. 탈이온수는 밸브 (537) 의 제어 하에 챔버 (522) 로 전달되고, 전달 라인 및 노즐 (538) 을 통한다. 라인 및 노즐 (538) 은 탈이온수를 웨이퍼 (524) 의 상부로 안내한다. 이것은 웨이퍼의 상부 측의 린싱 (rinsing) 을 가능하게 한다.
유사한 탈이온수 시스템이 웨이퍼 (524) 의 뒷면으로 탈이온수의 팬 (fan) 또는 스트림을 제공한다. 탈이온수는 소스 (536) 와 동일할 수도 있는 탈이온수의 소스 (540) 로부터 제공된다. 밸브 (542) 는 라인 및 노즐 (544) 을 통한 웨이퍼 (524) 의 뒷면으로의 탈이온수의 흐름을 제어한다. 544와 연관된 노즐은 노즐 (438) 에 대해 이제 언급된 바와 동일한 디자인 기준 (design criteria) 을 가질 수도 있다. 목표는 웨이퍼 (524) 의 뒷면으로부터 에천트를 린싱하는 것이다.
산 린스 (acid rinse) 는 웨이퍼 (524) 의 앞쪽 면에 수행된다. 이것을 위하여, 황산 (546) 의 소스는 황산을 전달 라인 및 노즐 (550) 에 제공한다. 다른 산들이 적절히 사용되거나 황산과 결합되어 사용될 수도 있다. 예를 들어, 하이드로겐 퍼옥사이드 (hydrogen peroxide) 가 사용될 수도 있다. 바람직하게는, 이러한 모듈은 모듈 (520) 로의 황산의 전달을 제어하는 밸브를 포함한다. 챔버 (522) 로의 황산의 흐름은 유동 미터 (flow meter) (548) 에 의해 모니터링될 수도 있다. 도시된 실시예에서는 노즐 (550) 이 웨이퍼 (524) 의 앞쪽 면의 중앙으로 황산을 유도하도록 지향된다는 점에 유의하라. 산이 웨이퍼의 중앙으로 전달된 후, 그렇다면 그것은 회전 동안 웨이퍼의 에지로 스핀 아웃한다 (spin out). 이 용액은 웨이퍼의 산화 (에칭) 후에 남아있고 전체적인 웨이퍼의 세정을 돕는 잔여 금속 옥사이드를 제거하도록 적용된다. 단지 상대적으로 작은 양의 산이 통상적으로 요구된다 (예컨대, 0.5 내지 2 밀리미터/200 mm 웨이퍼). 그것의 적용 이후, 웨이퍼의 앞쪽 면은 노즐 (538) 을 통하여 탈이온수로 린싱된다.
웨이퍼 (524) 의 에지 베벨 영역으로부터 원치 않는 금속을 제거하는데 사용되는 액체 에천트는 도시된 바와 같이 액체 에천트의 소스 (552) 로부터 제공된다. 에천트는 유동 미터 (554) 를 통과하여 라인 및 노즐 (556) 을 통해 웨이퍼 (524) 로 전달된다. 바람직하게는, 에천트는 PVD 또는 전기도금을 통해 증착된 에지 베벨 영역으로부터 금속 (예컨대, 구리) 을 선택적으로 제거하기 위해 웨이퍼 (524) 의 에지 베벨 영역으로 정밀하게 전달된다.
제2 액체 에천트 스트림은 웨이퍼 (524) 의 뒷면에 증착될 수도 있던 임의의 원치 않는 금속 (예컨대, 구리) 을 에칭 오프 (etch off) 하기 위해, 웨이퍼 (524) 의 뒷면으로 전달될 수도 있다. 도시된 바와 같이, 이러한 에천트는 에천트 소스 (558) 로부터 전달된다. 바람직하게는, 이것은 552와 동일한 소스이다. 도시된 바와 같이, 소스 (558) 로부터의 에천트는 유동 미터 (560) 를 통과하고, 노즐 (562) 을 통과하고, 노즐 (562) 은 에천트를 웨이퍼 (524) 의 뒷면으로 안내한다.
일 예시적인 EBR 프로세스가 도 6에 도시된다. EBR 프로세스 (600) 는 도 5의 모듈 (520) 과 같은 후-전기충진 EBR 모듈을 통해 수행될 수도 있고, 이 후-전기충진 EBR 모듈은 특별히 EBR 프로세스를 수행하도록 디자인된다. 601에서 프로세스가 로봇 아암이 웨이퍼를 EBR 프로세싱을 위해 기판 홀더 상에 위치시킴으로써 시작된다. 웨이퍼는 통상적으로 다수의 경사진 (sloped) 얼라인먼트 부재들에 의해 얼라인되고, 심지어 웨이퍼가 후에 회전될 경우라도 정지 마찰 (static friction) 에 의해 제자리에 웨이퍼를 홀딩하는 일 세트의 마찰 지지 핀들 상에 위치된다.
로봇 아암이 오므린 (retract) 후에, 탈이온수는 이전 단계들로부터 남겨진 임의의 파티클들 및 오염물들이 있는 웨이퍼를 전-린싱 (pre-rinsing) 하기 위해 약 200-600 RPM 으로 웨이퍼가 회전되는 단계 (602) 에서 웨이퍼의 앞쪽에 도포된다. 탈이온수는 이후 차단되고, 웨이퍼는 약 350-500 RPM 사이의 속도까지 회전되고, 이것은 탈이온수 (603) 의 균일하게 얇은 층을 형성한다 (습식-막 안정화 (wet-film stabilization)). 이 습식-막 안정화는 웨이퍼의 앞쪽 면 상에 걸쳐서 에천트의 균일한 분배를 가능하게 한다. 이 때에, 아무리 늦어도, 웨이퍼를 정확히 얼라인하는데 사용되는 임의의 얼라인먼트 핀들 또는 클램프들이 웨이퍼의 에지로부터 오므려진다 (retracted).
습식-막 안정화 (603) 이후, EBR의 핵심 특징부, 에지 베벨 금속 (604) 의 실제적인 제거가 수행된다. EBR 에천트는 통상적으로 얇은 노즐 튜브를 사용하여 웨이퍼의 표면에 도포되고, 이 노즐 튜브는 그 단부에서 또는 단부 근처에 노즐 개구를 가진다. 구체적인 예시에서, EBR 제공 아암 (EBR dispense arm) 은 웨이퍼 에지 위에 위치된다. 이후 EBR은 하기의 조건 하에서 수행된다 : 300 밀리미터 웨이퍼에 대해, 총 약 3 내지 15 밀리미터 에천트가 약 0.2 내지 3 밀리미터/초의 (보다 바람직하게는 약 0.3 내지 0.4 밀리미터/초) 속도 (rate) 로 전달된다. 어떤 실시예들에서, 에천트는 상이한 흐름 속도들의 2 이상의 동작들에서 제공될 수도 있다. 특정 예시에서, 1 ml 의 에천트가 제1 동작에 대해 0.4 ml/sec 로 제공되고, 이후 10 ml 의 에천트가 제2 동작에 대해 0.3 ml/sec 로 제공된다.
액체 에천트의 필요량이 웨이퍼의 에지에 도포된 이후, 탈이온수는 다시 후-EBR 린스 (605) 로서 웨이퍼의 앞쪽 면에 도포된다. 탈이온수의 이러한 도포는, 임의의 관련없는 (extraneous) 뒷면 에천트 스프레이 (spray) 및 손상으로부터 웨이퍼를 보호하도록 일반적으로 뒷면 에칭 및 뒷면 린싱의 후속하는 동작들을 통해 계속될 것이다. 탈이온수가 도포되는 동안, 제공 아암은 웨이퍼로부터 멀리 에천트 노즐을 이동시킨다.
단계 (605) 의 개시와 대체적으로 동일한 시간에서, 웨이퍼의 뒷면이 단계 (606) 에서 탈이온수로 전-린싱되고, 이것은 단계 (603) 에서 앞쪽 면이 습식-막 안정화되는 것과 거의 동일한 방식으로 (예컨대, 웨이퍼 회전 속도는 약 350 내지 500 rpm 으로 유지됨) 단계 (607) 에서 습식-막 안정화된다. 웨이퍼 뒷면 끝단들로의 탈이온수의 흐름 후에, 뒷면 에칭 (BSE) 동작 (608) 이 - 일반적으로 EBR 에 사용되었던 동일한 에천트를 가지고 - 수행된다. 구체적인 실시예에서, 액체 에천트의 얇은 제트 (thin jet) (처음에는 직경이 0.02 내지 0.04 인치임) 가 웨이퍼 뒷면의 중심에 조준된다. 에천트는 약 0.02 내지 0.04 인치의 직경과 이 직경의 적어도 약 5배의 길이를 가지는 튜브 형태의 노즐로부터 전달된다. 이 에천트는 이후 웨이퍼의 전체 뒷면 상에 흩뿌려진다 (disperse). BSE의 목적은 PVD 증착된 시드 층의 형성 동안 웨이퍼의 뒷면 상에 형성되었던 임의의 잔여 금속 (예컨대, 구리) 을 제거하는 것이다.
BSE 에천트는 통상적으로 스프레이 노즐을 사용하여 도포된다. 중력에도 불구하고, 표면 장력은 BSE를 수행하는데 충분하게 길게 일반적으로 에천트를 웨이퍼의 바닥과 접촉 상태로 유지시킨다. 웨이퍼 홀더의 아암들이 웨이퍼의 뒷면 상에서 에천트의 스프레잉 (spraying) 에 방해받을 수 있기 때문에, 스프레이 노즐의 각은 에천트의 완전한 도포를 보장하기 위해 BSE 동안 변할 수도 있다. 웨이퍼가 일반적으로 웨이퍼의 뒷면 상에 영향을 주는 지지 핀들에 의해 지지되기 때문에, 프로세스는 일반적으로 전체 표면에 걸쳐서 적절하게 에천트가 흐르는 것을 보장하도록 2개의 상이한 속도들로 수행된다. 예를 들어, 웨이퍼는 BSE 의 일부 동안 약 350 rpm 으로 회전될 수도 있고, 이후 BSE 의 나머지 동안 500-700 rpm 으로 회전될 수도 있다. 아암들에 의해 막혀진 뒷면의 부분들은 2개의 속도들로 상이할 것이고, 이에 따라 완벽한 커버리지 (coverage) 를 보장한다. 종합적으로, BSE 프로세스는 통상적으로 1-4초 취해지고, 이하에서 기술되는 에천트의 1 내지 5 입방 센티미터 (cubic centimeter) 를 사용하여, 기판의 5 × 10-10 원자/cm2 보다 적도록 뒷면 상에서의 금속 (예컨대, 구리) 의 농도를 감소시킨다.
BSE 후에, 웨이퍼의 양 면들 (또는 웨이퍼의 적어도 뒷면) 은 BSE 로부터 남아있는 임의의 액체 에천트, 파티클들 및 오염물들을 린싱하여 날려버리기 (rinsing away) 위해 단계 (609) 에서 탈이온수로 린싱된다. 단계 (610) 에서, 탈이온수의 앞쪽 면 단부들로의 흐름 및, 일반적으로 중량으로 (by weight) 약 15% 보다 적은 산인, 약 2 내지 4 밀리미터의 희석 산 (dilute acid) 이 잔여 금속 옥사이드를 제거하고 관련된 변색을 제거하기 위해 웨이퍼의 앞쪽 면에 도포된다. 구체적 실시예에서, 산은 약 2 cc/sec 의 속도로 도포된다. 산 린싱 후에, 탈이온수는 다시 한번 웨이퍼의 양 면 또는 적어도 앞쪽 면에 웨이퍼로부터 산을 린싱하도록 단계 (611) 에서 도포된다. 구체적인 실시예에서, 탈이온수는 약 300-400 mm/min 으로 약 15-30 초 동안 도포된다. 마지막으로, 단계 (612) 에서, 웨이퍼는, 요구되는 바와 같이 질소로 양 면들 상에 회전되고 드라이된다 (blow-dried). 일반적으로, 임의의 건조 단계가 약 10 내지 60 초 동안 약 750-2000 RPM 으로 수행되고, 웨이퍼가 약 750 RPM에 도달하면 웨이퍼의 클램핑을 필요하게 만든다. 이 점에서, 후-전기충진 EBR 모듈에서의 프로세싱이 완료되고, 그래서 로봇 아암이 웨이퍼를 집어내고, 후-전기충진 모듈에 이어지는 추가적인 프로세싱을 위해 앞으로의 이송을 위해 그것을 카세트 내에 위치시킨다.
후-전기충진 EBR 모듈들 및 프로세싱 동작들에 관한 추가적인 정보는, 2005년 10월 11일에 출원되고 현재 미국 특허번호 제7,780,867호로 공고된 미국 출원번호 제11/248,874호 "EDGE BEVEL REMOVAL OF COPPER FROM SILICON WAFERS"; 2007 년 4월 18일에 출원되고 현재 출원 중인 미국 특허출원 번호 제11/737,045호 "WAFER CHUCK WITH AERODYNAMIC DESIGN FOR TURBULENCE REDUCTION"; 2008년 8월 27일에 출원되고 현재 미국 특허번호 제8,419,964호로 공고된 미국 특허출원 번호 제12/199,412호 "APPARATUS AND METHOD FOR EDGE BEVEL REMOVAL OF COPPER FROM SILICON WAFERS"; 2009년 2월 27일에 출원되고 현재 미국 특허번호 제8,172,646호로 공고된 미국 특허출원 번호 제12/394,339호 "MAGNETICALLY ACTUATED CHUCK FOR EDGE BEVEL REMOVAL"; 에 개시되어 있고, 이것들의 각각은 참조로서 본 명세서에 포함된다.
시스템 통합된 카메라들 및 웨이퍼 에지 이미징 시스템들
통합된 카메라 및 웨이퍼 이미징 시스템을 포함하는 후-전기충진 프로세싱 시스템들 및 전기도금 시스템들이 본 명세서에 또한 개시된다. 어떤 실시예들에서 이러한 시스템들은 웨이퍼의 에지 및 프로세스 에지의 인 시츄 이미징 (in situ imaging) 을 허용한다. 카메라는, 웨이퍼가 시스템 내에서 웨이퍼 홀더 상에서 홀딩되고 회전되면서 카메라가 웨이퍼 에지 및 프로세스 에지의 복수의 방위각적으로 분리된 이미지 (multiple azimuthally separated image) 들을 얻을 수도 있도록, 시스템 내에서 지향된다. 다시 한번, 그리고 위에서 정의된 바와 같이, 웨이퍼의 "프로세스 에지"는 웨이퍼 상에 형성된 금속 층의 외부 에지에 대응한다. 이와 같이, 프로세스 에지는 본 명세서에서 일반적으로 에지 베벨 제거에 앞서서는 (pre-EBR) "도금된 에지" (plated edge) 로 지칭되고, 에지 베벨 제거 (post-EBR) 에 후속하여서는 (post-EBR) "에칭된 에지" (etched edge) 로 지칭된다. 어떤 실시예들에서, 웨이퍼의 다른 기하학적인 파라미터들이 또한 측정되고 보고될 수도 있는데, 예컨대 복수의 에지들 간의 거리, 도금된 직경, 노치 피쳐들 (notch features), 등일 수도 있다는 점에 유의하라.
채용된 카메라는 웨이퍼 에지 이미징을 위해 특별히 디자인된 고-해상도 유닛, 또는 적절히 배치된 범용 유닛일 수도 있고, 이 범용 유닛은 메사츄세스주의 나틱 (Natick, MA) 의 코그넥스 코포레이션 (Cognex Corp.) 에 의해 제조된 것과 같은, 다수의 적절한 상업적으로 입수가능한 칼라 또는 흑백 (black-and white) 고-해상도 카메라 중 어느 하나일 수도 있다. 어떤 카메라가 사용을 위해 선택될지라도, 카메라는, 웨이퍼의 에지 근처의 통상적인 반도체 웨이퍼의 표면 상에 존재하는 1 이상의 프로세스 에지들을 구별하도록, 충분한 해상도, 품질, 및 선명도를 가진 이미지들을 생성하는 능력을 가져야만 한다. 일 실시예에서, 코그넥스 인-사이트 1740 웨이퍼 리더 시리즈 흑백/그레이스케일 카메라 (Cognex In-Sight 1740 Wafer Reader Series black-and-white/grayscale camera) 가 인 시츄 (in situ) 웨이퍼 프로세스 에지 분석을 위해 채용되었다. 다른 실시예에서, 코그넥스 인-사이트 7402C 웨이퍼 리더 시리즈 칼라 카메라 (Cognex In-Sight 7402C Wafer Reader Series color camera) 가 인 시츄 웨이퍼 프로세스 에지 분석을 위해 채용되었다.
카메라는 구비하는 것에 더하여, 웨이퍼 에지 이미징 시스템은 또한 1 이상의 조명 서브시스템들 (illumination subsystems) 을 포함할 수도 있다. 조명 서브시스템은 카메라 내부에 장착될 수도 있고, 또한 조명 서브시스템은 독립형 유닛 (standalone unit) 일 수도 있지만, 조명 서브시스템은 통상적으로 조정가능한 조명 강도를 가진 광원 (light source) 을 가진다. 어떤 실시예들에서, 광원의 상이한 조명 강도들이, 아래에서 설명될 바와 같이, 웨이퍼 에지 이미징 시스템의 다양한 모드들에 대응할 수도 있고 이미지 품질을 최적화하기 위해 사용될 수도 있다.
광원은 특정 밴드 (band) 의 파장들에 걸쳐 조명을 제공하는 유색의 광원 (colored light source) 일 수도 있고, 또는 광원은 실질적으로 특정 파장 (예컨대, 적색, 녹색, 청색 등) 의 조명을 제공하는 유색의 광원일 수도 있고, 또는 실질적으로 백색 광원일 수도 있다. 또한, 광원은 디퓨즈 (diffuse) 이거나 콜리메이트 (collimate) 될 수도 있다. 어떤 실시예들에서, 광원은 웨이퍼의 표면의 수평 평면에 대하여 디퓨즈 로우 앵글 광 (diffuse low angle light) 으로 및/또는 디퓨즈 온-액시스 광 (diffuse on-axis light) 으로 웨이퍼의 에지를 비추는데 사용될 수도 있다. 어떤 실시예들에서, 광원은 (LED와 같은) 광-방출 유닛들이 링 형태로 배열된 형식일 수도 있고, 이 링은 카메라의 렌즈들과 동심일 수도 있다. 다른 실시예들에서, 광원은 도 5 및 도 7에서 도시된 바와 같은 (카메라 (570) 및 카메라 (770) 참조) 카메라의 렌즈들로부터 약간 오프셋될 (offset) 수도 있다. 따라서, 1 이상의 광원들의 사용을 통해, 조명 서브시스템은 명시야 (bright field) 조명 및 암시야 (dark field) 조명의 정도를 변화시키는 것이 제공될 수도 있다.
어떤 실시예들에서, 웨이퍼는 전기도금 시스템의 EBR 모듈 또는 후-전기충진 시스템들의 EBR 모듈 내에 웨이퍼 홀더에 의해 홀딩되고 이미지된다. 위에서 상세하게 기술된 도 5는 이러한 목적을 위해 통합된 카메라 (570) 를 가지는 이러한 EBR 모듈 (520) 을 개략적으로 도시한다. 도면에 도시된 바와 같이, 카메라 (570) 는 광 (575) 으로 웨이퍼 (524) 를 비춘 후에 웨이퍼 (524) 의 에지 (525) 를 이미지하도록 지향된다. 어떤 실시예들에서, 이것은 모터 (528) 및 회전하는 샤프트 (527) 에 의해 웨이퍼 홀더 (526) 를 회전시킴으로써 제공되는 웨이퍼의 복수의 방위각상 위치에서 행하여질 수도 있다. EBR 모듈이 웨이퍼 에지 이미징 시스템의 통합으로부터 이득을 얻을 수도 있는 일 종류의 프로세싱 모듈이지만, 이러한 시스템은 또한 이러한 이미징 시스템으로부터의 이득을 끌어낼 수 있는 타른 종류의 모듈들에 통합될 수도 있고, 이러한 모듈들의 통합은 또한 본 발명의 범위 및 정신 내에 있다.
다른 실시예들에서, 웨이퍼 에지 이미징 시스템은 개별의 독립형 웨이퍼 이미징 모듈의 형태로 전기도금 또는 후-전기충진 프로세싱 시스템에 통합될 수도 있다. 도 7은 이러한 웨이퍼 이미징 모듈 (700) 의 개략도를 표시한다. 도 5에 도시된 카메라-장착형 EBR 모듈과 유사하게, 웨이퍼 이미징 모듈 (700) 은 광 (775) 으로 웨이퍼 (724) 를 비춘 후에 웨이퍼 (724) 의 에지 (725) 를 이미지하도록 지향된 통합된 카메라 (770) 를 포함하고, 이것은 모터 (728) 및 회전하는 샤프트 (727) 에 의한 웨이퍼 홀더 (726) 의 회전에 의해 제공되는 웨이퍼의 복수의 방위각상 위치들에서 행하여질 수도 있다. 카메라를 지원하는 광학적 서브어셈블리는 통상적으로 카메라 그 자체, 연관된 케이블 및 장착 하드웨어 (미도시) 등을 포함한다.
그러나, 또 다른 실시예들에서, 도 7의 웨이퍼 이미징 모듈의 특징부들은 전기도금 프로세싱 시스템 또는 후-전기충진 프로세싱 시스템 내에 여타의 기능적 유닛들의 특징부들과 결합될 수도 있다. 예를 들어, 어떤 실시예들에서, 도 3의 전기도금 시스템 (300) 과 같이, 웨이퍼 에지 이미징을 수행하기 위한 편리한 위치는 웨이퍼 이송 스테이션 (350) 내에 있을 수도 있다. 이것은 전기도금 시스템 (300) 에 의해 처리되는 모든 웨이퍼들이 시스템을 웨이퍼 카세트/FOUP (329A 또는 329B) 를 통해 나오는 도중에 이 이송 스테이션 모듈 (350) 을 통과할 것이기 때문이다. - 웨이퍼들은 프로세싱 이후 (종종 EBR 이후) 백-엔드 로봇 아암 (325) 에 의해 이송 스테이션 (350) 에 위치되고, 이어서 웨이퍼 카세트/FOUP (329A 또는 329B) 로의 이송을 위해 프론트-엔드 로봇 아암 (340) 에 의해 이송 스테이션 (350) 으로부터 집어 올려진다.- 얼라이너 (331) 는 웨이퍼 이미징 시스템을 위치시키기 위해 전기도금 시스템 또는 후-전기충진 시스템 내의 다른 타당한 위치 (logical place) 에 있을 수도 있다. 이것은 얼라이너 (331) 는 모든 프로세스 모듈들 (309, 311, 313, 315, 317 및 319) 에 접근 가능하기 때문일 수도 있다.
웨이퍼 에지 이미징 시스템을 위해 선택된 모듈 또는 기능적 유닛에서, 카메라는 통상적으로 고정된 각도 및 웨이퍼로부터의 고정된 거리로 설치되고, 웨이퍼는 카메라의 시야 (FOV, field of view) 로 웨이퍼의 에지의 다양한 방위각상 섹션들을 가져오도록 회전된다. 이러한 방식으로 웨이퍼의 전체 둘레는 카메라의 이동 없이 이미지될 수도 있다. 이러한 배치는 카메라 (770), 웨이퍼 홀더 (726), 및 웨이퍼 에지 (725) 간의 관계에 의해 도 7에 도시된다.
이미지 분석 로직
도 5 및 7에 도시된 바와 같이, 본 명세서에 도시된 전기도금 및 후-전기충진 웨이퍼 프로세싱 시스템은 카메라 (570, 770) 를 사용하여 획득된 웨이퍼의 에지 (525), (725) 및 이들의 프로세스 에지의 이미지들을 분석하기 위한 이미지 분석 로직 (580, 780) 을 통상적으로 포함하는 통합된 이미지 분석 시스템을 가진다. 몇몇의 실시예들에서, 이미지 분석 로직 (580) 은 도 7에 도시된 바와 같이, 이미지 분석 로직 (580) 은 카메라 (570, 770) 과 직접 전기적 통신 하에 있을 수도 있다. 예를 들어, 이미지 분석 로직은 이미지 분석 로직을 사용하여 이미지를 프로세싱하도록 구성되고, (유니버설 직렬 버스 케이블과 같은) 일종의 직렬 또는 병렬 전자적 통신 메커니즘을 통해 카메라 (570, 770) 으로부터 이미지 데이터를 수신하도록 구성된 범용 컴퓨터 상에 귀속될 수도 있다. 도 5에 도시된 다른 실시예들에서, 카메라 자체는 이미지 분석 로직을 효과적으로 구현하고, 캡쳐된 웨이퍼 에지의 이미지들에 이를 적용하기에 충분한 프로세싱 파워를 포함할 수도 있다. 몇몇의 실시예들에서, 이미지 분석 로직은 전체 전기도금 또는 후-전기충진 프로세싱 시스템을 위한 시스템 컨트롤러에 의해 적용되거나 귀속될 수도 있다.
이미지 분석 로직은 하나 이상의 픽셀 어레이들로 통상적으로 나타내어 질 수도 있는 카메라에 의해 생성된 이미지들 상에서 동작한다. 컬러 카메라를 채용하는 실시예들에서, 이미지를 나타내는 픽셀 어레이에서의 픽셀들은 적색, 녹색 및 청색 컬러 값과 같은 3개의 컬러 값들을 통상적으로 포함할 수도 있다. 그러나, 사상적으로 카메라가 예를 들어, 1 또는 2 또는 4 또는 5 또는 6 또는 7 또는 8 또는 16 또는 32 또는 64 또는 128 또는 256 컬러 값들 또는 앞에 언급된 숫자의 컬러 값들의 임의의 쌍에 의해 하단 및 상단이 정의된 컬러 값들의 범위 내에 있는 임의의 숫자의 컬러 값들과 같은 대략 3개의 컬러 값들을 갖는 픽셀들을 가진 이미지를 생성하도록 하는 것도 물론 가능하다. 예를 들어, 카메라는 적색 광만을 검출 (또는 기록) 하고, 이에 따라 어레이의 픽셀들로 이미지를 생성할 수도 있으며, 픽셀 각각은 그 픽셀에 대응하는 이미지에서의 포인트에서 이미지에서의 적색의 명도를 나타내는 적색 컬러 값을 포함한다. 청색, 녹색 또는 임의의 다른 밴드의 관심이 있을 수도 있는 파장에 대해서도 유사하다. 유사하게, 적색, 녹색 및 청색을 넘은 추가적인 컬러 값들을 갖는 것은 몇몇의 실시예들에서 더 큰 검출 기능을 제공할 수도 있다. 그레이 스케일 카메라에 있어서, 카메라로 기록된 이미지를 나타내는 어레이의 픽셀들에서 픽셀 각각은 픽셀에 대응하는 위치에서 이미지에서의 광의 명도를 지시Z하는 단일의 그레이 스케일 값에 의해 통상적으로 나타내어진다.
몇몇의 실시예들에서, 이미지 분석 로직 (580, 780) 은 복수의 방위각상 분리된 이미지들로부터 이미징된 웨이퍼의 에지 제외 거리를 결정하도록 작동한다. “에지 제외 거리”의 개념은 전술되며, 웨이퍼의 에지와 웨이퍼의 프로세스 에지 사이의 거리로 정의된다. 몇몇의 실시예들에서, 이미지 분석 로직은 웨이퍼의 원주 둘레의 다양한 포인트들 (즉, 복수의 방위각상 각도들) 에서의 복수의 에지 제외 거리들을 결정할 수도 있다. 특정한 이런 실시예들에서, 웨이퍼와 연관된 복수의 방사상 분리된 이미지들의 세트로부터의 이미지 각각은 그 이미지와 연관된 특정한 방위각상 각도에 대응하는 에지 제외 거리를 결정하는데 사용될 수도 있다. 이러한 방식에서, 에지 제외 영역은 특정한 방위각에서 에지 제외 거리의 값들로부터 웨이퍼의 원주를 주위에서 배치될 수도 있다. 몇몇의 실시예들에서, 값들은 웨이퍼의 원주 주위의 약 400 포인트들에서 또는 웨이퍼의 원주 주위의 약 300 내지 500 포인트들에서 또는 웨이퍼의 원주 주위의 약 100 내지 500 포인트들에서 결정된다. 몇몇의 실시예들에서, 웨이퍼의 원주 주위의 약 4 내지 25 포인트들, 또는 웨이퍼의 원주 주위의 약 10 내지 20 포인트들에서 결정될 수도 있다.
EED의 사이즈가 웨이퍼 상에서 가용한 활성 표면 영역 -즉, 마이크로전자적 디바이스들을 제작하는데 사용될 수도 있는 웨이퍼의 부분의 일정량과 관련하므로, 에지 제외 거리 (EED) 의 측정은 중요하다. EED가 더 작을수록, 일관되게 더 작을수록, 웨이퍼 당 가용한 활성 표면 영역이 더 커지며, 웨이퍼 당 복구될 수 있는 마이크로전자 다이들의 수가 더 커진다. 따라서, 지속적으로 달성될 수 있는 가장 작은 EED가 종종 찾아진다. EED 지속성은 종종 범위의 측면에서 표현된다. 프로세스 에지가 EBR을 통해 형성된 에칭된 에지인 경우, 지속성은, 웨이퍼의 원주 주위의 에칭된 에지에 대응하는 EED들의 최대 및 최소 값들 간의 단순한 차인 “EBR 범위” 측면으로 종종 표현된다. EBR 범위는 EBR 에지 품질의 식별자로 그리고 동심의 식별자로 비춰질 수도 있으며, 즉 동심의 결핍은 EBR 범위의 상대적으로 큰 값으로 지시될 수 있으나, 러프하거나 들쭉날쭉한 EBR 에지를 갖는 웨이퍼는 EBR 범위에 대한 상대적으로 큰 값을 아직 갖는 동심적일 수도 있다. 따라서, 몇몇의 실시예들에서, EED 측정들은 EBR을 통해 형성된 에칭된 에지의 품질의 식별자를 제공하므로, EED 측정들은 또한 유용하다. 많은 경우들에서, 반도체 웨이퍼들의 소정의 배치 (batch) 에 있어서, 소정의 전기도금 처리 절차 및/또는 후-전기충진 프로세스를 겪는 웨이퍼 각각에 의해 달성되도록 예측되는 특정한 미리 정의된 범위의 EED들이 있을 수 있으며, 실질적으로, 전반적인 제조 프로세스는 특정한 수의 다이들이 웨이퍼 각각으로부터 반복적으로 복원될 수 있도록 그 범위 내에 속하는 웨이퍼 각각의 EED에 의존할 수도 있다.
웨이퍼 에지 근방의 웨이퍼의 영역과 관련하여 이루어질 수 있는 중요한 다른 측정은 웨이퍼의 “테이퍼 폭”의 측정이다. EBR이 (전술된 바와 같이) 근방으로부터 원치않는 메탈을 제거하도록 웨이퍼 상에서 수행되는 경우, - “테이퍼”영역으로 지칭되는- 과도 영역이 통상적으로 형성되며, 이는, EBR 프로세스가 실질적으로 모든 원치 않는 메탈을 실질적으로 제거한 웨이퍼의 외측 에지 영역 및 EBR 프로세스에 의해 본질적으로 영향받지 않게 남아있는 메탈 층인 웨이퍼의 내부를 분리한다. 이 테이퍼 영역은 전반적으로 경사지며, 즉 그 표면은 웨이퍼의 면과 수평하게 평행하지 않으며, 이는, 그 일 측면 상에서, 메탈의 층이 거의 완전히 제거된 반면, 그 반대 측면에서는 메탈이 제거되지 않았기 때문이다. 웨이퍼의 면에서 측정된- 테이퍼 영역의 폭은 “테이퍼 폭”으로 지칭되며, 다수의 경우들에서 EBR을 따르는 다양한 프로세싱 동작들에 따라 타이트하게 제어되어야 한다. 다수의 경우들에서, (전술한 바와 같이) 활성 회로 영역의 일정량을 최대화하도록: 테이퍼 폭은 에지 제외 영역이 가능한 작도록 요구되는 것과 같은 이유로 가능한 작도록 요구된다. 몇몇의 시나리오들에서, 테이퍼 폭은 또한 EBR 프로세스의 품질의 식별자일 수도 있다.
따라서, 몇몇의 실시예들에서, 테이퍼 폭의 측정은 에지 제외 거리의 측정에 더하여 중요할 수도 있다. 따라서, 이미지 분석 로직 (680, 780) 은 에지 제외 거리에 더하여 복수의 방위각상 분리된 이미지들로부터 이미징된 웨이퍼의 프로세스 에지의 테이퍼 폭을 결정하도록 작동할 수도 있다. 몇몇의 실시예들에서, 이미지 분석 로직은 웨이퍼의 원주 주위의 다양한 포인트들에서 - 즉 복수의 방위상 각도들에서- 복수의 테이퍼 폭들을 결정할 수도 있다. 특정한 이러한 실시예들에서, 웨이퍼와 연관된 복수의 방위각상 분리된 이미지들의 세트로부터 이미지 각각은 그 이미지와 연관된 특정한 방위각상 각도에 대응하는 테이퍼 폭을 결정하는데 사용될 수도 있다. 이 방식에서, (EED에 추가로) 테이퍼 폭은 특정한 방위각에서 테이퍼 폭의 값들로부터 웨이퍼의 원주 주위에 배치될 수도 있다. 몇몇의 실시예들에서, 값들은 웨이퍼의 원주 주위의 약 400 포인트들에서, 또는 웨이퍼의 원주 주위의 약 300 내지 500 포인트들에서, 또는 웨이퍼의 원주 주위의 약 100 내지 500 포인트들에서 결정될 수도 있다. 몇몇의 실시예들에서, 값들은 웨이퍼의 원주 주위의 약 4 내지 25 포인트들에서, 또는 웨이퍼의 원주 주위의 약 10 내지 20 포인트들에서 결정될 수도 있다.
마지막으로, 몇몇의 실시예들에서, 웨이퍼 에지 이미징 시스템으로 만들어질 수도 있는 중요한 다른 결정은 EBR이 실제로 분석되는 웨이퍼 상에서 수행되고 있었는지이다. 초기에는 에지 제외 거리가 EBR이 수행되었다는 것을 필연적으로 암시한다는 사상이었다. 몇몇의 실시예들에서, 이 암시는 실제로 그렇게 유지되었을 수도 있었으나, 일반적인 경우에서, 이는 필연적으로 사실이 아니다: 즉, 몇몇의 상황들에서, 이미지 분석 로직은 EBR이 웨이퍼 상에서 성공적으로 수행되지 않았음에도 에지 제외 거리를 반환할 수도 있다. 예를 들어, 구리 시드의 얇은 층 상에 구리 전기도금의 경우를 고려한다. EBR과 별개인 다양한 이유로, 전기도금된 구리는 웨이퍼의 에지에서 두꺼운 층을 형성하지 않을 것이며, 따라서 구리가 두껍게 전기도금된 웨이퍼의 내부 영역과 두껍게 도금되지 않은 웨이퍼의 에지에서의 영역 사이의 강한 컬러 컨트라스트가 존재한다. 이 컬러 컨트라스트는 EBR이 에지로부터 시드 층을 제거하도록 수행되었는지 않았는지 여부와 무관하게 프로세스 에지의 식별과 측정을 허용한다. 따라서, 더한 분석 없이, 프로세스 에지는 EBR 에지로 해석될 수도 있다.
따라서, 다양한 방법과 장치들이 EBR이 웨이퍼의 에지로부터 원치 않은 메탈을 제거하도록 그렇게 수행되었는지를 결정하기 위해 EBR 검출 동작을 수행하도록 본 명세서에서 개시된다. 몇몇의 실시예들에서, 이러한 방법과 동작은 프로세스 에지의 복수의 방위각상 분리된 이미지들을 생성하도록 컬러 카메라를 채용하며, 몇몇의 실시예들에서, 이미지 분석 로직 (580, 780) 은 에지 베벨 제거가 웨이퍼 상에서 수행되었는지 또는 수행되지 않았는지와 무관하게 복수의 방위각상 분리된 이미지들로부터 결정하는 EBR 검출 로직을 포함할 수도 있다. 몇몇의 실시예들에서, 이 결정은, EBR이 수행되기 전 또는 후에 웨이퍼의 에지에서 대표 컬러로 알려진 하나 이상의 저장된 기준 컬러 값들과, 프로세스 에지의 외측으로, 웨이퍼의 에지 근방에서 측정된 하나 이상의 컬러 값들을 비교함으로써 달성된다.
예를 들어, 구리 시드층으로부터 측정된 기준 컬러 값들과 유사한, 또는 시드 층 없는 웨이퍼의 표면으로부터 측정된 기준 컬러 값들과 비유사한 측정된 컬러 값들은 EBR이 웨이퍼 상에서 수행되지 않는 점을 지시하는 경향이 있다. 마찬가지로, 구리 시드 층으로부터 측정된 기준 컬러 값들과 비유사한 또는 시드 층 없는 웨이퍼의 표면으로부터 측정된 기준 컬러 값들과 유사한 측정된 컬러 값들은 EBR이 웨이퍼 상에서 수행되었다는 것을 지시하는 경향이 있다. 따라서, 컬러 카메라에 의해 생성된 이미지들은 통상적으로 어레이의 픽셀들로 나타내어지고, 픽셀 각각은 3개의 컬러 값들, 몇몇의 실시예에서, EBR 검출 로직은 EBR이 수행되었는지를 웨이퍼의 에지 근방에서 측정된 하나 이상의 픽셀들에서 컬러 카메라에 의해 측정된 하나 이상의 3개의 컬러 값들 및 메탈 층이 존재하지 않는 웨이퍼 상에서의 포인트에서 컬러를 나타내는 하나 이상의 저장된 기준 컬러 값들 사이의 차에 기초하여 결정할 수도 있다. 대안적으로, EBR 검출 로직은 EBR이 수행되었는지 수행되지 않았는지를 웨이퍼의 에지 근방에서 측정된 하나 이상의 픽셀들에서 컬러 카메라에 의해 측정된 하나 이상의 3개의 컬러 값들 및 메탈 층이 존재하지 않는 웨이퍼 상의 포인트에서의 컬러를 지시하는 하나 이상의 기준 컬러 값들의 차에 기초하여 결정할 수도 있다. 몇몇의 실시예들에서, 적색, 녹색 및 청색 (RGB) 컬러 값들이 이 비교에 사용된다. 몇몇의 실시예들에서, 오직 적색 컬러 값이 사용된다.
몇몇의 실시예들에서, 도금된 반도체 웨이퍼들 상에서 조우된 컬러들이 RGB 컬러 좌표계와 비교하여 HIS (색조, 채도, 명도) 컬러 좌표계에서 더 큰 컬러 차이를 나타낼 수도 있으므로, RGB 컬러 스페이스 (또는 컬러 좌표계) 를 통해 이러한 비교들을 수행하는 대안으로, HIS 컬러 좌표계를 활용하는 것이 유익할 수도 있다. HIS 컬러 좌표계에서, 컬러의 '색조'는 전기자기장 스펙트럼 (적색, 녹색, 청색 및 혼합/중간값들 등) 의 가시 부분 내의 컬러의 영역에 대응하고, 컬러의 '채도'는 컬러가 회색 또는 백색과 어느 정도 혼합되는지의 정도에 대응하며, 컬러의 '명도'는 컬러를 이루는 적색, 녹색 및 청색 컬러 컴포넌트의 평균 값으로 정의되는 컬러의 밝기의 측정치이다. 몇몇의 실시예들에서, HIS 컬러 좌표계의 사용은 EBR의 긍정적 검출을 더 안정적이게 할 수도 있다. HIS 컬러 좌표계에서, 색조 파라미터의 고립과 조작은 EBR 검출을 특히 효율적으로 한다는 것이 발견되었다. 몇몇의 실시예들에서, RGB 또는 HIS 이외의 컬러 스페이스/좌표계가 구리 시드의 존재 또는 부재 간의 컬러 차이를 향상시키는데 유용할 수도 있다.
다수의 경우들에서, 예측된 미리 결정된 범위 (또는 예를 들어 너무 큰 EBR 범위) 의 밖에 속하도록 야기하는 동작상의 문제가 있으면, 프로세싱 시스템의 오퍼레이터는 이에 대하여 즉각 알게 됨으로써 명확한 이익으로 도출한다. 테이퍼 폭이 예측된 미리 결정된 범위 밖에 있다면, 또는 EBR이 그렇게 예측되는 경우 수행되지 않을 것으로 결정되면, 동일한 이점이 있을 수도 있다. 따라서, 이 결함 검출 기능을 제공하기 위해, 웨이퍼 에지 이미징 시스템 및 EED를 결정하는 능력을 가진 개시된 전기도금 및 후-전기충진 프로세싱 시스템은, 이미지 분석 로직이 미리 결정된 범위의 값들 밖에 있다는 것으로 결정되는 경우, 전기도금 시스템의 오퍼레이터에게 결함 식별 로직 및 에러를 보고하기 위한 보고 로직을 포함한다. 나아가, 몇몇의 실시예들에서, 전기도금 시스템은, 이미지 분석 로직이 EBR이 그렇게 예측되는 경우 수행되지 않을 것으로 결정하는 경우 전기도금 시스템의 오퍼레이터에게 에러를 보고하기 위한 보고 로직 및 결함 식별 로직을 포함할 수도 있다.
결함 보고를 트리거하는 EED가 방위각상 각도 각각에서 측정되는 개별적인 EED들을 평균화하여 계산되는 평균 EED일 수도 있다는 점 또는 트리거링 평균 EED가 특정 방위각-이들이 서로와 방위각상 가까워서 어쩌면 선택된, 또는 이들이 N번째 가장 작은 또는 N번째 가장 큰 EED들이어서 어쩌면 선택된 (여기서 N은 EED의 총수 보다 작은 수인)-에서 측정된 EED들의 서브세트의 평균일 수도 있다는 점이 주목된다. 예를 들어, 가장 큰 5개의 EED들의 평균이 미리 결정된 EED 범위의 높은 단을 초과하면, 결함 식별 및 보고 로직은 프로세싱 시스템의 오퍼레이터에게 에러를 보고한다. 다른 타입의 통계적인 평균화가 사용될 수도 있다. 다른 실시예들에서, 단일의 범위 초과 EED가 결함 보고를 트리거할 수도 있다. 몇몇의 실시예들에서, 보조의 통계적 분석이, 변칙적인 측정들을 식별하고 이들을 필터링하도록-본질적으로 통계적인 이상치들을 폐기하도록- 데이터 상에서 실시될 수도 있다. 이러한 처리 절차는 임의의 잘못된 결함 식별 및 보고를 제거하는데 도움을 줄 수도 있다. 그러나, 이러한 이상치 데이터 포인트들의 숫자가 통계적으로 중요하면, 결함 식별 및 보고 로직은 그럼에도 불구하고 프로세싱 시스템의 오퍼레이터에게 경고를 보내고 에러를 보고할 수도 있다.
유사하게, 오류 보고을 트리거하는 (trigger) 테이퍼 폭은 각 방위각 각도에서 측정된 개별 테이퍼 폭들을 평균함으로써 계산되는 평균 테이퍼 폭 (mean taper width) 일 수도 있고, 또는 평균 테이퍼 폭을 트리거하는 것은 특정 방위각들에서 계산된 테이퍼 폭들의 서브세트 (subset) 의 평균일 수도 있다. - 아마도 그들이 방위각적으로 서로 가깝기 때문에 선택됨, 또는 아마도 그들이 N-최소 또는 N-최대 테이퍼 폭들 (여기서 N은 테이퍼 폭들의 총 수보다 적은 수) 이기 때문에 선택됨 - 예를 들어, 만약 5개의 최대 테이퍼 폭들의 평균이 미리 결정된 테이퍼 폭 범위의 상한을 초과하면, 오류 식별 및 보고 로직은 프로세싱 시스템의 조작자에게 에러를 알린다. 여타의 종류의 통계적인 평균법이 또한 사용될 수도 있다. 다른 실시예들에서, 단일의 범위밖 (out-of-range) 테이퍼 폭이 오류 보고을 트리거할 수도 있다. 어떤 실시예들에서, 부차적인 통계적 분석법이 변칙적인 (anomalous) 측정치들을 식별하고 그들을 걸러내기 (filter out) 위해 - 통계적 이상점들 (outliers) 을 근본적으로 제거하기 위해 - 데이터 상에서 수행될 수도 있다. 이러한 절차가 임의의 거짓 보고 및 오류 식별을 제거하는데 도움이 될 수도 있다. 그러나, 만약 이러한 이상점 데이터 점들의 수가 통계적으로 상당하다면, 그래도 오류 식별 및 보고 로직은 프로세싱 시스템의 조작자에게 에러를 알리거나 경보 (alert) 를 보낼 수도 있다.
동심도 분석 로직 및 센터링 보정
전기도금 또는 후-전기충진 프로세싱 시스템의 웨이퍼 에지 이미징 시스템은 웨이퍼의 프로세스 에지가 웨이퍼 그 자체의 에지와 어느 정도까지 동심인지 결정하기 위한 동심도 분석 로직을 더 포함할 수도 있다. 어떤 실시예들에서, 이러한 부가적인 프로세싱 로직은 그것의 이미지 분석 로직 (580, 780) 의 서브파트 (subpart) 를 형성할 수도 있고, 또는 그것은 이미지 분석 로직과 연결되는 단독형 로직 컴포넌트일 수도 있다. 물론, (위에서 설명된 바와 같이) 이미지 분석 로직은 카메라 그 자체에 통합될 수도 있고, 이에 따라 동심도 분석 로직은 또한 카메라 그 자체에 통합될 수도 있다. 게다가, 위에서 설명된 바와 같이, 어떤 실시예들에서는, 양자의 로직 컴포넌트들이 카메라 그 자체, 또는 범용 컴퓨터, 또는 전기도금 및/또는 후-전기충진 프로세싱 시스템의 주/중앙 컨트롤러 (main/central controller) 상에 소프트웨어 인스트럭션들로서 로딩될 수도 있다.
웨이퍼의 에지 및 프로세스 에지가 서로에 대하여 동심인지 평가하도록 동심도 분석 로직이 채용하는 다양한 접근법들이 존재한다. 일반적으로, 동심도 분석 로직은, 웨이퍼의 둘레 (circumference) 주변의 상이한 방위각 각도들에 대응하는 복수의 에지 제외 거리들 (EEDs, edge exclusion distances) 의 일 세트를 분석함으로써 동심도를 평가한다. 이것들은 통상적으로 상술한 바와 같은 이미지 분석 로직에 의해 측정/계산된다. 웨이퍼의 둘레 주변을 도는 EED들에서의 넓은 스프레드 (spread) 는 비-동심적인 프로세스 에지를 나타내고, 특히 그래서 만약 웨이퍼의 일면 상의 값들이 웨이퍼의 반대 면에서의 값들과 많이 다른 경향이 있다면, 반면 EED들의 좁은 범위는 동심적인 프로세스 에지를 나타낸다. 따라서, 어떤 실시예들에서, 상이한 방위각 각도들에 걸쳐서의 복수의 EED들의 통계적인 변동을 나타내는 정량적인 메트릭 (metric) 이 동심도를 나타낼 수도 있다. - 메트릭이 미리 결정된 임계 값 내에 있는 경우 프로세스 에지는 동심이라고 말할 수 있고, 메트릭이 임계 값을 초과하는 경우 프로세스 에지는 비-동심이라고 말할 수도 있음 - 다시, 프로세스 에지는, 본 실시예에 따르면, 도금된 에지 후-전기도금, 또는 에칭된 에지 후-EBR에 대응할 수 있다. 다양한 선택들이 정량적인/통계적인 메트릭을 위해 가능하다. 메트릭은 모든 상이한 방위각 각도들에 걸친 EED들의 표준 편차, 또는 모든 방위각 각도들에 걸쳐서 평균된, 웨이퍼의 반대 면들 상에서의 EED들 간의 차이 등일 수도 있다.
물론, 프로세스 에지 동심도는 집적 회로 제조에 있어서 중요한데, 그 이유는 비-동심적인 프로세스 에지는 낭비되는 가치있는 웨이퍼 표면 영역 및 더 낮은 웨이퍼 당 다이 생산량 (lower per wafer die yield) 을 의미하기 쉽기 때문이다. 잠재적으로 더욱 안좋게 (Potentially worse yet), 만약 평가된 프로세스 에지가 후-EBR 에칭된 에지라면, 동심도의 부족함은 웨이퍼가 EBR 동안 잘못 얼라인되었다는 (misaligned) 것을 나타낼 수도 있고, EBR이 웨이퍼 에지의 특정 방위각 범위들에서 달성되지 않았다는 점을 나타낼 수도 있다. 불완전한 EBR은 제1 예시에서의 EBR을 수행하는 것 이면의 동기들에 관하여 상술한 모든 문제들의 원인임을 보여준다. 이에 따라, 프로세싱 단계가 잘못된 경우 이들 개시된 전기도금 및 후-전기충진 프로세싱 시스템들의 조작자가 즉시 알게 되는 것이 유익하기 때문에, 본 명세서에 개시된 어떤 실시예들은 이미지된 웨이퍼의 에지 및 프로세스 에지가 비-동심이라고 동심도 분석 로직이 판단한 경우 에러를 알리기 위한 오류 식별 및 보고 로직 (fault identification and reporting logic) 을 포함할 수도 있다.
이전 프로세스 단계에서의 웨이퍼 센터링 (wafer centering) 이 이상적인 것보다 작았다고 밝혀졌다면 후속하는 프로세스 단계들에서 웨이퍼 센터링을 보정하는 것이 특정 케이스들에서 한층 더 유용하다. 후속하는 프로세스 단계는, 예를 들어 잘못 얼라인되었다고 판정된 웨이퍼 상에 수행될 동작들에 연속하는 다음의 프로세스 단계일 수 있고, 또는 예를 들어 후속하는 웨이퍼 상에 수행되는, 얼라인먼트가 오프 (off) 였던 동일한 프로세스 단계일 수 있다. 이에 따라, 폐-루프 웨이퍼 불량얼라인 감지 및 보정 메카니즘 (closed-loop wafer misalignment detection and correction mechanism) 을 제공하기 위해, 웨이퍼 센터링 조정 로직은 본 명세서에 개시된 전기도금 시스템들 및 후-전기충진 프로세싱 시스템들의 일부에 포함될 수도 있다. 이 센터링 조정 로직은 통상적으로 동심도 분석 로직으로부터의 신호들 또는 통신들에 응하고, 이전에 이미지된 웨이퍼의 에지 및 프로세스 에지가 비-동심적이라고 판정된 경우 전기도금 모듈 또는 에지 베벨 제거 모듈 또는 여타의 웨이퍼 프로세싱 모듈 내에서 1 이상의 후속적으로 처리되는 웨이퍼들의 센터링을 조정하도록 작동한다.
어떤 실시예들에서, 센터링 조정은 동심적인 배치 (concentric placement) 를 저장하는 전기도금 모듈 또는 EBR 모듈 또는 여타의 프로세싱 모듈에 다음의 로봇 핸드오프 (handoff) 를 보정함으로써 이루어진다. 예를 들어, 도 3을 참조하면, 백-엔드 로봇 아암 (325) 은 다음의 웨이퍼를 얼라이너 (331) 로부터 들어올릴 때 센터링 조정을 행할 수도 있고, 또는 전기도금 모듈들 (309, 311 또는 313) 중 어느 하나에 또는 EBR 모듈들 (315, 317 또는 319) 중 어느 하나에 후속하는 웨이퍼를 전달할 때 센터링 조정을 행할 수도 있다. 종합하면, 전기도금 동작들 (그리고 후-전기충진 동작들) 이 수행되고 있는 동안 제자리에서 (in situ) 에지 제외 거리 측정을 행하고 프로세스 에지 동심도를 평가하는 능력은 일련의 웨이퍼들을 처리할 때 조기에 (즉, 상당 수의 웨이퍼들이 처리되어 잠재적으로 손상되기 전에) 심각한 문제를 식별할 수 있는 확률을 증가시키고, 생산이 진행 중인 동안 프로세스 시스템 내의 메카니즘들이 웨이퍼 배치에 대한 작은 (minor) 센터링 보정 및 얼라인먼트 보정을 행하는 것을 가능하게 함으로써 조기에 심각한 문제를 식별할 수 있는 확률을 증가시킨다.
프로세스 에지 검출, 테이퍼 폭 측정, EBR 검출, 이미징 시스템 캘리브레이션 , 및 최적 모드 선택의 구체사항
웨이퍼 에지와 프로세스 에지 이미징을 위한 시스템 통합된 계측 툴들을 갖는 것의 활용성에도 불구하고, 프로세스 에지의 이미지 분석은 특히 반자동 또는 전자동 방식으로 구현하는데 있어 매우 어려울 수 있다. 나아가, 에지 제외 거리 (edge exclusion distance; EED) 가 프로세스 에지와 웨이퍼 에지 사이의 거리이므로, 프로세스 에지를 올바르게 식별하고 측정하는 이미지 분석 로직의 모든 실패는 EED의 잘못된 값들 및 웨이퍼 센터링의 잘못된 평가를 방생시킬 것이다.
웨이퍼의 전자적 이미지에서 프로세스 에지를 검출하는 하나의 방법은 선명하게 (sharp) 상이한 광학 속성들을 갖는 웨이퍼의 표면의 2 개의 동심원의 영역들 사이의 링 형상의 바운더리를 찾는 것이다. 예를 들어, 낮은 반사 영역으로부터 높은 반사영역을 구별하는 웨이퍼의 에지 근방의 굴곡된 아크-형상의 바운더리는 프로세스 에지로 식별될 잠재적 후보이다. 다른 방법으로 보면, 프로세스 에지 식별은 선명한 광학 콘트라스트가 있는 웨이퍼 표면 상의 협소한 영역들을 검색하는 것을 포함할 수도 있다. 따라서, 몇몇의 실시예들에서, 웨이퍼 에지 이미징 시스템의 이미지 분석 로직은, 근방이지만 웨이퍼 에지의 방사상 내측인 웨이퍼 내의 급격한 아크-형상의 바운더리들을 잠재적 프로세스 에지 후보들로 식별하는데 사용될 수도 있는 선명도 분석을 위한 로직을 특정하게 포함할 수도 있다. 선명도 로직은, 예를 들어, 인접하거나 옆의 픽셀들의 밝기 레벨들을 차이나게 하는 로직, 인법한 또는 옆의 픽셀들과 관련한 픽셀 각각의 콘트라스트의 선명도를 추정하기 위해 이미지의 적합한 영역들에 걸쳐 밝기 레벨, 밝기 변화도 등의 수치 공간도 함수를 계산하는 로직, 선명한 고-콘트라스트 픽셀들을 그루핑 (grouping) 하는 로직 그리고 웨이퍼의 에지와 거의 동심원인 아크-형상의 라인을 그룹된 픽셀들이 형성하는지를 결정하는 로직을 포함할 수도 있다. 선명도 로직은 따라서 웨이퍼 이미지들 내의 선명한 에지들을 식별하는 로직을 포함할 수도 있다.
컬러 카메라를 채용하는 실시예들에서, 컬러는 프로세스 에지 식별을 위한 기반으로 역할을 할 수도 있으며, 프로세스 에지의 식별은 이미지에서 선명한 컬러 컨트라스트의 영역들을 찾는 것을 수반할 수도 있다. 예를 들어, 식별되고 측정될 프로세스 에지가 웨이퍼 상에서 전기도금되었던 구리의 층의 에지라면, 웨이퍼의 도금된 구리 커버된 표면은 (구리 색이 아닌) 도금되지 않은 표면과는 실질적으로 다른 (구리 색인) 색을 가질 것이다. 따라서, 특정 실시예들에서, 프로세스 에지는, 예를 들어, 프로세스 에지가 도금된 구리의 에지인 경우, 구리 색에서 비-구리 색으로 눈에 띄는 변화가 있는 이미지의 영역과 같은 인접한 픽셀들 사이의 가장 큰 컬러 컨트라스트를 갖는 좁은 영역으로 식별될 수도 있다. 또한, 이러한 식별은, 예를 들어, 이렇게 식별된 픽셀들이 찾을 거라고 예상하는 프로세스 에지의 형상에 유사한 굴곡진 아크-형상의 바운더리를 형성 (map out) 하는지를 고려하여, 강한 컬러 컨트라스트를 갖는 영역의 선명도를 고려한다. 몇몇의 실시예들에서, 예를 들어, 프로세스 에지가 웨이퍼 표면의 일부 특정한 방사상 영역 내에서 찾아질 것으로 예측 되는 경우와 같이, 바운더리의 방사상 위치도 또한 고려될 수도 있다.
또한, 컬러는 웨이퍼의 에지 주위의 다양한 방위각상 포인트들에서 프로세스 에지의 테이퍼 폭을 (테이퍼 폭을 전술된 바와 같이) 측정하는데 사용될 수 있다. 프로세스 에지가 연관된 테이퍼 폭을 가진다고 말해질 수 있으며, 이 이해에 내포된 것은 프로세스 에지 자체는 단지 에지가 아니라 비록 협소한 영역이더라도 웨이퍼 자체의 영역이라는 점이다. 또한, 이는 프로세스 에지의 웨이퍼 내측의 중앙 영역 및 프로세스 에지의 웨이퍼 외측의 에지 영역과는 명백하게 다른 컬러 또는 밝기를 대체로 가지는 영역이다. 예를 들어, 프로세스 에지가 도금된 구리의 층의 에지라면, 두께가 도금된 구리의 층에 매칭하는 가장 방사상 내측 포인트로부터 두께가 본질적으로 제로인 가장 방사상 외측 포인트로 그 두께가 테이퍼지는 만큼, 그 컬러도 도금된 구리 층의 구리 컬러의 컬러에서 구리 층 아래의 웨이퍼 표면의 색으로 약화될 것이다. 따라서, 픽셀들의 시퀀스의 폭에 걸친 이러한 컬러 변화의 정량화는 이 테이퍼링 영역- 즉, “테이퍼 폭”의 폭을 추정하는데 사용될 수 있다. 또한, 전술된 바와 같이, 전반적으로 테이퍼 영역은 웨이퍼의 수평면과 관련한 비-제로 기울기를 가지며, 입사 광의 각도와 카메라의 위치에 따라, 그 반사도 역시 이런 맥락으로 상이할 것이다. 후자와 관련하여, 테이퍼 영역의 기울기가 전체 반사도에 충분한 영향을 주면, 일부의 실시예들에서, 그레이 스케일 카메라를 사용하고 반사된 밝기의 차이만에 의존하여 테이퍼 폭을 측정하는 것도 가능할 수도 있다. 몇몇의 실시예들에서, 이는 낮은 각도 조사 하에서 그레이 스케일 카메라를 사용하여 수행될 수도 있다.
그럼에도 불구하고, 웨이퍼 프로세스 에지를 정확하게 검출하고 측정하기 위해 이미지 분석을 수행하는 것과 연관된 중대한 기술적인 어려움들이 존재한다. 어려움에 기여하는 제 1 인자는 웨이퍼의 에지 근방에 동시에 존재하는 다수의 상이한 프로세스 에지들의 일반적인 존재이며, 각각은 이전의 프로세싱 단계들로부터 야기된다. 다수가 존재할 수도 있으나, 오직 하나의 프로세스 에지만이 하나의 시점에서 측정되도록 의도되며, 이는 관심 프로세스 에지를 식별하고, 특정한 방위각의 각도에서 웨이퍼의 에지로부터의 그 거리를 평가하기 위한 자동화된 (또는 반자동화된) 프로토콜에 대한 문제점을 발생시킨다. 결과적으로, 많은 경우들에서, 원하는 프로세스 에지가 찾아지지 않으며, 또는 자동화된 프로토콜에 의해 실수로 식별되며, 또는 몇몇의 경우에서, 웨이퍼의 리쏘그래픽 패터닝의 특정 피처들이 유효한 프로세스 에지로 잘못 해석될 수도 있다.
복수의 프로세스 에지들의 문제를 해결하기 위해, 몇몇의 방법들이 프로세스 에지를 식별하기 위한 특정 타입의 공간적 기반을 사용하여 관심 프로세스 에지를 목표할 수도 있다. 특히, 웨이퍼 에지에 얼마나 가깝게 프로세스 에지가 발견될 것으로 예측되는지 방사상 범위 측면에서 미리 알고 있다면, 이 범위 밖의 후보들은 무시된다. 많은 경우들에서, 이러한 종류의 공간적 필터링 보다 충분히 좁은 유효한 반지름들의 예측된 범위는 관심 프로세스 에지를 명료하게 식별할 수도 있다. 다른 실시예들에서, 관심 프로세스 에지를 구별하기 위한 다른 기술은 이미지 내에 각 잠재적 프로세스 에지를 위치시키고, 그 측 상의 영역들 사이의 반사도 컨트라스트를 계산하고, 찾아질 것으로 예측된 일부 미리 결정된 값에 가장 근접한 컨트라스트를 갖는 영역을 올바른 프로세스 에지로 식별하는 것이다.
관심 프로세스 에지를 식별하고 측정하는 것과 연관된 어려움에 기여하는 제 2 인자는 웨이퍼 자체의 일반적인 광학 속성들과 관련한다. 상이한 제조사들로부터의 반도체 웨이퍼들은 통상적으로 그 표면들로 통상적으로 에칭된 대단히 다양한 전매 리쏘그래피 패터닝에 의해 매우 상이한 반사 광학 속성들을 갖는다. 이러한 기하학적 패턴들은 또한 보거나 이미징되는 각도에 따라 매우 상이한 광학 반사도를 갖는 단일 웨이퍼를 발생시킬 수도 있다. 즉, 웨이퍼의 광학 속성들은 중대한 각도상 의존성을 가질 수도 있으며, 따라서 웨이퍼 에지의 방위각상 위치 각각은 다수 상이한 반사도와 다른 광학 특성들을 갖는 생성된 이미지를 야기할 수도 있다. 이러한 고유 다양성을 상대하는 것이 도전적일 수 있다.
따라서, 다양성에도 불구하고, 올바른 프로세스 에지를 지속적으로 식별하고 측정하는 기술들 및 시스템들, 상이한 리쏘그래피 패터닝의 웨이퍼들 간의 본질적인 광학 다양성을 다루는 기술들 및 시스템이 요구된다. 웨이퍼 다양성을 다루는데 효과적인 것으로 발견된 하나의 방식은 (i) 일반적인 리쏘그래피 패터닝을 갖는 소정 세트의 웨이퍼들을 위한 웨이퍼 에지 이미징 시스템을 캘리브레이션하고, 다음으로 (ii) 시스템이 캘리브레이션되면, 웨이퍼의 에지의 복수 이미지들을 캡쳐하기 위해 다중 카메라 이미징 모드들을 사용하고, (전술된 바와 같은) 미리 결정된 조건에 따라 이미지들에 점수를 부여하고, 마지막으로 프로세스 에지 식별 및 측정에 사용되기 위해 가장 높은 점수 이미지를 마지막으로 선택하는 것이다. 실시예에 따라, 카메라는 흑백/그레이 스케일 카메라일 수도 있으며, 카메라는 컬러 카메라일 수도 있다.
따라서, 웨이퍼 에지 이미징 시스템이 이미지 최적화 서브시스템을 채용한 전기도금 및 후-전기충진 프로세싱 시스템이 본 명세서에 개시된다. 몇몇의 실시예들에서, 이러한 시스템들은 먼저 특정한 타입의 패턴 웨이퍼를 사용하여 캘리브레이션될 수도 있으며, 그리고 웨이퍼들이 프로세싱 동안 이미징되는 동안, 이미지 최적화 서브시스템은 복수의 이미징 모드들을 사용하여 생성된 이미지들을 분석하고, 최고 이미지를 산출하는 모드를 결정하고 선택하여, 이미징 처리 절차를 더 최적화하도록 작동할 수도 있다. 몇몇의 실시예에서, 이미징 시스템의 초기 캘리브레이션은 다양한 카메라 위치들 및 방향들을 테스트하는 것 - 즉, 카메라와 웨이퍼 에지 사이의 거리를 다양하게 하는 것과 카메라의 광학 각도를 다양하게 하는 것-을 포함하고, 카메라가 웨이퍼의 법선 벡터 (웨이퍼의 수평면에 법선인 벡터)와 연관하여 만들어내는 각도를 테스트하는 것을 수반할 수도 있다. 상이한 위치들 및 방향들은 예를 들어 다양한 밝은 필드 및 어두운 필드 이미징 모드들을 통해 카메라를 토글하여, 카메라 이미징 모드들의 묶음으로 각각 테스팅될 수도 있다. 다음으로, 카메라는 최상의 이미지를 산출하는 웨이퍼와 연관된 위치 및 방향으로 고정되어 캘리브레이션이 완료될 수도 있다. 카메라-웨이퍼 거리들의 통상적 범위와 효과적이라고 발견된 광학 각도들의 통상적 범위는: 약 5 내지 10, 또는 약 5 내지 80 mm, 또는 약 5 내지 50 mm 사이의 거리; 및 약 0 내지 90°, 또는 약 0 내지 30° 또는 약 0 내지 20° 사이의 광학 각도를 포함한다. 무엇이 최상의 이미지를 구성하는지를 결정하기 위한 조건들은 이하에서 더 자세하게 설명된다. 나아간 최적화와 같이, 일부의 실시예들에서 카메라의 다양한 이미징 모드들은, 패턴 웨이퍼들의 특정한 계층 상에서 저조하게 수행하는 이미징 모드들을 캘리브레이션 스테이지에서 제거하고, 우수하게 수행하는 것들을 미리 선택하도록, 테스트 웨이퍼 상에서 평가될 수도 있다.
캘리브레이션이 되면, 카메라 위치와 방향은 통상적으로 패턴 웨이퍼들의 소정의 계층에 대해서 더 이상 조정이 요구되지 않는다. 또한, 일부의 경우들에서, 카메라 위치와 방향의 동일한 캘리브레이션은 다수의 상이한 패턴 웨이퍼들의 계층들에 걸쳐 우수하게 작동할 수도 있다. 이는, 특정 범위 내에서 초기 캘리브레이션이 카메라 자체의 임의의 다양성 및 조사 서브시스템에서의 임의의 다양성을 보상하도록 설계되기 때문이며, 이러한 인자들은 물론 어떠한 웨이퍼들이 시스템에 의해 분석되는지에 의존하지 않는다. 예를 들어, 일부의 카메라들은 LED-기반의 조사 서브시스템을 가지며, LED는 프린트 회로 보드 상에 탑재되며 이는 하나의 카메라를 다른 카메라와 비교할 때, 다양한 온-축 (on-axis) 조사 모드에 의해 생성되는 라이팅에 있어서 일정량의 각도상의 다양성을 야기한다. 각도상의 다양성이 통상적으로 일 도 이내이나, 이는 그래도 캘리브레이션을 정당하게 하는데 충분하게 중요하다. 따라서, 몇몇의 실시예에서, 카메라 위치와 각도상의 방향의 캘리브레이션은 이러한 다양성을 보상할 수도 있으며, 이러한 보상은 어떠한 특정 타입의 패턴 웨이퍼가 이미징되는지에 영향을 받지 않는 경향이 있다. 물론, 이해될 것이지만, 예를 들어 소정의 실시예의 라이팅은 이러한 각도상의 다양성을 나타내지 않는 다면, 이러한 캘리브레이션은 모든 실시예들에 필수적으로 요구되는 것은 아니다.
캘리브레이션 후, 웨이퍼 에지 이미징 시스템은 복수의 미리 선택된 이미징 모드들을 사용하여 패턴 웨이퍼들의 소정의 계층 상에서 효과적으로 동작하도록 구성된다. 따라서, 여기에서 웨이퍼의 원주를 따르는 다양한 방위각상 위치들에서의 특정한 관심 프로세스 에지를 효과적으로 식별하고 측정하기 위해, 또한 몇몇의 실시예에서는 테이퍼 폭을 결정하기 위해, 이미징 시스템의 카메라는 복수의 방위각의 각도들에서 미리 선택된 이미징 모드들 각각에서 이미지를 획득하며, 다음으로 (이미징 시스템의) 이미지 최적화 서브시스템은 최상의 이미징 모드 또는 모드들을 결정하기 위한 미리 결정된 선택 조건들에 기초하여 이미지들에 점수를 매기며, 마지막으로 프로세스 에지를 검출, 식별 및 측정하기 위한 이미지 분석 로직용 가장 높은 점수 모드 (또는 모드들) 을 사용하여 생성된 이미지들을 선택한다. 몇몇의 실시예들에서, 이미지/모드 각각과 연관된 점수는 최적의 이미징 모드 또는 모드들을 선택하기 위한 중요한 조건들로 밝혀진, 웨이퍼 에지 이미지에서의 특정한 가시 피처들의 선명도에 기초할 수도 있다. 특히, 몇몇의 실시예들에서, 이미지들/모드들의 점수를 매기는데 사용되는 피처는 프로세스 에지 (또는 프로세스 에지로 잠재적으로 식별가능한 무언가) 일 수도 있으며, 보다 특정하게는, 관심 프로세스 에지일 수도 있다. 컬러 카메라를 채용하는 몇몇의 실시예들에서, 이미지 모드 각각과 연관되는 점수는 프로세스 에지의 측 상의 픽셀들 사이에서 나타내어지는 컬러 컨트라스트의 정도에 기초할 수도 있다. 가장 높은 컬러 컨트라스트를 나타내는 이미지들을 생성하는 이미징 모드 또는 모드들은 테이퍼 폭 및/또는 에지 제외 거리를 결정하는 이미지 분석 로직용으로 이용되기 위해 선택될 수도 있다.
물론, 점수 조건의 아이디어는 시스템으로 하여금 관심 프로세스 에지의 존재를 식별하고 측정하도록 하는 특정한 이미징 모드의 능력을 평가하기 위한 것이다. 몇몇의 실시예에서, 모든 가용한 모드들을 사용하여 이미지들을 획득하고, 가장 높은 점수들을 갖는 이미지들 또는 모드들을 선택하지 않고, 이미지들이 획득되면서 점수 매겨질 수도 있고, 이미지들이 미리 결정된 임계치를 초과하는 점수를 갖는다는 점이 발견되면, 이미징은 종료되고 이러한 이미지들은 웨이퍼 에지 분석에 사용된다.
따라서, 몇몇의 실시예들에서, 이미지 최적화 서브시스템은 상이한 이미징 모드들을 사용하여 이미지들을 획득하고, 이미지 선명도 및/또는 컬러 컨트라스트, 또는 다양한 이미지들의 전술된 관심 프로세스 에지와 같은 특정한 피처들의 선명도 및/또는 컬러 컨트라스트를 평가하고, 다음으로 이에 따른 이미지들/모드들을 점수 매길 수도 있다. 이에 따라, 몇몇의 실시예들에서, 에지 제외 거리 및/또는 특정한 방위각에서의 테이퍼 폭을 결정하는 이미지 분석 로직에 의해 사용된 이미지는 본질적으로 원하는 프로세스 에지의 가장 선명한 표현 및/또는 가장 높은 컬러 컨트라스트를 나타내는 표현을 포함하는 획득된 이미지이다.
몇몇의 실시예들에서, 최적의 이미징 모드는 이미지 최적화 시스템에 의해 일-웨이퍼 단위로 결정될 수도 있으며, 따라서 최적으로 결정되면, 동일한 이미징 모드는 웨이퍼의 원주를 중심으로 모든 포인트들을 분석하고 이미징하는데 사용된다는 점을 주목한다. 다른 실시예들에서, 최적화 모드는 웨이퍼의 원주를 중심으로 이미징된 포인트 대 이미징된 포인트 단위로 변하도록 허용될 수도 있으며, 따라서, 상이한 이미징 모드들은 상이한 방위각의 웨이퍼 방향들에 대해 최적으로 선택될 수도 있다. 분석적으로, 이러한 타입의 가변적인 최적화는 발견되는 가변적인 반사도를 웨이퍼를 회전시키고 상이한 방위각 각도에서 이미징함으로써 다룰 수도 있다.
웨이퍼 에지 이미징 시스템의 다양한 이미징 모드들과 관련하여, 각각은 전반적으로 다양한 이미지 캡쳐와 조사 파라미터들에 대한 미리 결정된 세팅들에 의해 특징지어질 수 있다. 예를 들어, 몇몇의 실시예들에서, 노출 시간은 얼마나 정확하게 프로세스 에지가 식별되고 측정될 수도 있는지 및 산출 웨이퍼 에지 이미지들에 나타나는 프로세스 에지의 컬러 컨트라스트 및/또는 선명도에 현저한 영향을 가지는 중요한 이미지 캡쳐 파라미터일 수도 있다. 또한, 카메라 세팅 그 자체가 아니더라도, 프로세스 에지로부터 카메라의 거리와 카메라의 광학 각도는 또한 산출되는 이미지의 질에 강한 영향을 가질 수 있는 파라미터들이며, 그래서 이들은 카메라의 특정한 동작 모드들과 연관된 이미지 캡쳐 파라미터들로 고려될 수도 있다. 그러나, 전술한 바와 같이, 카메라 위치 및 방향은 통상적으로 초기 캘리브레이션 스테이지 동안 설정되고 고정되며, 이론상 가능하기는 하지만 웨이퍼 대 웨이퍼 프로세싱 동안 조정되지 않는다.
또한, 조사 파라미터들이 중요하다. 몇몇의 실시예들에서, 웨이퍼 에지 이미징 시스템은 램프, 플래시 등과 같은 광 소스; 또는 예를 들어 카메라의 렌즈와 동심인 링의 LED (light emitting diodes) 들과 같이 전술된 임의의 광소스들을 갖는 조사 서브시스템을 포함할 수도 있다. 몇몇의 실시예들에서, 광 소소는, 테이퍼 폭 결정에 특히 유용할 수도 있는 웨이퍼 표면의 수평면과 관련한 분산 광 소스로 웨이퍼의 에지를 조사하기 위한 다양한 광 레벨들 및 모드들을 갖는 분산 광 소스일 수도 있다. 광 소스들을 거쳐서, 조사 서브시스템은 다양한 밝은 필드와 어두운 필드 조사 모드들 및 조사 강도 동에 대한 연관된 설정들을 제공할 수도 있다. 노출 시간 등에 대한 세팅들과 함께 이러한 조사 파라미터 세팅들 - 모드들, 조사 레벨들, 등-의 특정한 조합들은 특정한 이미징 모드들과 연관될 수도 있으며, 소정의 웨이퍼 및/또는 특정한 방위각 방향들을 위한 광학 이미징 모드의 선택을 통해 최적화될 수도 있다. 램프들 또는 플래시들은 종종 하나 이상의 발광 다이오드들 (LEDs) 로부터 구성될 수도 있으나, 다른 발광 재료들이 사용될 수도 있다. 웨이퍼의 에지를 조사하는데 사용되는 광은 실질적으로 백광이거나, 특정한 가시 스펙트럼 범위에 제한된 광일 수도 있다. 예를 들어, 흑백/그레이 스케일 카메라를 채용하는 몇몇의 실시예들에서, 적색 광이 웨이퍼의 에지를 조사하는데 사용될 수도 있다. 적색 광을 실질적으로 생성하는 조사 소스들은 또한 컬러 카메라들과 잘 동작한다고 발견되었다. 몇몇의 실시예들에서, 다양한 광 소스들과 관련하여 설명된 실질적으로 청색 광 또는 녹색 광이 유용할 수도 있다. 웨이퍼와 웨이퍼 상의 피처들의 전면에 광을 지향시키는 위에 설명된 조사 방법들에 더하여, 웨이퍼의 백라이팅이 웨이퍼의 외측 에지의 명확하고 선명한 에지 이미지를 생성하는데 특히 효과적이라는 것이 발견된다. 백색 및 적색 분산 백라이팅은 이러한 구성에 특히 적합하다는 것이 발견되었다.
다양한 후-프로세싱 파라미터들에 대한 세팅들은 도한 웨이퍼 에지 이미징 시스템의 이미징 방법과 연관될 수도 있으며, 프로세스 에지 결정 및 측정을 위한 보다 유용한 이미지를 생성하도록 전술된 기술들을 통해 최적화될 수도 있다. 컬러 카메라를 채용하는 웨이퍼 에지 이미징 시스템에 대하여, 이러한 후-프로세싱 파라미터들의 예시들은 다양한 수학적 변환들 (승산, 가산, 감산, 이들의 조합 등) 을 통해 이미지 내에서 적색, 청색, 녹색, 시안, 마젠타 또는 황색의 컬러 값들을 향상시키는 향상 함수들 및 한 컬러 필터링과 연관된 파라미터들, 다양한 수학적 변형들 등을 통해 다시 색조, 채도, 명도의 향상과 연관된 파라미터들을 포함한다. 이러한 컬러 향상 함수들은 픽셀대픽셀 기반에서 선택적으로, 또는 이미지의 특정한 서브 영역에 또는 전체 이미지에 걸쳐 균일하게 적용될 수도 있다. 웨이퍼 에지 이미지의 컬러 색조를 조정하는 것은 이미지와의 테이퍼 폭 결정을 특히 향상한다는 점이 발견되었다.
잘 작동한다고 발견된 파라미터 선택들과 후-프로세싱 기술들의 특정한 실시예들은 아래를 포함한다.
실시예 1 : 컬러 이미지의 색조 컴포넌트만을 추출하고, 결과 이미지를 그레이 스케일로 전환하기 위해 필터를 적용. (몇몇의 실시예들에서, 단일-컴포넌트 추출은 또한 상이한 HIS 컴포넌트와 함께 또는 RGB 컴포넌트들 중 하나와 함께 수행될 수도 있다. 몇몇의 실시예들에서, (2 개 이상의 RGB 컴포넌트들과 같은) 2개 이상의 컴포넌트들의 가중 평균이 그레이 스케일로 전환하는데 사용될 수도 있으며, 또는 복수의 컴포넌트들 사이에서 보간하는 일부의 다른 설계들이 채용될 수도 있다. 몇몇의 실시예들에서, 그레이 스케일 이미지는 컬러 픽셀들의 발광으로부터 생성될 수도 있다.)
실시예 2 : 임계치 설정, 특정 컬러 픽셀의 반전, 관심 영역에 대한 컬러 히스토그램의 특정 섹션을 삽입하거나 잘라내기 위한 히스토그램 평균화를 포함하는 다양한 이미지 향상 기술들로 전반적 픽셀 조작을 이미지에 적용. 다음으로, 이 이미지를 실시예 1로부터의 하나 이상의 기술들을 사용하여 그레이 스케일로 변환.
실시예 3 : 실시예 1에서 설명된 바와 같은 그레이 스케일로 컬러 픽셀 각각을 변환하고, 변환의 미리 정의된 한계들에 기초하여 흑 또는 백으로 변환. 예를 들어, 몇몇의 실시예들에서, (0-255 스케일을 가정할 때) 75보다 작고, 200보다 큰 모든 그레이 스케일 값들은 모두 백색으로 전환되고, 그 사이의 값들 (0-255 스케일에서 75-200) 모두는 흑색으로 변환된다.
실시예 4 : 컨트라스트를 증가시키기 위해 관심 영역에서 이웃 필터링 (neighbor filtering) 을 수행. 이웃 필터링은 그 값들 및 그와 인접하는 모든 픽셀들 (총 9개의 픽셀들) 의 값들에 기초하여 픽셀의 값을 수학적으로 전환/조작하는 것을 수반한다. 적합한 수학적 전환들은 값들을 축소하거나 연장하기 위한 함수들, 평활 함수들, 에지 향상 함수들 등에 대한 함수들을 포함할 수도 있다. 몇몇의 실시예들에서, 결과는 관심 영역에 걸쳐 원본 컬러 이미지보다 더 큰 컨트라스트의 그레이 스케일 이미지를 생성하는 것이다. 이웃 필터링은 (실시예 1에 개시된 기술들에 의한 것과 같이) 그레이 스케일로의 변환 전 또는 후에 수행될 수도 있으며, 또는 이것은 그레이 스케일 변환을 채용하지 않는 실시예들에서 수행될 수도 있다.
실시예들에 개시된 기술들과 위의 실시예들 (실시예들 1-4) 모두는 이미지의 컨트라스트를 향상시키기 위해 이미지를 프로세스하는 임의의 복수의 방식들로 조합될 수도 있다. 예를 들어, 실시예 1의 색조 컴포넌트 추출과 그레이 스케일 변환은 실시예 2-4와 관련하여 개시된 이미지 프로세싱 기술들 모두와 조합될 수도 있다.
따라서, (무엇이 프로세스 에지의 측 상에서 픽셀들 사이의 가장 높은 컨트라스트를 갖는 이미지들을 생성하는지를 결정하도록 평가되는) 복수의 이미징 모드는 (실시예 1-4에서 설명된 바와 같이) 앞의 후-프로세싱 기술들과 관련한 임의의 파라미터에 대한 특정한 세팅들 및/또는 컬러 색조에 대한 특정한 세팅들을 포함할 수도 있다. 물론, 당업자라면, 몇몇의 경우들에서, 본 명세서에서 후-프로세싱 기술, 파라미터 또는 모드로 지칭되는 것들이 이미지 캡쳐 동작 자체 동안 대체하여 채용될 수 있다는 점을 이해할 것이다.
도 8은 이미지 최적화 서브시스템 및 웨이퍼 에지 이미징 시스템의 다양한 실시예들에 의해 수행되는 동작들의 시퀀스를 개략적으로 예시하는 흐름도를 나타낸다. 동작들의 시퀀스는 패터닝된 웨이퍼들의 소정의 계층에 대해 웨이퍼 에지 이미징 시스템의 캘리브레이션(820) 으로 시작 (810) 한다. 몇몇의 실시예들에서, 이는 전술한 바와 같이, 웨이퍼 에지에 대한 각도의 방향과 카메라의 위치를 테스트하고 설정하는 것을 수반한다. 이미징 시스템이 캘리브레이션된 후, 전기도금 시스템 또는 후-전기충진 프로세싱 시스템은 웨이퍼 생산으로 프로세싱 실행들을 통상적으로 시작한다. 웨이퍼 생산의 프로세싱, 예컨대 전기도금 후, EBR 후 등 동안의 몇몇의 포인트에서, 웨이퍼는 이미징을 위한 회전 가능한 기판 홀더 상에 로딩 (830) 될 수도 있다. 전술한 바와 같이, 몇몇의 실시예들에서, 회전가능한 기판 홀더는 웨이퍼 에지 이미징 시스템 (도 5 참조) 내의 지정된 기판 홀더일 수도 있으며, 다른 실시예들에서는, 이미지 획득을 위해 웨이퍼를 홀드하고 회전하는데 사용되는 기판 홀더가 EBR 모듈 (도 7 참조) 내에서 EBR 동안 웨이퍼를 홀딩하는데 사용되는 것과 동일하다. 이미징 모드는 단계 832에서 이미지 최적화 서브시스템에 의해 설정되며, 단계 834에서, 웨이퍼는 회전되며, 웨이퍼 에지의 복수의 방위각상으로 분리된 이미지들은 이미징 시스템의 카메라에 의해 획득된다.
획득 후, 이미지들이 획득되며, 단계 836에서 품질 점수를 부여받으며, 단계 838에서 이미지들이 단계 840에서의 프로세스 에지 식별 및 측정을 프로세싱하는데 충분히 높은 품질을 갖는 이미지들인지에 대한 결정이 이미지 최적화 시스템에 의해 만들어진다. 몇몇의 실시예들에서, 이미지들의 점수가 도 8에서 지시되는 것과 같이 최소 미리 결정된 임계치 위에 있으면, 이미지 품질은 충분한 품질로 결정된다. 점수가 임계치 아래에 있으면, 이미지 최적화 시스템은 단계 832로 돌아가고, 다음의 이미징 모드에 카메라를 설정한다. 복수의 방위각상 분리된 이미지들은 단계 838에서 최소 임계치 위의 점수가 달성될 때까지 다음으로 재획득 되고 (834), 다시 점수매겨지고 (836) 등이 수행된다. 물론, 몇몇의 실시예들에서, 이미징 시스템은 미리 선택된 이미징 모드들 모두를 먼저 사용하여 모든 이미지들을 단순히 획득하고, 그 다음 이미지 최적화 서브시스템이 어떤 이미지들 및/또는 이미징 모드들이 최적인지를 결정하게 할 수도 있다.
고-품질 이미지들의 충분한 세트가 복수의 방위각상의 위치들에서 획득되면, 단계 840에서, 이미지들은 분석되고, 관심 프로세스 에지가 식별되고 측정된다. 몇몇의 실시예들에서, 관심 프로세스 에지는, 전술된 바와 같이, 방사상 값들의 특정 범위 내에서 발견된다고 예측되며, 분석의 일부는 이 방사상 범위 내에서 (다행히도 유니크한) 프로세스 에지를 식별하고, 그렇지 않은 것들을 무시한다. 이 방식에서, 관심 프로세스 에지가 식별되고 측정되며, 이것에서 에지 제외 길이가 단계 850에서 계산된다. 단계 850의 웨이퍼 에지 분석의 나아간 양태는 종종 전술된 동심 분석이다. 몇몇의 실시예들에서, 동심 분석의 결과들은 전기도금/후-전기충진 프로세싱 시스템의 하나 이상의 모듈들에서 프로세싱되는 웨이퍼들의 센터링 (cantering) 을 조정하도록 단계 852에서 사용될 수도 있다. 도 8의 흐름도와 관련하여 설명된 이전의 다양한 단계들이 본 실시예에 따라 선택적일 수도 있으나, 후-동심 분석 센터링 조정의 선택적인 본질은 도 8에서의 단계 852에 나타나는 점선 박스에 의해 명확하게 지시된다. 웨이퍼 에지 이미징 시스템은 웨이퍼 에지 분석 (850) 을 수행하며, 선택적인 센터링 조정 (852)을 수행하며, 시스템은 다른 웨이퍼가 단계 860에서의 이미지 분석을 할 준비가 되었는지를 결정하는 동시에 단계 830으로 돌아가 이미지 분석을 위해 그 웨이퍼를 로딩하여 진행할 수도 있다. 이 방법에서, 동작들 830 내지 840, 850 및 820의 전체 시퀀스는 다음 웨이퍼에서 반복된다. 모든 웨이퍼들이 이미징되고, 분석되는 경우, 처리 절차가 단계 870에서 완료된다.
컨트롤러들
위의 도 8을 참조하여 설명된 동작들과 같은 본 명세서에서 설명된, 웨이퍼 에지 이미지 프로세싱 및 분석 동작들은 웨이퍼 에지 이미징 시스템 및/또는 이미지 최적화 서브시스템의 컨트롤러 상에 귀속할 수도 있고, 및/또는 이들 중 하나 또는 모두 시스템들과 연관된 컨트롤러에 의해 판독가능하고 컨트롤러들로부터 액세스 가능한 몇몇의 휴대용 비-일시적인 매체 상에 귀속할 수도 있는 프로그램 지시들 내에서 구현될 수도 있다. 몇몇의 실시예들에서, 이미지 프로세싱 시스템이 통합되는 전술한 시스템들과 연관된 컨트롤러는 전기도금 시스템 또는 후-전기충진 프로세싱 시스템 전체를 동작시키는 시스템 컨트롤러의 하나 이상의 서브-컴포넌트들을 나타낼 수도 있다. 다른 실시예들에서, 본 명세서에서 개시된 이미지 프로세싱 및 분석 동작들과 연관된 프로그램 지시들은 카메라 자체 (소프트웨어 또는 하드웨어로) 상에 귀속할 수도 있으며, 전기도금 및/또는 후-전기충진 모듈을 동작시키는 시스템 컨트롤러와는 대조되는 다른 일부의 컴포넌트 상에 귀속할 수 있다.
웨이퍼 에지 이미징 시스템을 동작시키는 컨트롤러는 장치의 다양한 컴포넌트들, 모듈들, 서브시스템들 등으로부터 피드백 신호들을 수신할 수도 있으며, 동일하거나 다른 컴포넌트들, 모듈들, 또는 서브시스템들로 제어 신호들을 공급할 수도 있다. 예를 들어, 컨트롤러는 전기도금 또는 후-전기충진 시스템의 일부인, 전기도금 기판 홀더들, 로봇들, 세정 시스템들, 후-전기충진 모듈 등의 동작을 제어할 수도 있다. 특정 실시예들에서, 컨트롤러는 다양한 모듈 사이에서 웨이퍼들을 이동시키는 로봇들과 다양한 프로세싱 모듈들의 동작을 동기화할 수도 있다.
컨트롤러는 통상적으로 하나 이상의 프로세서들 및 하나 이상의 메모리 디바이스들을 포함할 수도 있다. 프로세서는 중앙 처리 장치 (CPU) 또는 컴퓨터, 아날로그 및/또는 디지털 입/출력 연결들, 스테퍼 모터 컨트롤러 보드들, 및 다른 유사한 컴포넌트들을 포함할 수도 있다. 적합한 제어 동작들을 구현하기 위한 머신 판독 가능한 프로그램 지시들은 프로세서 상에서 실행된다. 머신 판독 가능한 지시들은 컨트롤러와 연관된 메모리 디바이스들 상에 저장될 수도 있으며, 이들은 네트워크에 걸쳐 제공될 수도 있다.
특정한 실시예들에서, 컨트롤러는 전술된 웨이퍼 에지 이미징 시스템들의 동작을 포함하는 전술된 전기도금 및/또는 후-전기충진 프로세싱 시스템들의 작동들의 전부 또는 대부분을 제어한다. 컨트롤러는 프로세싱 단계들, 압력 레벨들, 가스 흐름 레이트들 및 특정한 동작들의 다른 파라미터들의 타이밍을 제어하기 위한 지시들의 세터들을 포함하는 시스템 제어 소프트웨어를 실행한다. 컨트롤러와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들, 스크립트들 또는 루틴들은 몇몇의 실시예들 내에서 채용될 수도 있다.
통상적으로, 시스템 컨트롤러와 연관된 사용자 인터페이스가 존재한다. 사용자 인터페이스는 웨이퍼 에지 이미징 시스템 등에 의해 획득된 웨이퍼의 에지의 프로세스 조건들, 이미지들을 표시하기 위한 표시 스크린 및 그래픽 소프트웨어를 포함할 수도 있다. 또한, 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 및 다른 유사한 컴포넌트들과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
위의 동작들을 제어하기 위한 컴퓨터 프로그램 코드는 예를 들어, 어셈블리 언어, C, C++, 파스칼, 포트란 또는 다른 것들과 같은 임의의 통상적인 컴퓨터 판독가능 프로그래밍 언어로 작성될 수 있다. 컴파일된 객체 코드 또는 스크립트는 프로그램 내에서 식별되는 타스크들을 수행하도록 프로세서에 의해 실행된다.
프로세스들을 모니터링하기 위한 신호들은 컨트롤러의 아날로그 및/또는 디지털 신호 연결들에 의해 제공될 수도 있다. 프로세스들을 제어하기 위한 신호들은 컨트롤러의 아날로그 및 디지털 출력 연결들 상에서 출력된다.
포토리쏘그래피 패터닝
본 명세서에서 전술된 장치/프로세스는 예를 들어 반도체 디바이스들, 디스플레이들, LED들, 광전지 패널들 등의 제조 또는 제작을 위한 포토리쏘그래픽 패터닝 툴들 또는 프로세스들과 연관되어 사용될 수도 있다. 통상적으로, 필수적이지는 않으나 이러한 툴들/프로세스들은 일반적인 제작 설비들에서 함께 사용되거나 실시될 것이다. 막의 리쏘그래픽 패터닝은 통상적으로 이하의 동작들의 일부 또는 모두를 포함하며, 동작 각각은 다수의 가능한 툴들로 사용가능하게 된다: (1) 스프레이-온 툴 또는 스핀-온 툴을 사용하여 워크피스, 즉, 기판 상에 포토리지스트를 도포, (2) 핫 플레이트 또는 퍼나스 (furnace) 또는 UV 경화 툴을 사용하여 포토리지스트를 경화, (3) 웨이퍼 스테퍼와 같은 툴로 가시 또는 UV 또는 X-ray 광에 포토리지스트를 노출, (4) 습식 벤치와 같은 툴을 사용하여 선택적으로 리지스트를 제거하고 패터닝하도록 리지스트를 현상, (5) 건식 또는 플라즈마-도움 에칭 툴을 사용하여 아래의 막 또는 워크피스에 리지스트 패턴을 전사; 및 (6) RF 또는 마이크로웨이브 플라즈마 리지스트 스트리퍼와 같은 툴을 사용하여 리지스트를 제거.
다른 실시예들
명료함과 이해를 향상시키기 위한 목적으로 특정한 실시예들의 내용 내에서 앞에 개시된 프로세스들, 방법들, 시스템들 및 장치들이 구체적으로 설명되나, 당업자에게는 본 개시의 사상과 범위 내에서의 이러한 프로세스들, 방법들, 시스템들 및 장치들을 구현하는 많은 대체적인 방법들이 있다는 점이 명백할 것이다. 따라서, 본 명세서에서 설명된 실시예들은 개시된 진보한 특징들이 제한하거나 한정적으로 읽히기 보다는 예시적으로 읽히기 위한 것이며, 첨부된 청구항들의 범위를 과도하게 제한하기 위한 허용가능한 기반으로 사용되기 위한 것이 아니다.

Claims (45)

  1. 측면 에지를 갖는 원형인 웨이퍼 상에 금속 층을 형성하기 위한 전기도금 시스템으로서,
    전기도금 모듈, 에지 베벨 제거 모듈 (edge bevel removal module), 웨이퍼 에지 이미징 (imaging) 시스템 및 오류 식별 및 보고 로직 (fault identification and reporting logic) 을 포함하고,
    상기 전기도금 모듈은,
    전기도금 동안 애노드 (anode) 와 전기도금 용액을 수용하기 위한 셀; 및
    전기도금 동안 상기 전기도금 용액 내에서 상기 웨이퍼를 홀딩하고 상기 웨이퍼를 회전시키기 위한 웨이퍼 홀더를 포함하고,
    상기 에지 베벨 제거 모듈은,
    상기 웨이퍼를 홀딩하고 회전시키기 위한 웨이퍼 홀더; 및
    상기 전기도금 모듈 내에서의 전기도금 후에 에지 베벨 영역으로부터 전기도금된 금속을 제거하도록 상기 웨이퍼 홀더 상에서 상기 웨이퍼가 홀딩되어 회전되는 동안 상기 웨이퍼의 상기 에지 베벨 영역으로 에천트를 전달하기 위한 장치를 포함하고,
    상기 웨이퍼 에지 이미징 시스템은,
    상기 웨이퍼를 홀딩하고 상이한 방위각상 방향들 (azimuthal orientations) 에 걸쳐 상기 웨이퍼를 회전시키기 위한 웨이퍼 홀더;
    상기 웨이퍼가 상기 이미징 시스템의 상기 웨이퍼 홀더 상에 홀딩되어 상이한 방위각상 방향들에 걸쳐 회전되는 동안 상기 웨이퍼의 프로세스 에지 (process edge) 의 복수의 방위각상 분리된 이미지들을 얻기 위해 지향된 (oriented) 카메라로서, 상기 프로세스 에지는 상기 웨이퍼 상에 형성된 상기 금속 층의 외부 에지에 대응하고, 상기 카메라는 칼라 카메라이고, 상기 칼라 카메라에 의해 생성되는 각각의 이미지는 픽셀들의 어레이로서 나타내어지고, 각각의 픽셀은 적어도 3개의 칼라 값들을 포함하는, 상기 카메라; 및
    상기 복수의 방위각상 분리된 이미지들로부터의 에지 제외 거리 (edge exclusion distance) 를 결정하기 위한 이미지 분석 로직으로서, 상기 에지 제외 거리는 상기 웨이퍼의 에지 및 상기 프로세스 에지 간의 거리이고, 상기 이미지 분석 로직은 상기 에지 베벨 제거 모듈에 의해 상기 웨이퍼 상에서 에지 베벨 제거 (EBR) 가 수행되었는지 여부를 상기 복수의 방위각상 분리된 이미지들로부터 결정하기 위한 EBR 감지 로직을 더 포함하는, 상기 이미지 분석 로직을 포함하고,
    상기 오류 식별 및 보고 로직은,
    상기 이미지 분석 로직이 EBR이 수행되지 않았다는 것을 결정한 경우 상기 전기도금 시스템의 조작자 (operator) 에게 에러를 알리기 위한 것인, 전기도금 시스템.
  2. 제1 항에 있어서,
    상기 이미지 분석 로직이 에지 제외 거리가 미리 결정된 범위 바깥에 있는 것으로 결정한 경우, 상기 전기도금 시스템의 조작자에게 에러를 알리기 위한 오류 확인 및 보고 로직 (fault identification and reporting logic) 을 더 포함하는, 전기도금 시스템.
  3. 제1 항에 있어서,
    상기 이미지 분석 로직은 복수의 방위각상 분리된 에지 제외 거리들을 상기 복수의 방위각상 분리된 이미지들로부터 결정하고,
    각각의 에지 제외 거리는 특정 방위각 각도에서의 상기 웨이퍼의 측면 에지와 상기 프로세스 에지 간의 거리인, 전기도금 시스템.
  4. 제3 항에 있어서,
    상기 이미지 분석 로직은, 상이한 방위각 각도들에 걸쳐 상기 복수의 에지 제외 거리들의 통계적 변동 (statistical variation) 을 나타내는 메트릭 (metric) 이 미리 결정된 임계치 (threshold value) 이내인 경우에는 상기 웨이퍼의 측면 에지 및 이미지된 프로세스 에지가 동심 (concentric) 이고 상기 메트릭이 상기 임계치를 초과한 경우에는 비-동심 (non-concentric) 이라고 판정하기 위한 동심도 분석 로직을 더 포함하는, 전기도금 시스템.
  5. 제4 항에 있어서,
    상기 메트릭은 상이한 방위각 각도들에 걸쳐서의 상기 에지 제외 거리들의 표준 편차인, 전기도금 시스템.
  6. 제4 항에 있어서,
    최근에 이미지된 웨이퍼의 측면 에지 및 프로세스 에지가 비-동심이라고 판정된 경우, 상기 전기도금 모듈 내에서 1 이상의 후속하여 프로세스되는 웨이퍼들의 센터링 (centering) 을 조정하기 위한 웨이퍼 센터링 조정 로직 (wafer centering adjustment logic) 을 더 포함하는, 전기도금 시스템.
  7. 제4 항에 있어서,
    상기 동심도 분석 로직이 이미지된 웨이퍼의 측면 에지 및 프로세스 에지가 비-동심이라고 판정한 경우, 상기 전기도금 시스템의 조작자에게 에러를 알리기 위한 오류 식별 및 보고 로직 (fault identification and reporting logic) 을 더 포함하는, 전기도금 시스템.
  8. 제1 항에 있어서,
    상기 이미지 분석 로직은, 상기 프로세스 에지의 이미지들을 분석하고 상기 이미지들에서 상기 프로세스 에지의 선명도 (sharpness) 를 결정하기 위한 선명도 분석 로직을 더 포함하는, 전기도금 시스템.
  9. 제1 항에 있어서,
    상기 웨이퍼 에지 이미징 시스템은 복수의 이미징 모드들로 동작하도록, 그리고 상기 복수의 이미징 모드들을 사용하여 상기 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻도록 구성되고,
    상기 웨이퍼 에지 이미징 시스템은, 가장 선명한 (sharpest) 상기 프로세스 에지의 이미지들을 생성하는 이미징 모드를 결정하고, 에지 제외 거리를 결정하기 위해 상기 이미지 분석 로직에 의한 사용을 위해 가장 선명한 상기 프로세스 에지의 이미지들을 생성하는 상기 이미징 모드를 이용하여 생성되는 이미지들을 선택하기 위한 이미지 최적화 서브시스템 (image optimization subsystem) 을 더 포함하는, 전기도금 시스템.
  10. 제9 항에 있어서,
    상기 웨이퍼 에지 이미징 시스템은 조정가능한 조명 강도를 가진 광원을 가지는 조명 서브시스템을 포함하고, 상기 복수의 이미징 모드들은 조명 강도 및 노출 시간들을 위한 셋팅들 (settings) 의 개별적인 조합들을 포함하는, 전기도금 시스템.
  11. 제1 항에 있어서,
    상기 웨이퍼 에지 이미징 시스템은, 상기 웨이퍼의 표면의 수평 평면에 대해 디퓨즈 로우 앵글 광 (diffuse low angle light) 또는 디퓨즈 온-액시스 광 (diffuse on-axis light) 중 어느 하나를 포함하는 광으로 상기 웨이퍼의 측면 에지를 비추기 위한 디퓨즈 광원을 가지는 조명 서브시스템을 더 포함하는, 전기도금 시스템.
  12. 제1 항에 있어서,
    상기 이미지 분석 로직은 상기 복수의 방위각상 분리된 이미지들로부터 상기 프로세스 에지의 테이퍼 폭 (taper width) 을 결정하기 위한 로직을 더 포함하는, 전기도금 시스템.
  13. 제1 항에 있어서,
    상기 칼라 카메라에 의해 생성된 각각의 상기 이미지들은 픽셀 (pixel) 들의 어레이 (array) 로서 나타내어지고, 각각의 픽셀은 적어도 3개의 칼라 값들을 포함하는, 전기도금 시스템.
  14. 제13 항에 있어서,
    상기 복수의 방위각상 분리된 이미지들에서, 상기 프로세스 에지는 인접하는 픽셀들 간에서 가장 큰 칼라 콘트라스트 (color contrast) 를 가지는 좁은 영역으로 인정되는 (identified), 전기도금 시스템.
  15. 제14 항에 있어서,
    상기 이미지 분석 로직은 상기 복수의 방위각상 분리된 이미지들로부터 상기 프로세스 에지의 테이퍼 폭을 결정하기 위한 로직을 더 포함하고,
    상기 웨이퍼 에지 이미징 시스템은, 복수의 이미징 모드들로 동작하도록, 그리고 상기 복수의 이미징 모드들을 사용하여 상기 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻도록 구성되고,
    상기 웨이퍼 에지 이미징 시스템은, 상기 프로세스 에지의 양면 (either side) 상의 픽셀들 간에서 가장 큰 칼라 콘트라스트를 가지는 상기 프로세스 에지의 이미지들을 생성하는 이미징 모드를 결정하고, 상기 테이퍼 폭을 결정하기 위해 상기 이미지 분석 로직에 의한 사용을 위해 상기 프로세스 에지의 양면 상의 픽셀들 간에서 가장 큰 칼라 콘트라스트를 가지는 상기 프로세스 에지의 이미지들을 생성하는 상기 이미징 모드를 이용하여 생성되는 이미지들을 선택하기 위한 이미지 최적화 서브시스템을 더 포함하는, 전기도금 시스템.
  16. 제15 항에 있어서,
    상기 웨이퍼 에지 이미징 시스템은 상기 웨이퍼의 표면의 수평 평면에 대하여 디퓨즈 로우 앵글 광으로 상기 웨이퍼의 측면 에지를 비추기 위한 디퓨즈 광원을 가지는 조명 서브시스템을 더 포함하고,
    상기 웨이퍼 에지 이미징 시스템의 복수의 이미징 모드들은 조명 강도, 및 노출 시간들에 대한 셋팅들의 개별적인 조합들을 포함하는, 전기도금 시스템.
  17. 제16 항에 있어서,
    상기 복수의 이미징 모드들은 칼라 색조 (hue), 포화 (saturation), 및 강도 (intensity) 를 위한 개별적인 셋팅들을 더 포함하는, 전기도금 시스템.
  18. 제1 항에 있어서,
    상기 웨이퍼 에지 이미징 시스템의 상기 웨이퍼 홀더는 상기 에지 베벨 제거 모듈의 상기 웨이퍼 홀더인, 전기도금 시스템.
  19. 제1 항에 있어서,
    상기 EBR 감지 로직은, 상기 웨이퍼의 상기 측면 에지 근처에서 측정된 1 이상의 픽셀들에서 상기 칼라 카메라에 의해 측정된 3개의 칼라 값들 중 1 이상 및 금속 층이 존재하지 않는 웨이퍼 상의 지점에서 칼라를 가리키는 1 이상의 저장된 참조 칼라 값들 간의 차이에 기초하여 EBR이 수행되었는지 여부를 판정하는, 전기도금 시스템.
  20. 제19 항에 있어서,
    상기 금속은 구리인, 전기도금 시스템.
  21. 제1 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 에지 제외 거리가 참조로 결정되는 상기 프로세스 에지는, 상기 웨이퍼의 측면 에지로부터 안쪽으로 미리 결정된 방사상 범위 이내의 상기 프로세스 에지의 위치에 기초하여 상기 이미지 분석 로직에 의한 분석을 위해 선택되는, 전기도금 시스템.
  22. 원형인 웨이퍼를 처리하기 위한 방법으로서,
    웨이퍼의 프로세스 에지를 형성하는 상기 웨이퍼 상에서 프로세싱 동작을 수행하는 단계;
    복수의 방위각상 방향들에 걸쳐 상기 웨이퍼를 회전시키는 단계;
    상기 웨이퍼가 상기 복수의 방위각상 방향들에 걸쳐 회전되는 동안 상기 웨이퍼의 상기 프로세스 에지의 복수의 방위각상 분리된 칼라 이미지들을 얻는 단계로서, 칼라 카메라에 의해 생성되는 각각의 이미지는 픽셀들의 어레이로서 나타내어지고, 각각의 픽셀은 적어도 3개의 칼라 값들을 포함하는, 상기 복수의 방위각상 분리된 칼라 이미지들을 얻는 단계;
    상기 이미지들 내의 인접한 픽셀들 간에서 가장 높은 콘트라스트 (contrast) 를 갖는 영역으로 상기 복수의 방위각상 분리된 이미지들에서의 웨이퍼의 프로세스 에지를 식별하는 단계;
    상기 식별된 프로세스 에지를 상기 이미지들에서 나타나는 상기 웨이퍼의 측면 에지와 비교함으로써 상기 복수의 방위각상 분리된 이미지들로부터 에지 제외 거리를 결정하는 단계;
    에지 베벨 제거 모듈에 의해 상기 웨이퍼 상에서 에지 베벨 제거 (EBR) 가 수행되었는지 여부를 상기 복수의 방위각상 분리된 이미지들로부터 결정하는 단계로서, 상기 에지 베벨 제거 모듈은, 상기 웨이퍼를 홀딩하고 회전시키기 위한 웨이퍼 홀더 및 에지 베벨 영역으로부터 전기도금된 금속을 제거하도록 상기 에지 베벨 제거 모듈의 상기 웨이퍼 홀더 상에서 상기 웨이퍼가 홀딩되어 회전되는 동안 상기 웨이퍼의 상기 에지 베벨 영역으로 에천트를 전달하기 위한 장치를 포함하는, 상기 에지 베벨 제거 (EBR) 가 수행되었는지 여부를 결정하는 단계; 및
    상기 에지 제외 거리가 미리 결정된 범위 바깥인 것을 알리는 단계를 포함하는, 웨이퍼를 처리하기 위한 방법.
  23. 제22 항에 있어서,
    상기 프로세싱 동작은 전기도금인, 웨이퍼를 처리하기 위한 방법.
  24. 제22 항에 있어서,
    상기 프로세싱 동작은 에지 베벨 제거인, 웨이퍼를 처리하기 위한 방법.
  25. 반도체 프로세싱 시스템으로서,
    웨이퍼를 홀딩하고 상이한 방위각상 방향들에 걸쳐 회전시키기 위한 웨이퍼 홀더;
    이미징 시스템의 상기 웨이퍼 홀더 상에 상기 웨이퍼가 홀딩되어 상이한 방위각상 방향들에 걸쳐 회전되는 동안 상기 웨이퍼의 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻기 위해 지향된 카메라로서, 상기 프로세스 에지는 상기 웨이퍼 상에 형성된 금속 층의 외부 에지에 대응하고, 상기 카메라는 칼라 카메라이고, 상기 칼라 카메라에 의해 생성되는 각각의 이미지는 픽셀들의 어레이로서 나타내어지고, 각각의 픽셀은 적어도 3개의 칼라 값들을 포함하는, 상기 카메라; 및
    상기 복수의 방위각상 분리된 이미지들로부터의 에지 제외 거리를 결정하기 위한 이미지 분석 로직으로서, 상기 에지 제외 거리는 상기 웨이퍼의 에지 및 상기 프로세스 에지 간의 거리인, 상기 이미지 분석 로직을 포함하는, 시스템.
  26. 제 25 항에 있어서,
    오류 식별 및 보고 로직; 및
    에지 베벨 제거 모듈을 더 포함하고,
    상기 에지 베벨 제거 모듈은,
    상기 웨이퍼를 홀딩하고 회전시키기 위한 웨이퍼 홀더; 및
    전기도금 모듈 내에서의 전기도금 후에 에지 베벨 영역으로부터 전기도금된 금속을 제거하도록 상기 웨이퍼 홀더 상에서 상기 웨이퍼가 홀딩되어 회전되는 동안 상기 웨이퍼의 상기 에지 베벨 영역으로 에천트를 전달하기 위한 장치를 포함하고,
    상기 이미지 분석 로직은 상기 에지 베벨 제거 모듈에 의해 상기 웨이퍼 상에서 에지 베벨 제거 (EBR) 이 수행되었는지 여부를 상기 복수의 방위각상 분리된 이미지들로부터 결정하기 위한 EBR 감지 로직을 더 포함하고,
    상기 오류 식별 및 보고 로직은 상기 이미지 분석 로직이 EBR이 수행되지 않았다는 것을 결정한 경우 상기 시스템의 조작자에게 에러를 알리기 위한 것인, 시스템.
  27. 제 26 항에 있어서,
    상기 웨이퍼 홀더는 상기 에지 베벨 제거 모듈의 상기 웨이퍼 홀더인, 시스템.
  28. 제25 항에 있어서,
    상기 이미지 분석 로직이 에지 제외 거리가 미리 결정된 범위 바깥에 있는 것으로 결정한 경우, 상기 시스템의 조작자에게 에러를 알리기 위한 오류 확인 및 보고 로직을 더 포함하는, 시스템.
  29. 제25 항에 있어서,
    상기 이미지 분석 로직은 복수의 방위각상 분리된 에지 제외 거리들을 상기 복수의 방위각상 분리된 이미지들로부터 결정하고,
    각각의 에지 제외 거리는 특정 방위각 각도에서의 상기 웨이퍼의 측면 에지와 상기 프로세스 에지 간의 거리인, 시스템.
  30. 제29 항에 있어서,
    상기 이미지 분석 로직은, 상이한 방위각 각도들에 걸쳐 상기 복수의 에지 제외 거리들의 통계적 변동을 나타내는 메트릭이 미리 결정된 임계치 이내인 경우에는 상기 웨이퍼의 측면 에지 및 이미지된 프로세스 에지가 동심이고 상기 메트릭이 상기 임계치를 초과한 경우에는 비-동심이라고 판정하기 위한 동심도 분석 로직을 더 포함하는, 시스템.
  31. 제30 항에 있어서,
    상기 메트릭은 상이한 방위각 각도들에 걸쳐서의 상기 에지 제외 거리들의 표준 편차인, 시스템.
  32. 제30 항에 있어서,
    상기 동심도 분석 로직이 이미지된 웨이퍼의 측면 에지 및 프로세스 에지가 비-동심이라고 판정한 경우, 상기 시스템의 조작자에게 에러를 알리기 위한 오류 식별 및 보고 로직을 더 포함하는, 시스템.
  33. 제25 항에 있어서,
    상기 이미지 분석 로직은, 상기 프로세스 에지의 이미지들을 분석하고 상기 이미지들에서 상기 프로세스 에지의 선명도를 결정하기 위한 선명도 분석 로직을 더 포함하는, 시스템.
  34. 제25 항에 있어서,
    상기 시스템은 복수의 이미징 모드들로 동작하도록, 그리고 상기 복수의 이미징 모드들을 사용하여 상기 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻도록 구성되고,
    상기 시스템은, 가장 선명한 상기 프로세스 에지의 이미지들을 생성하는 이미징 모드를 결정하고, 에지 제외 거리를 결정하기 위해 상기 이미지 분석 로직에 의한 사용을 위해 가장 선명한 상기 프로세스 에지의 이미지들을 생성하는 상기 이미징 모드를 이용하여 생성되는 이미지들을 선택하기 위한 이미지 최적화 서브시스템을 더 포함하는, 시스템.
  35. 제34 항에 있어서,
    조정가능한 조명 강도를 가진 광원을 가지는 조명 서브시스템을 더 포함하고, 상기 복수의 이미징 모드들은 조명 강도 및 노출 시간들에 대한 셋팅들의 개별적인 조합들을 포함하는, 시스템.
  36. 제25 항에 있어서,
    상기 웨이퍼의 표면의 수평 평면에 대해 디퓨즈 로우 앵글 광 또는 디퓨즈 온-액시스 광 중 어느 하나를 포함하는 광으로 상기 웨이퍼의 측면 에지를 비추기 위한 디퓨즈 광원을 가지는 조명 서브시스템을 더 포함하는, 시스템.
  37. 제25 항에 있어서,
    상기 이미지 분석 로직은 상기 복수의 방위각상 분리된 이미지들로부터 상기 프로세스 에지의 테이퍼 폭을 결정하기 위한 로직을 더 포함하는, 시스템.
  38. 제25 항에 있어서,
    상기 칼라 카메라에 의해 생성된 각각의 상기 이미지들은 픽셀들의 어레이로서 나타내어지고, 각각의 픽셀은 적어도 3개의 칼라 값들을 포함하는, 시스템.
  39. 제38 항에 있어서,
    상기 복수의 방위각상 분리된 이미지들에서, 상기 프로세스 에지는 인접하는 픽셀들 간에서 가장 큰 칼라 콘트라스트를 가지는 좁은 영역으로 인정되는, 시스템.
  40. 제39 항에 있어서,
    상기 이미지 분석 로직은 상기 복수의 방위각상 분리된 이미지들로부터 상기 프로세스 에지의 테이퍼 폭을 결정하기 위한 로직을 더 포함하고,
    상기 시스템은, 복수의 이미징 모드들로 동작하도록, 그리고 상기 복수의 이미징 모드들을 사용하여 상기 프로세스 에지의 복수의 방위각상 분리된 이미지들을 얻도록 구성되고,
    상기 시스템은, 상기 프로세스 에지의 양면 상의 픽셀들 간에서 가장 큰 칼라 콘트라스트를 가지는 상기 프로세스 에지의 이미지들을 생성하는 이미징 모드를 결정하고, 상기 테이퍼 폭을 결정하기 위해 상기 이미지 분석 로직에 의한 사용을 위해 상기 프로세스 에지의 양면 상의 픽셀들 간에서 가장 큰 칼라 콘트라스트를 가지는 상기 프로세스 에지의 이미지들을 생성하는 상기 이미징 모드를 이용하여 생성되는 이미지들을 선택하기 위한 이미지 최적화 서브시스템을 더 포함하는, 시스템.
  41. 제40 항에 있어서,
    상기 시스템은 상기 웨이퍼의 표면의 수평 평면에 대하여 디퓨즈 로우 앵글 광으로 상기 웨이퍼의 측면 에지를 비추기 위한 디퓨즈 광원을 가지는 조명 서브시스템을 더 포함하고,
    상기 복수의 이미징 모드들은 조명 강도, 및 노출 시간들에 대한 셋팅들의 개별적인 조합들을 포함하는, 시스템.
  42. 제41 항에 있어서,
    상기 복수의 이미징 모드들은 칼라 색조, 포화, 및 강도를 위한 개별적인 셋팅들을 더 포함하는, 시스템.
  43. 제26 항에 있어서,
    상기 EBR 감지 로직은, 상기 웨이퍼의 측면 에지 근처에서 측정된 1 이상의 픽셀들에서 상기 칼라 카메라에 의해 측정된 3개의 칼라 값들 중 1 이상 및 금속 층이 존재하지 않는 웨이퍼 상의 지점에서 칼라를 가리키는 1 이상의 저장된 참조 칼라 값들 간의 차이에 기초하여 EBR이 수행되었는지 여부를 판정하는, 시스템.
  44. 제43 항에 있어서,
    상기 금속은 구리인, 시스템.
  45. 제25 항 내지 제36 항 중 어느 한 항에 있어서,
    상기 에지 제외 거리가 참조로 결정되는 상기 프로세스 에지는, 상기 웨이퍼의 측면 에지로부터 안쪽으로 미리 결정된 방사상 범위 이내의 상기 프로세스 에지의 위치에 기초하여 상기 이미지 분석 로직에 의한 분석을 위해 선택되는, 시스템.
KR1020140079328A 2013-06-26 2014-06-26 반도체 프로세싱 시스템들 및 방법들 KR102335881B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/928,141 US9809898B2 (en) 2013-06-26 2013-06-26 Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems
US13/928,141 2013-06-26

Publications (2)

Publication Number Publication Date
KR20150001687A KR20150001687A (ko) 2015-01-06
KR102335881B1 true KR102335881B1 (ko) 2021-12-06

Family

ID=52114539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079328A KR102335881B1 (ko) 2013-06-26 2014-06-26 반도체 프로세싱 시스템들 및 방법들

Country Status (4)

Country Link
US (1) US9809898B2 (ko)
KR (1) KR102335881B1 (ko)
CN (1) CN104253071B (ko)
TW (1) TWI620229B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430842B1 (en) * 2013-07-17 2016-08-30 Stc.Unm Material classification fused with spatio-spectral edge detection in spectral imagery
US10502694B2 (en) * 2013-08-06 2019-12-10 Kla-Tencor Corporation Methods and apparatus for patterned wafer characterization
JP6309220B2 (ja) * 2013-08-12 2018-04-11 株式会社ダイヘン 搬送システム
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
JP2016175120A (ja) * 2015-03-23 2016-10-06 村田機械株式会社 レーザ加工システム、条件補正装置、及びレーザ加工方法
KR101631410B1 (ko) * 2015-03-24 2016-06-17 주식회사 엘지실트론 웨이퍼 에지부의 저온산화막 검출 장치 및 검출 방법
US10648927B2 (en) * 2015-05-15 2020-05-12 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for monitoring edge bevel removal area in semiconductor apparatus and electroplating system
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing
JP6878056B2 (ja) * 2017-03-14 2021-05-26 株式会社荏原製作所 めっき方法
KR102000466B1 (ko) * 2017-08-29 2019-07-16 이선미 마와 우유 병용 잼의 제조방법
KR102162187B1 (ko) * 2018-08-31 2020-10-07 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
EP3633718A1 (en) * 2018-10-01 2020-04-08 Infineon Technologies AG Detection of adhesive residue on a wafer
JP7211751B2 (ja) * 2018-10-05 2023-01-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN109459417A (zh) * 2018-11-01 2019-03-12 福建晶安光电有限公司 一种用于检测图形衬底的方法和装置
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
US20200411348A1 (en) * 2019-06-28 2020-12-31 Kawasaki Jukogyo Kabushiki Kaisha Substrate transfer apparatus
TWI737207B (zh) * 2020-03-04 2021-08-21 鏵友益科技股份有限公司 半導體檢測模組
US11544838B2 (en) 2020-03-21 2023-01-03 Kla Corporation Systems and methods of high-resolution review for semiconductor inspection in backend and wafer level packaging
CN114959843A (zh) * 2021-02-19 2022-08-30 台湾积体电路制造股份有限公司 后电填充模块及用于后电填充模块的校准方法
CN114095392B (zh) * 2021-12-02 2022-04-08 深圳市光网视科技有限公司 一种基于物联网的通信电源监控方法和系统
CN116943983B (zh) * 2023-06-13 2024-04-02 武汉敏芯半导体股份有限公司 晶圆涂胶装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519772A (ja) 2007-02-23 2010-06-03 ルドルフテクノロジーズ インコーポレイテッド エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法
US7780867B1 (en) 1999-10-01 2010-08-24 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
US7811424B1 (en) 2004-06-30 2010-10-12 Lam Research Corporation Reducing mechanical resonance and improved distribution of fluids in small volume processing of semiconductor materials

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096550A (en) 1990-10-15 1992-03-17 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for spatially uniform electropolishing and electrolytic etching
US6288780B1 (en) 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US7449098B1 (en) * 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US7160421B2 (en) 1999-04-13 2007-01-09 Semitool, Inc. Turning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6784104B2 (en) * 2001-07-27 2004-08-31 Texas Instruments Incorporated Method for improved cu electroplating in integrated circuit fabrication
US20050122509A1 (en) * 2002-07-18 2005-06-09 Leica Microsystems Semiconductor Gmbh Apparatus for wafer inspection
US20040260782A1 (en) * 2003-01-31 2004-12-23 Affleck Rhett L. Data communication in a laboratory environment
US6930782B1 (en) 2003-03-28 2005-08-16 Lam Research Corporation End point detection with imaging matching in semiconductor processing
US7142300B2 (en) 2003-05-05 2006-11-28 Kla-Tencor Corp. Technologies Edge bead removal inspection by reflectometry
WO2005008735A2 (en) * 2003-07-14 2005-01-27 August Technology Corporation Photoresist edge bead removal measurement
DE102004029012B4 (de) * 2004-06-16 2006-11-09 Leica Microsystems Semiconductor Gmbh Verfahren zur Inspektion eines Wafers
US7645364B2 (en) * 2004-06-30 2010-01-12 Lam Research Corporation Apparatus and method for plating semiconductor wafers
US7423269B1 (en) 2005-02-26 2008-09-09 Kla-Tencor Technologies Corporation Automated feature analysis with off-axis tilting
US7760929B2 (en) 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7728965B2 (en) * 2005-06-06 2010-06-01 Kla-Tencor Technologies Corp. Systems and methods for inspecting an edge of a specimen
KR100836501B1 (ko) 2005-10-11 2008-06-09 동부일렉트로닉스 주식회사 반도체 소자의 박막 제조 장비
US7538868B2 (en) 2005-12-19 2009-05-26 Kla-Tencor Technologies Corporation Pattern recognition matching for bright field imaging of low contrast semiconductor devices
US20090116727A1 (en) * 2006-05-02 2009-05-07 Accretech Usa, Inc. Apparatus and Method for Wafer Edge Defects Detection
US20090122304A1 (en) * 2006-05-02 2009-05-14 Accretech Usa, Inc. Apparatus and Method for Wafer Edge Exclusion Measurement
US7616804B2 (en) * 2006-07-11 2009-11-10 Rudolph Technologies, Inc. Wafer edge inspection and metrology
US7667835B2 (en) 2006-08-28 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for preventing copper peeling in ECP
US20080293333A1 (en) * 2007-05-21 2008-11-27 Applied Materials, Inc. Methods and apparatus for controlling the size of an edge exclusion zone of a substrate
US7623228B1 (en) * 2007-05-21 2009-11-24 Kla-Tencor Technologies Corporation Front face and edge inspection
US7787114B2 (en) 2007-06-06 2010-08-31 Kla-Tencor Technologies Corp. Systems and methods for inspecting a specimen with light at varying power levels
US7656519B2 (en) * 2007-08-30 2010-02-02 Kla-Tencor Corporation Wafer edge inspection
JP5004822B2 (ja) * 2008-02-20 2012-08-22 東京エレクトロン株式会社 洗浄方法及び基板処理装置
US20090268953A1 (en) * 2008-04-24 2009-10-29 Apteryx, Inc. Method for the automatic adjustment of image parameter settings in an imaging system
US8419964B2 (en) 2008-08-27 2013-04-16 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
US7977123B2 (en) 2009-05-22 2011-07-12 Lam Research Corporation Arrangements and methods for improving bevel etch repeatability among substrates
US8111905B2 (en) * 2009-10-29 2012-02-07 Mitutoyo Corporation Autofocus video tool and method for precise dimensional inspection
US8594975B2 (en) * 2010-03-04 2013-11-26 Kla-Tencor Corporation Systems and methods for wafer edge feature detection and quantification
US8415587B2 (en) * 2010-12-03 2013-04-09 Uvtech Systems, Inc. Fiber-optic beam delivery system for wafer edge processing
CN102856224B (zh) * 2011-06-30 2015-10-07 细美事有限公司 晶圆边缘部分的处理方法和装置
US20140079311A1 (en) 2012-09-20 2014-03-20 Applied Materials Israel Ltd. System, method and computer program product for classification
US10234261B2 (en) 2013-06-12 2019-03-19 Applied Materials, Inc. Fast and continuous eddy-current metrology of a conductive film
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7780867B1 (en) 1999-10-01 2010-08-24 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
US7811424B1 (en) 2004-06-30 2010-10-12 Lam Research Corporation Reducing mechanical resonance and improved distribution of fluids in small volume processing of semiconductor materials
JP2010519772A (ja) 2007-02-23 2010-06-03 ルドルフテクノロジーズ インコーポレイテッド エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法

Also Published As

Publication number Publication date
CN104253071B (zh) 2018-01-02
US9809898B2 (en) 2017-11-07
US20150001087A1 (en) 2015-01-01
TW201513165A (zh) 2015-04-01
CN104253071A (zh) 2014-12-31
TWI620229B (zh) 2018-04-01
KR20150001687A (ko) 2015-01-06

Similar Documents

Publication Publication Date Title
KR102335881B1 (ko) 반도체 프로세싱 시스템들 및 방법들
US10407794B2 (en) Methods and apparatuses for electroplating and seed layer detection
US10416092B2 (en) Remote detection of plating on wafer holding apparatus
US10689774B2 (en) Control of current density in an electroplating apparatus
US11954841B2 (en) Optical inspection of a wafer
US11208732B2 (en) Monitoring surface oxide on seed layers during electroplating
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
KR102654656B1 (ko) 웨이퍼 홀딩 장치 상의 도금의 리모트 검출
US11225727B2 (en) Control of current density in an electroplating apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant