KR100607364B1 - 포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및이에 의한 감광막 패턴들의 임계 치수 제어 방법 - Google Patents

포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및이에 의한 감광막 패턴들의 임계 치수 제어 방법 Download PDF

Info

Publication number
KR100607364B1
KR100607364B1 KR1020040114489A KR20040114489A KR100607364B1 KR 100607364 B1 KR100607364 B1 KR 100607364B1 KR 1020040114489 A KR1020040114489 A KR 1020040114489A KR 20040114489 A KR20040114489 A KR 20040114489A KR 100607364 B1 KR100607364 B1 KR 100607364B1
Authority
KR
South Korea
Prior art keywords
wafer
post
exposure bake
exposure
critical dimension
Prior art date
Application number
KR1020040114489A
Other languages
English (en)
Other versions
KR20060075666A (ko
Inventor
이동진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114489A priority Critical patent/KR100607364B1/ko
Priority to US11/318,508 priority patent/US20060154479A1/en
Publication of KR20060075666A publication Critical patent/KR20060075666A/ko
Application granted granted Critical
Publication of KR100607364B1 publication Critical patent/KR100607364B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명에 따른 노광 후 베이크 장비는 내부 공간을 갖는 공정 챔버, 공정 챔버 내에 배치되되, 웨이퍼가 로딩(loading)되는 상부면을 갖는 척(chuck), 및 로딩된 웨이퍼 내의 위치에 따라 서로 다른 온도의 열을 공급하는 열 공급 수단을 포함한다. 이러한 노광 후 베이크 장비를 사용하여 웨이퍼의 위치에 따라 서로 다른 온도로 노광 후 베이크 공정을 수행함으로써, 웨이퍼의 전역에 걸쳐 균일한 임계 치수를 갖는 감광막 패턴들을 형성할 수 있다.
노광 후 베이크, 열 공급 수단, 임계 치수

Description

포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및 이에 의한 감광막 패턴들의 임계 치수 제어 방법{Post Expose Bake Apparatus used in Photolithography Process and Method for Controlling of Critical Dimension of Photo Resist Patterns by the Same}
도 1은 본 발명의 일 실시예에 따른 노광 후 베이크 장비를 설명하기 위한 도면.
도 2는 본 발명의 다른 실시예에 따른 노광 후 베이크 장비를 설명하기 위한 도면.
도 3은 본 발명에 따른 노광 후 베이크 장비를 사용하여 감광막 패턴의 임계치수를 제어하는 방법을 설명하기 위한 플로우 챠트.
<도면의 주요 부호에 대한 설명>
100: 공정 챔버(process chamber) 110: 척(chuck)
120: 웨이퍼(wafer) 130,130': 열 공급 수단
본 발명은 반도체 장비 및 이를 이용한 반도체 공정에 관한 것이다. 좀 더 구체적으로, 포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및 이에 의한 감광막 패턴들의 임계 치수 제어 방법에 관한 것이다.
반도체 공정들 중 포토리소그라피 공정은 반도체 패턴을 정의하는 감광막 패턴을 형성하는 공정이다. 통상적인 포토리소그라피 공정을 설명하면, 먼저, 웨이퍼 상에 감광막을 도포한다. 감광막은 웨이퍼 상에 코팅(coating) 방식으로 도포 될 수 있다. 감광막이 도포 된 웨이퍼는 노광 전 베이크(bake) 공정을 수행한다. 노광 전 베이크 공정은 도포 된 감광막내 용제를 증발시켜 감광막의 부착력을 향상시키기 위한 공정이다. 이후에, 레티클(reticle)을 이용하여 웨이퍼 상의 감광막에 노광 공정을 수행한다. 이어서, 노광된 감광막을 갖는 웨이퍼에는 노광 후 베이크 공정이 수행된다. 노광 후 베이크 공정은 노광된 감광막을 견고히 하기 위한 것으로, 하드(hard) 베이크 공정이라고도 한다.
노광 후 베이크 공정이 완료된 후에, 웨이퍼에 현상액을 이용한 현상공정을 수행하여 비노광된 부분(감광막이 포지티브 감광막인 경우)을 제거하여 감광막 패턴을 형성한다.
한편, 동일한 조건의 노광 공정을 웨이퍼 전역에 수행하여 감광막 패턴들을 형성할지라도, 감광막 패턴들은 웨이퍼의 위치에 따라 그것의 임계 치수들이 다를 수 있다. 감광막 패턴의 하부에 형성되는 물질막은 로딩(loading) 효과등에 의하여 웨이퍼의 위치에 따라 다를 수 있다. 이러한 물질막의 두께차이는 감광막 패턴들의 임계 치수들이 서로 다르게 하는 원인이 될 수 있다. 즉, 물질막의 두께에 따라, 노광 포커스(focus)가 달라질 수 있기 때문이다. 또한, 여러 세정 공정들에 의하여 웨이퍼는 그것의 위치에 따라 변색될 수 있다. 이러한 색의 차이에 의해서도 감광막 패턴들의 임계 치수는 달라질 수 있다.
웨이퍼의 위치에 따라 감광막 패턴들의 임계 치수가 달라질 경우, 웨이퍼의 수율(yield)이 저하될 수 있다. 이러한 감광막 패턴들의 임계 치수들의 차이를 최소화하기 위한 일 방법으로, 웨이퍼의 위치에 따라 서로 다른 노광 조건으로 진행할 수 있다. 하지만, 이러한 방법은 공정을 대폭 증가시킬 뿐만 아니라, 작업이 너무 번거로워 생산성을 크게 저하시킬 수 있다.
본 발명의 목적은 웨이퍼의 전역에 걸쳐 감광막 패턴의 임계치수를 균일하게 형성할 수 있는 노광 후 베이크 장비 및 이를 이용하여 감광막 패턴들의 임계 치수들을 제어하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼 내 위치에 따라 서로 다른 온도를 공급할 수 있는 노광 후 베이크 장비 및 이를 이용하여 웨이퍼 내 감광막 패턴들의 임계 치수들을 제어하는 방법을 제공하는 것이다.
본 발명에 따른 노광 후 베이크 장비는 내부 공간을 갖는 공정 챔버, 공정 챔버 내에 배치되되, 웨이퍼가 로딩(loading)되는 상부면을 갖는 척(chuck), 및 로딩된 웨이퍼 내의 위치에 따라 서로 다른 온도의 열을 공급하는 열 공급 수단을 포함한다.
상기 열 공급 수단은 상기 척(chuck) 내부에 배치될 수 있다. 이와는 달리, 상기 열 공급 수단은 상기 고정 챔버의 내벽에 장착될 수 있다.
본 발명에 따른 감광막 패턴들의 임계 치수 제어 방법은 감광막이 도포 된 웨이퍼의 전역에 동일한 노광 조건으로 웨이퍼 전역에 노광 공정을 수행하는 단계, 및 노광된 웨이퍼에 노광 후 베이크 공정을 수행하는 단계를 포함한다. 이때, 노광된 웨이퍼는 그것의 위치에 따라 서로 다른 온도로 베이크 된다.
상대적으로 임계 치수가 큰 감광막 패턴들이 형성되는 웨이퍼의 제1부분은 상대적으로 임계 치수가 작은 감광막 패턴들이 형성되는 웨이퍼의 제2부분에 비하여 높은 온도로 베이크 되는 것이 바람직하다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 노광 후 베이크 장비를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 노광 후 베이크 장비는 공정 챔버(100, process chamber)를 포함한다. 공정 챔버(100)는 베이크 공정이 수행되는 내부 공간을 갖는다. 공정 챔버(100) 내에는 척(110, chuck)이 배치된다. 척(110)은 웨이퍼(120)가 로딩되는 상부면을 갖는다.
노광 후 베이크 장비는 웨이퍼(120)의 위치에 따라 서로 다른 온도의 열을 공급할 수 있는 열 공급 수단(130)을 포함한다. 열 공급 수단(130)은 척(110) 내부에 배치되어 웨이퍼(120)의 위치에 따라 서로 다른 온도의 열을 웨이퍼(120)의 바 닥면으로부터 공급할 수 있다.
열 공급 수단(130)으로 인하여, 노광 후 베이크 공정을 수행할 때, 웨이퍼(120)에는 그것의 위치에 따라 서로 다른 온도의 열을 공급할 수 있다.
한편, 본 발명의 다른 실시예에 따른 노광 후 베이크 장비는 다른 형태의 열 공급 수단을 갖는다. 이를 도 2를 참조하여 설명한다.
도 2는 본 발명의 다른 실시예에 따른 노광 후 베이크 장비를 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 노광 후 베이크 장비는 공정 챔버(100)의 내벽에 장착된 열 공급 수단(130')을 갖는다. 열 공급 수단(130')은 공정 챔버(100)의 내벽에 장착된 복수개의 열 공급관들을 포함할 수 있다. 각 공급관들은 웨이퍼(120)의 소정 영역들을 향하는 노즐을 갖는다. 각 공급관들은 이동이 가능하여 웨이퍼(120)의 선택된 위치를 향할 수 있다. 각 공급관들을 통하여 고온의 공기 등을 주입하여 웨이퍼(120)를 부분별로 가열할 수 있다. 이때, 공급관들은 각각 서로 다른 온도의 공기 등을 주입할 수 있다. 그 결과, 웨이퍼(120)는 위치에 따라 서로 다른 온도로 가열될 수 있다.
이러한 형태의 노광 후 베이크 장비를 사용하여 감광막 패턴들의 임계 치수를 제어하는 방법을 도 3의 플로우 차트를 참조하여 설명한다.
도 3은 본 발명에 따른 노광 후 베이크 장비를 사용하여 감광막 패턴의 임계 치수를 제어하는 방법을 설명하기 위한 플로우 차트이다.
도 3을 참조하면, 먼저, 특정한 포토리소그라피 공정한 후에, 웨이퍼 위치에 따른 감광막 패턴들의 임계 치수들의 경향을 파악한다(S200). 웨이퍼의 위치에 따른 감광막 패턴들의 임계 치수들의 경향은 소자들의 전기적 특성 데이터들로부터 파악될 수 있다. 예를 들면, 포토리소그라피 공정이 모스 트랜지스터의 게이트 전극의 채널 폭을 정의하는 감광막 패턴들을 형성하는 경우에, 완성된 모스 트랜지스터의 턴온 전류량을 웨이퍼의 위치 마다 확인함으로써, 게이트 전극의 채널 폭의 물리적 임계 치수를 환산할 수 있다. 이러한 전기적 테스트는 생산되는 반도체 칩들에 대해 정기적으로 수행함으로써, 웨이퍼 위치에 따른 감광막 패턴들의 임계 치수들의 경향을 쉽게 파악할 수 있다.
다음으로, 이러한 임계 치수의 경향이 파악된 포토리소그라피 공정의 노광 공정은 동일한 조건으로 웨이퍼의 전역에 수행한다(S210).
이어서, 노광 공정이 완료된 웨이퍼에 본 발명에 따른 노광 후 베이크 장비를 사용하여 웨이퍼의 위치에 따라 서로 다른 온도로 노광 후 베이크 공정을 수행한다(S220). 좀 더 구체적으로, 노광 후 베이크 공정의 온도에 따른 감광막 패턴의 임계 치수의 변화를 실험한 결과, 약 2℃의 온도가 상승할 때 마다, 감광막 패턴의 임계 치수는 약 15nm가 감소하는 것을 알았다. 단계 S200에서 파악된 감광막 패턴들의 임계 치수 경향, 및 상술한 온도에 따른 임계 치수 변화량을 적용하여 웨이퍼의 위치에 따라 서로 다른 온도로 노광 후 베이크 공정을 수행한다. 다시 말해서, 단계 S200에서 파악된 감광막 패턴들의 임계 치수들 중에서, 상대적으로 큰 임계 치수들의 감광막 패턴들이 형성된 부분은 상대적으로 작은 임계 치수들의 감광막 패턴들이 형성된 부분에 비하여 높은 온도로 노광 후 베이크 공정을 수행한다.
다음으로, 현상 공정을 수행한다(S230). 이로써, 웨이퍼 전역의 감광막 패턴들이 균일한 임계 치수들로 형성될 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따른 노광 후 베이크 장비는 웨이퍼의 위치에 따라 서로 다른 온도를 공급하는 열 공급 수단을 포함한다. 이에 따라, 웨이퍼의 위치에 따라 서로 다른 온도로 노광 후 베이크 공정을 수행할 수 있다.
이러한 노광 후 베이크 장비를 사용하여 노광 후 베이크 공정을 수행함으로써, 웨이퍼의 전역에 걸쳐 균일한 임계 치수들을 갖는 감광막 패턴들을 신속하게 형성할 수 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 포토리소그라피 공정의 노광 공정이 완료된 웨이퍼를 베이크 하는 노광 후 베이크 장비에서,
    내부 공간을 갖는 공정 챔버;
    상기 공정 챔버 내에 배치되되, 웨이퍼가 로딩(loading)되는 상부면을 갖는 척(chuck); 및
    로딩된 웨이퍼 내의 위치에 따라 서로 다른 온도의 열을 공급하는 열 공급 수단을 포함하며,
    상기 열 공급 수단은 상기 고정 챔버의 내벽에 장착된 것을 특징으로 하는 노광 후 베이크 장비.
  4. 삭제
  5. 웨이퍼의 위치에 따라 서로 다른 선폭의 감광막 패턴들이 형성되는 포토리소그라피 공정에서,
    감광막이 도포 된 상기 웨이퍼의 전역에 동일한 노광 조건으로 웨이퍼 전역에 노광 공정을 수행하는 단계와;
    상기 노광된 웨이퍼에 노광 후 베이크 공정을 수행하되, 상기 노광된 웨이퍼의 위치에 따라 서로 다른 온도로 베이크 하는 단계를 포함하며,
    이때 상대적으로 임계 치수가 큰 감광막 패턴들이 형성되는 상기 웨이퍼의 제1부분은 상대적으로 임계 치수가 작은 감광막 패턴들이 형성되는 상기 웨이퍼의 제2부분에 비하여 높은 온도로 베이크 되는 것을 특징으로 하는 감광막 패턴들의 임계 치수 제어 방법.
KR1020040114489A 2004-12-28 2004-12-28 포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및이에 의한 감광막 패턴들의 임계 치수 제어 방법 KR100607364B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040114489A KR100607364B1 (ko) 2004-12-28 2004-12-28 포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및이에 의한 감광막 패턴들의 임계 치수 제어 방법
US11/318,508 US20060154479A1 (en) 2004-12-28 2005-12-28 Baking apparatus used in photolithography process, and method for controlling critical dimension of photoresist patterns using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114489A KR100607364B1 (ko) 2004-12-28 2004-12-28 포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및이에 의한 감광막 패턴들의 임계 치수 제어 방법

Publications (2)

Publication Number Publication Date
KR20060075666A KR20060075666A (ko) 2006-07-04
KR100607364B1 true KR100607364B1 (ko) 2006-08-01

Family

ID=36653833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114489A KR100607364B1 (ko) 2004-12-28 2004-12-28 포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및이에 의한 감광막 패턴들의 임계 치수 제어 방법

Country Status (2)

Country Link
US (1) US20060154479A1 (ko)
KR (1) KR100607364B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
JP5724515B2 (ja) * 2010-03-31 2015-05-27 大日本印刷株式会社 レリーフパターンの製造方法、及び電子部品
US10768532B2 (en) 2018-05-15 2020-09-08 International Business Machines Corporation Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
US10545409B1 (en) 2019-05-30 2020-01-28 International Business Machines Corporation Dynamic adjustment of post exposure bake during lithography utilizing real-time feedback for wafer exposure delay
CN114488723B (zh) * 2022-04-02 2022-07-01 深圳市龙图光电有限公司 半导体芯片用相移掩模版光刻胶烘烤方法及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274030A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd レジスト処理方法および装置ならびにレジスト塗布方法
KR20020004687A (ko) * 2000-07-07 2002-01-16 윤종용 반도체 장치의 포토레지트 패턴 형성 방법 및 장치
JP2003233162A (ja) 2001-09-26 2003-08-22 Dainippon Printing Co Ltd マスクの製造におけるクリチカル寸法の露呈後の修正方法
KR20040019468A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 스피너설비의 베이크 플레이트 가열장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348301B1 (en) * 1999-10-27 2002-02-19 United Microelectronics Corp. Method of reducing a critical dimension of a patterned photoresist layer
US6703169B2 (en) * 2001-07-23 2004-03-09 Applied Materials, Inc. Method of preparing optically imaged high performance photomasks
US7101816B2 (en) * 2003-12-29 2006-09-05 Tokyo Electron Limited Methods for adaptive real time control of a thermal processing system
US7445446B2 (en) * 2006-09-29 2008-11-04 Tokyo Electron Limited Method for in-line monitoring and controlling in heat-treating of resist coated wafers
US7625680B2 (en) * 2006-09-29 2009-12-01 Tokyo Electron Limited Method of real time dynamic CD control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274030A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd レジスト処理方法および装置ならびにレジスト塗布方法
KR20020004687A (ko) * 2000-07-07 2002-01-16 윤종용 반도체 장치의 포토레지트 패턴 형성 방법 및 장치
JP2003233162A (ja) 2001-09-26 2003-08-22 Dainippon Printing Co Ltd マスクの製造におけるクリチカル寸法の露呈後の修正方法
KR20040019468A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 스피너설비의 베이크 플레이트 가열장치

Also Published As

Publication number Publication date
KR20060075666A (ko) 2006-07-04
US20060154479A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US8124319B2 (en) Semiconductor lithography process
US20120031892A1 (en) Heat Treatment Method, Recording Medium Having Recorded Program for Executing Heat Treatment Method, and Heat Treatment Apparatus
KR100607364B1 (ko) 포토리소그라피 공정에 사용되는 노광 후 베이크 장비 및이에 의한 감광막 패턴들의 임계 치수 제어 방법
WO2014108039A1 (zh) 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺
KR100747129B1 (ko) 포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치
TWI413158B (zh) 半導體製程及用於此半導體製程的設備
KR100549953B1 (ko) 스피너설비의 베이크장치
JPH1055951A (ja) ベーキング装置およびベーキング方法
US10768532B2 (en) Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
TWI638243B (zh) 烘烤方法
KR100741578B1 (ko) 반도체 제조를 위한 감광제 도포용 트랙장비의 핫 플레이트및 ｃｄ조절 방법
JP2011066119A (ja) 半導体装置の製造装置および製造方法
KR100286348B1 (ko) 반도체 포토공정의 노광방법
KR100236202B1 (ko) 기판베이킹장치 및 기판베이킹방법(an apparatus for baking a substrate for photo mask and a method thereof)
KR100825382B1 (ko) 평판 표시 장치용 트랙장비
CN112585721B (zh) 基片处理方法和基片处理系统
KR20060109128A (ko) 회전하는 플레이트를 갖춘 베이크 장비
TWI804574B (zh) 基板處理裝置
KR20040098435A (ko) 웨이퍼 베이킹 공정 불량을 방지하는 스피너설비 및 그스피너설비에서 패턴형방법
JP2008270541A (ja) 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
JP2023163641A (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理装置
JP4121770B2 (ja) フォトマスク製造用べーキング装置
KR20060028869A (ko) 반도체 제조설비의 베이크장치
KR20030058008A (ko) 다중 베이크 유닛을 구비한 트랙장치
KR20060108371A (ko) 링 형상의 가이드를 장착한 베이크 장비

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee