CN109003893B - 多栅指电极的电子束光刻方法及多栅指电极 - Google Patents
多栅指电极的电子束光刻方法及多栅指电极 Download PDFInfo
- Publication number
- CN109003893B CN109003893B CN201810845865.6A CN201810845865A CN109003893B CN 109003893 B CN109003893 B CN 109003893B CN 201810845865 A CN201810845865 A CN 201810845865A CN 109003893 B CN109003893 B CN 109003893B
- Authority
- CN
- China
- Prior art keywords
- electron beam
- finger
- substrate
- graphs
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000000609 electron-beam lithography Methods 0.000 title claims abstract description 25
- 238000010894 electron beam technology Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000011161 development Methods 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000002791 soaking Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 6
- 238000013021 overheating Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electron Beam Exposure (AREA)
Abstract
本发明适用于半导体技术领域，提供了一种多栅指电极的电子束光刻方法及多栅指电极。多栅指电极的电子束光刻方法包括：在基片表面涂覆电子束光刻胶；根据版图图形对涂覆电子束光刻胶后的基片进行电子束曝光处理；其中，所述版图图形包括连接臂图形、多个并排排列的栅指图形和至少两个虚拟栅指图形，所述连接臂图形与各个栅指图形的一端连接，所述虚拟栅指图形分别设置在最外侧两个栅指图形的外侧，且所述虚拟栅指图形与所述连接臂图形相隔预设间隔；对电子束曝光处理后的基片进行显影处理。本发明能够制备尺寸均匀的多栅指电极，提高器件的可靠性。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种多栅指电极的电子束光刻方法及多栅指电极。
背景技术
电子束光刻技术是集电子光学、精密机械、超高真空、计算机自动控制等高新技术于一体的新型技术，是推动微电子和微细加工技术进一步发展的关键技术之一。电子束光刻技术主要适用于0.5微米以下的超微细加工，可以实现数十纳米线条的曝光。
多个栅指并联的栅电极能够增大半导体器件管芯的总栅宽，从而提高半导体器件的输出功率。小栅长多栅指电极需要使用电子束光刻制备，但是，由于边缘效应的影响，最外侧的栅指受到的实际曝光剂量小于其他栅指，显影后，导致最外侧栅指的宽度小于其他栅指的宽度，这会导致半导体器件在使用过程中电流分配不均匀，从而产生器件局部过热的问题，严重影响器件的可靠性。
发明内容
有鉴于此，本发明实施例提供了一种多栅指电极的电子束光刻方法及多栅指电极，以解决现有技术中多栅指电极的最外侧栅指的宽度小于其他栅指的宽度，导致半导体器件局部过热的问题。
本发明实施例的第一方面提供了一种多栅指电极的电子束光刻方法，包括：
在基片表面涂覆电子束光刻胶；
根据版图图形对涂覆电子束光刻胶后的基片进行电子束曝光处理；其中，所述版图图形包括连接臂图形、多个并排排列的栅指图形和至少两个虚拟栅指图形，所述连接臂图形与各个栅指图形的一端连接，所述虚拟栅指图形分别设置在最外侧两个栅指图形的外侧，且所述虚拟栅指图形与所述连接臂图形相隔预设间隔；
对电子束曝光处理后的基片进行显影处理。
可选的，所述虚拟栅指图形与所述连接臂图形相隔2微米至10微米。
可选的，所述连接臂图形与各个栅指图形的一端通过栅柄图形连接。
可选的，所述虚拟栅指图形的宽度与栅指图形的宽度相同。
可选的，所述在基片表面涂覆电子束光刻胶，包括：
在基片表面旋涂电子束光刻胶，并使用160摄氏度至190摄氏度的热板烘胶2分钟至5分钟。
可选的，所述对电子束曝光处理后的基片进行显影处理，包括：
使用异丙醇与水的混合液对电子束曝光处理后的基片显影60秒至200秒；
使用去离子水对显影后的基片定影20秒至40秒。
本发明实施例的第二方面提供了一种多栅指电极的制备方法，包括：
通过如本发明实施例第一方面所述的多栅指电极的电子束光刻方法对基片进行电子束光刻处理；
还包括：
在电子束光刻处理后的基片的表面制备金属层；
去除所述电子束光刻胶。
可选的，所述去除所述电子束光刻胶，包括：
对制备金属层后的基片进行加热和浸泡处理后，剥离所述电子束光刻胶；
所述金属层包括镍层和所述镍层上表面的金层；所述镍层的厚度为30纳米至80纳米，所述金层的厚度为200纳米至500纳米。
本发明实施例第三方面提供了一种多栅指电极，通过如本发明实施例的第二方面所述的多栅指电极的制备方法制备得到。
本发明实施例第四方面提供了一种半导体器件，所述半导体器件的栅电极为如本发明实施例第三方面所述的多栅指电极。
本发明实施例与现有技术相比存在的有益效果是：在本发明实施例中，通过在版图图形中的多个并排排列的栅指图形的最外侧增加虚拟栅指图形，虚拟栅指图形作为最外侧栅指图形受到电子束曝光过程中边缘效应的影响，而多个并排排列的栅指图形不会受到边缘效应的影响，从而保证了制备的多个并排排列的栅指的尺寸均匀。并且，虚拟栅指图形与连接臂图形断开，使制备的虚拟栅指不与栅电极连接，从而不会对器件产生影响。本发明实施例制备的半导体器件，能够保证器件在使用过程中电流均匀分配，避免出现局部过热的问题，能够提高器件的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的多栅指电极的电子束光刻方法的实现流程示意图；
图2是本发明实施例一提供的版图图形的示意图；
图3是本发明实施例一提供的显影后的电子束光刻胶的图形的示意图；
图4是本发明实施例二提供的多栅指电极的制备方法实现流程示意图；
图5是本发明实施例二提供的多栅指电极的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例一
请参考图1，图1是本发明实施例一提供的多栅指电极的电子束光刻方法的实现流程示意图，该方法包括以下步骤：
步骤S101，在基片表面涂覆电子束光刻胶。
在本发明实施例中，在基片表面旋涂电子束光刻胶，其中，旋涂中的转速为2000转/分钟至5000转/分钟，并使用160摄氏度至190摄氏度的热板烘胶2分钟至5分钟。电子束光刻胶可以为PMMA，型号为C2。
步骤S102，根据版图图形对涂覆电子束光刻胶后的基片进行电子束曝光处理；其中，所述版图图形包括连接臂图形、多个并排排列的栅指图形和至少两个虚拟栅指图形，所述连接臂图形与各个栅指图形的一端连接，所述虚拟栅指图形分别设置在最外侧两个栅指图形的外侧，且所述虚拟栅指图形与所述连接臂图形相隔预设间隔。
在本发明实施例中，使用L-Edit软件设计版图图形，如图2所示，版图图形包括连接臂图形21、多个并排排列的栅指图形22和至少两个虚拟栅指图形23。各个栅指图形22的尺寸均相同，且相邻两个虚拟栅指图形22的间隔相同。连接臂图形21与各个栅指图形22的一端连接，一种实现方式中，连接臂图形21与各个栅指图形22的一端直接连接，另一种实现方式中，连接臂图形21与各个栅指图形22的一端通过栅柄图形24连接。最外侧两个栅指图形22的外侧分别设有至少一个虚拟栅指图形23，虚拟栅指图形23与连接臂图形21断开。虚拟栅指图形23与栅指图形22平行，虚拟栅指图形23的尺寸与栅指图形22的尺寸相同。虚拟栅指图形与相邻的栅指图形22的间隔与多个并排排列的栅指图形22中相邻两个栅指图形22的间隔相同。
优选的，所述虚拟栅指图形23与所述连接臂图形21相隔2微米至10微米，虚拟栅指图形23与连接臂图形21的距离大于10微米，会导致最外侧栅指图形22得不到有效充分曝光，显影后，最外侧的转移栅指图形与转移连接臂图形相连的一端的宽度减小，虚拟栅指图形23与连接臂图形21的距离小于2微米，会导致显影后的转移虚拟栅指图形与转移连接臂图形相连，影响器件电学特性。
根据如图2所示的版图图形对涂覆电子束光刻胶后的基片进行曝光处理。电子束曝光的曝光剂量为200uC/cm2至600uC/cm2，束流小于或等于2nA。
步骤S103，对电子束曝光处理后的基片进行显影处理。
在本发明实施例中，使用异丙醇与水的混合液对电子束曝光处理后的基片显影60秒至200秒，并使用去离子水对显影后的基片定影20秒至40秒，最后，使用氮气吹干基片，完成电子束光刻。
在本发明实施例中，如图3所示，经过显影处理后，将版图图形转移到基片表面的电子束光刻胶上，电子束光刻胶上的图形包括转移连接臂图形31、多个并排排列的转移栅指图形32和至少两个转移虚拟栅指图形33，转移连接臂图形31与转移栅指图形32直接连接，或者，通过转移栅柄34连接。其中，最外侧的转移虚拟栅指图形33由于受到电子束曝光过程中边缘效应的影响，转移虚拟栅指图形33的宽度小于转移栅指图形32的宽度，各个转移栅指图形32未受到边缘效应的影响，多个并排排列的转移栅指图形32的尺寸均匀。在后续制备多栅指电极时，能够形成尺寸均匀的多栅指电极。
在本发明实施例中，通过在版图图形中的多个并排排列的栅指图形的最外侧增加虚拟栅指图形，虚拟栅指图形作为最外侧栅指图形受到电子束曝光过程中边缘效应的影响，而多个并排排列的栅指图形不会受到边缘效应的影响，从而保证了制备的多个并排排列的栅指的尺寸均匀。并且，虚拟栅指图形与连接臂图形断开，使制备的虚拟栅指不与栅电极连接，从而不会对器件产生影响。本发明实施例制备的半导体器件，能够保证器件在使用过程中电流均匀分配，避免出现局部过热的问题，能够提高器件的可靠性。
实施例二
请参考图4，图4是本发明实施例4提供的多栅指电极的制备方法的实现流程示意图，该方法包括以下步骤：
步骤S201，在基片表面涂覆电子束光刻胶。
步骤S202，根据版图图形对涂覆电子束光刻胶后的基片进行电子束曝光处理；其中，所述版图图形包括连接臂图形、多个并排排列的栅指图形和至少两个虚拟栅指图形，所述连接臂图形与各个栅指图形的一端连接，所述虚拟栅指图形分别设置在最外侧两个栅指图形的外侧，且所述虚拟栅指图形与所述连接臂图形相隔预设间隔。
步骤S203，对电子束曝光处理后的基片进行显影处理。
在本发明实施例中，步骤S201至步骤S203的实现方式与本发明实施例一种的步骤S101至步骤S103的实现方式相同，本发明实施例不再赘述。
步骤S204，在显影处理后的基片的表面制备金属层。
在本发明实施例中，基片进行电子束光刻处理后，通过蒸发工艺在基片表面蒸发金属层，金属层包括镍层和镍层上表面的金层，镍层的厚度为30纳米至80纳米，金层的厚度为200纳米至500纳米。
步骤S205，去除所述电子束光刻胶。
在本发明实施例中，通过剥离工艺剥离电子束光刻胶，具体的，将基片进行加热、浸泡处理后，剥离电子束光刻胶。
在本发明实施例中，通过在版图图形中的多个并排排列的栅指图形的最外侧增加虚拟栅指图形，虚拟栅指图形作为最外侧栅指图形受到电子束曝光过程中边缘效应的影响，而多个并排排列的栅指图形不会受到边缘效应的影响，从而在制备多栅指电极时，制备的多个并排排列的栅指的尺寸均匀。并且，虚拟栅指图形与连接臂图形断开，使制备的虚拟栅指不与栅电极连接，从而不会对器件产生影响。本发明实施例制备的半导体器件，能够保证器件在使用过程中电流均匀分配，避免出现局部过热的问题，能够提高器件的可靠性。
实施例三
多栅指电极的制备方法包括以下步骤：
步骤一、在外延片上旋涂电子束光刻胶PMMA，其中，电子束光刻胶的型号为C2，旋涂过程中的转速为2000转/分钟至5000转/分钟，并使用160摄氏度至190摄氏度的热板烘胶2分钟至5分钟。
步骤二、使用电子束直写曝光机，根据版图图形对涂覆电子束光刻胶后的基片进行电子束曝光处理。其中，所述版图图形包括连接臂图形、多个并排排列的栅指图形和两个虚拟栅指图形，所述连接臂图形与多个并排排列的栅指图形的一端通过栅柄图形连接，所述虚拟栅指图形分别设置在最外侧两个栅指图形的外侧，且所述虚拟栅指图形与所述连接臂图形相隔预设间隔。电子束曝光的曝光剂量为200uC/cm2至600uC/cm2，束流小于或等于2nA。
步骤三、使用异丙醇与水的混合液对外延片显影60秒至200秒，使用去离子水对显影后的基片定影20秒至40秒，并使用氮气吹干外延片，完成电子束光刻。
步骤四、在外延片上依次蒸发镍层和金层，其中，镍层的厚度为30纳米至80纳米，金层的厚度为200纳米至500纳米。
步骤五、对外延层进行加热、浸泡处理，剥离电子束光刻胶。
在本发明实施例中，通过在版图图形中的多个并排排列的栅指图形的最外侧增加虚拟栅指图形，虚拟栅指图形作为最外侧栅指图形受到电子束曝光过程中边缘效应的影响，而多个并排排列的栅指图形不会受到边缘效应的影响，从而保证了制备的多个并排排列的栅指的尺寸均匀。并且，虚拟栅指图形与连接臂图形断开，使制备的虚拟栅指不与栅电极连接，从而不会对器件产生影响。本发明实施例制备的半导体器件，能够保证器件在使用过程中电流均匀分配，避免出现局部过热的问题，能够提高器件的可靠性。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
实施例四
一种多栅指电极，通过如本发明实施例三所述的多栅指电极的制备方法制备得到，并具有本发明实施例三所具有的有益效果。
在本发明实施例中，如图5所示，通过实施例三中的步骤S201至步骤S205，制备多栅指电极，多栅指电极的形状与如图3所示的显影后的电子束光刻胶的形状相同。多栅指电极包括：连接臂51、多个并排排列的栅指52和至少两个虚拟栅指53。连接臂51与多个并排排列的栅指52的一端连接，虚拟栅指53分别设置在最外侧两个栅指52的外侧，且虚拟栅指53与连接臂51相隔预设间隔。一种实现方式中，连接臂51与多个并排排列的栅指52的一端直接连接，另一种实现方式中，连接臂51与多个并排排列的栅指52的一端通过栅柄54连接。
实施例五
一种半导体器件，包括如本发明实施例四所述的多栅指电极，并具有本发明实施例四所具有的有益效果。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (8)
1.一种多栅指电极的电子束光刻方法，其特征在于，包括：
在基片表面涂覆电子束光刻胶；
根据版图图形对涂覆电子束光刻胶后的基片进行电子束曝光处理；其中，所述版图图形包括连接臂图形、多个并排排列的栅指图形和至少两个虚拟栅指图形，所述连接臂图形与各个栅指图形的一端连接，所述虚拟栅指图形分别设置在最外侧两个栅指图形的外侧，且所述虚拟栅指图形与所述连接臂图形相隔预设间隔，所述预设间隔为2微米至10微米，所述虚拟栅指图形的宽度与栅指图形的宽度相同；
对电子束曝光处理后的基片进行显影处理。
2.如权利要求1所述的多栅指电极的电子束光刻方法，其特征在于，所述连接臂图形与各个栅指图形的一端通过栅柄图形连接。
3.如权利要求1所述的多栅指电极的电子束光刻方法，其特征在于，所述在基片表面涂覆电子束光刻胶，包括：
在基片表面旋涂电子束光刻胶，并使用160摄氏度至190摄氏度的热板烘胶2分钟至5分钟。
4.如权利要求1至3任一项所述的多栅指电极的电子束光刻方法，其特征在于，所述对电子束曝光处理后的基片进行显影处理，包括：
使用异丙醇与水的混合液对电子束曝光处理后的基片显影60秒至200秒；
使用去离子水对显影后的基片定影20秒至40秒。
5.一种多栅指电极的制备方法，其特征在于，通过如权利要求1至4任一项所述的多栅指电极的电子束光刻方法对基片进行电子束光刻处理；
还包括：
在电子束光刻处理后的基片的表面制备金属层；
去除所述电子束光刻胶。
6.如权利要求5所述的多栅指电极的制备方法，其特征在于，所述去除所述电子束光刻胶，包括：
对制备金属层后的基片进行加热和浸泡处理后，剥离所述电子束光刻胶；
所述金属层包括镍层和所述镍层上表面的金层；所述镍层的厚度为30纳米至80纳米，所述金层的厚度为200纳米至500纳米。
7.一种多栅指电极，其特征在于，通过如权利要求5或6所述的多栅指电极的制备方法制备得到。
8.一种半导体器件，其特征在于，包括如权利要求7所述的多栅指电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810845865.6A CN109003893B (zh) | 2018-07-27 | 2018-07-27 | 多栅指电极的电子束光刻方法及多栅指电极 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810845865.6A CN109003893B (zh) | 2018-07-27 | 2018-07-27 | 多栅指电极的电子束光刻方法及多栅指电极 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003893A CN109003893A (zh) | 2018-12-14 |
| CN109003893B true CN109003893B (zh) | 2020-09-01 |
Family
ID=64597451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810845865.6A Active CN109003893B (zh) | 2018-07-27 | 2018-07-27 | 多栅指电极的电子束光刻方法及多栅指电极 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109003893B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110263588B (zh) * | 2019-07-23 | 2023-05-16 | 南方电网科学研究院有限责任公司 | 一种物理不可克隆函数电路，集成电路及制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034864B (zh) * | 2009-09-28 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及制备其的方法 |
| US8664725B1 (en) * | 2011-03-04 | 2014-03-04 | Altera Corporation | Strain enhanced transistors with adjustable layouts |
| CN105511233B (zh) * | 2015-12-28 | 2017-09-05 | 中国电子科技集团公司第十三研究所 | 采用两次电子束曝光制备t型栅的方法 |
-
2018
- 2018-07-27 CN CN201810845865.6A patent/CN109003893B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| f_T为102GHz的蓝宝石衬底AlGaN/GaN高电子迁移率晶体管;沈群力等;《半导体技术》;20160603;第39卷(第6期);第419-422页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109003893A (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100520240B1 (ko) | 포토레지스트 패턴 및 그의 형성방법 | |
| CN109003893B (zh) | 多栅指电极的电子束光刻方法及多栅指电极 | |
| CN110831419B (zh) | 一种基于金属网栅的透明电磁屏蔽材料的制备方法 | |
| US10915024B2 (en) | Method for manufacturing pattern for electronic devices, and fiber-type electronic device comprising the pattern for electronic devices | |
| CN113075855B (zh) | 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法 | |
| KR0171943B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US9613813B2 (en) | Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask | |
| CN108919612B (zh) | 电子束曝光方法、电子束光刻方法及金属线条制备方法 | |
| CN111106531A (zh) | 一种硅基纳米级弯曲切趾光栅的制备方法 | |
| CN103645609B (zh) | 一种改善光刻胶形貌的方法 | |
| CN104425216A (zh) | 具有沟槽的半导体衬底的光刻方法 | |
| CN101916038A (zh) | 一种电子束光刻加工圆形阵列的方法 | |
| CN105448839B (zh) | 半导体器件的光刻方法、闪存器件的制作方法及闪存器件 | |
| CN108962721A (zh) | 半导体装置的制作方法 | |
| CN104078413B (zh) | 接触孔的制造方法 | |
| JPH0423425A (ja) | 半導体装置の製造方法 | |
| CN108878254B (zh) | 半导体器件及光刻胶图案的清洗方法 | |
| KR102090019B1 (ko) | 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자 | |
| CN103247549A (zh) | 一种台阶高度实时监控的碳化硅光敏掩膜刻蚀方法 | |
| US8916052B2 (en) | Resist technique | |
| CN215955229U (zh) | 利用金属掀离工艺制成的半导体元件 | |
| TW201947633A (zh) | 轉移圖案至一層的方法 | |
| TW200535991A (en) | Composite layer method for minimizing ped effect | |
| CN113759664A (zh) | 一种适用于半导体分立器件的光刻方法 | |
| CN105514030A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |