TW201947633A - 轉移圖案至一層的方法 - Google Patents

轉移圖案至一層的方法 Download PDF

Info

Publication number
TW201947633A
TW201947633A TW108107038A TW108107038A TW201947633A TW 201947633 A TW201947633 A TW 201947633A TW 108107038 A TW108107038 A TW 108107038A TW 108107038 A TW108107038 A TW 108107038A TW 201947633 A TW201947633 A TW 201947633A
Authority
TW
Taiwan
Prior art keywords
layer
thermal decomposition
substrate
decomposition layer
pattern
Prior art date
Application number
TW108107038A
Other languages
English (en)
Other versions
TWI783128B (zh
Inventor
菊地裕樹
和田敏治
前川薰
高明輝
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201947633A publication Critical patent/TW201947633A/zh
Application granted granted Critical
Publication of TWI783128B publication Critical patent/TWI783128B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一程序，於其中，形成圖案化層、中介層以及待依圖案化層之圖案蝕刻的第一層。中介層可為熱分解層，其可藉由熱基(heat based)移除程序加以移除。在蝕刻第一層之後，熱基移除程序的使用可允許從基板移除中介層，而不改變第一層。在一實施例中，第一層可為記憶層，以及該程序可為多重圖案化程序。

Description

轉移圖案至一層的方法
本揭露內容係關於基板處理。尤其，本揭露內容係提供一種圖案化基板的方法。
[相關申請案之交互參照]
本申請案係主張美國臨時專利申請案第62/637,743號之優先權，該優先權基礎案係申請於2018年3月2日，而其發明名稱為『Method to Transfer Patterns to a Layer』；並且主張美國臨時專利申請案第62/666,751號之優先權，該優先權基礎案係申請於2018年5月4日，而其發明名稱為『Method to Transfer Patterns to a Layer』。該等優先權基礎案之整體揭露內容乃特別藉由參考文獻方式合併於此。
將光微影技術用於基板處理早已為人所知。在歷史上，光微影已涉及在一層(例如一光阻層)中形成圖案，然後經由蝕刻程序將圖案轉移至另一層。
隨著基板上所形成之特徵部的關鍵尺寸持續縮小，多重圖案化技術已被使用，而得以實現比利用一圖案所能實現者更小的關鍵尺寸。因此，例如，雙重圖案化程序、三重圖案化程序、四重圖案化程序等等的使用目前乃係為人所知。在此種程序的一範例中，多重圖案被相繼圖案化，然後被蝕刻於蝕刻層中，以在基板的蝕刻層中完成最終期望圖案。舉例而言，第一光微影圖案可形成在光阻層中，然後經由蝕刻程序而轉移至基板的蝕刻層。在一範例中，蝕刻層可為多重圖案化程序(例如雙重圖案化程序)的記憶層(memorization layer)。接著，第二光微影圖案可形成在光阻層中，然後經由另一蝕刻程序而轉移至同一蝕刻層(例如記憶層)。以此方式，兩個光微影圖案可轉移至蝕刻層(例如記憶層)，這些圖案具有比僅藉由使用一光微影層所能實現者更小的關鍵尺寸。
然而，吾人已發現在最終圖案待產生於其中的蝕刻層(例如記憶層)上執行多程序步驟可能會對蝕刻層造成不必要的損傷。在一實施例中，作為光微影程序流程的一部分，可在光阻層與蝕刻層之間形成其他層(包含平坦化層)。在蝕刻層的第一蝕刻之後，可從基板移除此種其他層。在一範例中，該等其他層可包含平坦化層。如同在先前技術中所知悉，在第一圖案形成於蝕刻層中之後，可從基板移除第一平坦化層。然後，在以第二光阻層塗佈基板之前，可在基板上形成另一平坦化層。用於平坦化層的典型材料包含有機平坦化層。
如在此所述，吾人已發現移除第一平坦化層可能會對蝕刻層造成不必要的損傷。因此，吾人會希望利用可從蝕刻層移除材料而不對蝕刻層造成不必要之變化的程序。
提供一程序，於其中，形成一圖案化層、一中介層以及待依該圖案化層之圖案蝕刻的一第一層。該中介層可為熱分解層，其可藉由熱基(heat based)移除程序加以移除。在蝕刻該第一層之後，熱基移除程序的使用可允許從基板移除該中介層，而不改變該第一層。在一實施例中，該第一層可為記憶層，以及該程序可為多重圖案化程序。
在一實施例中，提供一種用以蝕刻基板的方法。該方法可包含在一基板上設置一第一層、在該基板上設置具有第一圖案的一第一圖案化層、以及在該第一圖案化層與該第一層之間設置一或多個中介層，至少一中介層為一第一熱分解層。該方法更包含蝕刻該第一層以在該第一層中形成該第一圖案、以及藉由將熱能施加至該第一熱分解層以移除該第一熱分解層。
在另一實施例中，提供一種用以圖案化基板的方法。該方法可包含設置具有一結構的一基板，該結構包含一光阻圖案化層、一第一熱分解層、以及一記憶層，該光阻圖案化層的圖案包含線、間隔及/或穿孔。該方法可更包含：執行該圖案之間隔及/或穿孔的圖案轉移至該記憶層，並且同時在該熱分解層上留下該圖案的線；以及執行第一熱處理程序，以移除該第一熱分解層的任何剩餘部分。
在又另一實施例中，提供一種用以多重圖案化基板的方法。該方法可包含：設置具有一結構的一基板，該結構包含一第一圖案化層，該第一圖案化層具有第一圖案；以及設置一記憶層。該方法更包含：在該第一圖案化層與該記憶層之間設置一第一熱分解層，該第一熱分解層為一第一平坦化層；以及執行第一圖案轉移，以將該第一圖案轉移至該記憶層。該方法更包含藉由將熱能施加至該第一熱分解層，以移除該第一熱分解層。在移除該第一熱分解層之後，該方法包含設置一第二熱分解層，其中該第二熱分解層為一第二平坦化層。該方法更包含設置一第二圖案化層，以使該第二熱分解層位於該第二圖案化層與該記憶層之間，其中該第二圖案化層具有第二圖案。該方法亦包含：執行第二圖案轉移，以將該第二圖案轉移至該記憶層；以及藉由將熱能施加至該第二熱分解層，以移除該第二熱分解層。
提供一程序，於其中，形成圖案化層、中介層以及待依圖案化層之圖案蝕刻的第一層。中介層可為熱分解層，其可藉由熱基移除程序加以移除。在蝕刻第一層之後，熱基移除程序的使用可允許從基板移除中介層，而不改變第一層。在一實施例中，第一層可為記憶層，以及該程序可為多重圖案化程序。
在一實施例中，該程序可被使用作為多重圖案化程序的一部分。然而，吾人可知悉，移除中介層而不對蝕刻層造成損傷的優點可期望被用於範圍廣泛的基板處理步驟，以及在此所述的技術並不限於多重圖案化程序的使用。在使用此處所述之技術的一示範實施例中，蝕刻層可為記憶層，但該等技術並不限於與記憶層一起使用。在一示範實施例中，中介層可為平坦化層，其用以在以光阻層塗佈基板之前使基板平坦化。在另一示範實施例中，圖案轉移程序可為多重圖案化程序，中介層可為平坦化層以及蝕刻層可為記憶層。
用以移除中介層的熱基移除程序並不限於特定的熱基移除機制。例如，在一實施例中，可藉由將熱能提供至包圍中介層的環境，而將熱能提供至中介層。在另一實施例中，電磁能可用以提供熱能至中介層，例如在一實施例中，雷射可用以加熱中介層，或者在另一實施例中為微波能。吾人可知悉，其他方法可用以加熱中介層，以實現熱基移除機制。
在一實施例中，中介層為熱分解材料。如在此所使用，此種材料可至少部分地透過對該材料的熱能施加而分解，如此以致使該材料可經由熱能施加而從基板被移除。可以種種方式將熱能施加至熱分解材料。例如，加熱分解材料周圍的環境乃為施加熱能的一種方式。在另一範例中，雷射、微波或其他電磁能可用以在熱分解材料中產生熱能。
在此所提供的圖式乃係說明將該等技術用於移除中介層而不損傷下伏蝕刻層。如圖式所示，此程序的示範應用為多重圖案化程序。然而，如上所述，在此所述的技術並不限於多重圖案化程序。利用在此所述之熱分解技術的程序整合流程的一實施例係顯示於圖1A-3C中。如圖1A所示，設置結構100。結構100包含基板105。基板105可為圖案化特徵部被期望使用於其上的任何基板。例如，在一實施例中，基板105可為其上具有一或多個半導體處理層的半導體基板。在一實施例中，基板105可為已接受多個半導體處理步驟的基板，這些半導體處理步驟產生各式各樣的結構與層，所有這些結構與層在基板處理技術中係為人所知。在一示範實施例中，作為在後段製程(BEOL，back end of line)處理步驟或前段製程(FEOL，front end of line)處理步驟被用來處理半導體晶圓的三重圖案化技術的一部分，可使用結構100。
作為多重圖案化程序的一部分，亦設置待蝕刻層。在此範例中，待蝕刻層為記憶層110。光阻層125亦可在記憶層110上方形成並且圖案化。如圖1A所示，光阻層125可形成具有線、間隔及/或穿孔的圖案。可在光阻層125與記憶層110之間，設置一或多個中介層。在所顯示的示範程序中，可利用兩個中介層。吾人可知悉，中介層可為任何各式各樣的層，例如抗反射塗佈層、硬遮罩層、平坦化層等等。如圖1A之範例所示，其中一中介層為平坦化層。在先前技術中，平坦化層可為有機平坦化層，此可能需要使用反應性離子蝕刻來移除有機平坦化層。相較之下，在圖1A之實施例中，中介層包含熱分解層115，其在此實施例中係形成平坦化層。接著，如圖1A所示，亦設置附加層120。附加層120可為下列其中一或多者：硬遮罩層、抗反射塗佈層、或用於圖案化程序的任何其他層。雖然未顯示，但在熱分解層115與記憶層110之間亦可使用附加層。例如，在熱分解層115與記憶層110之間可使用底部抗反射層或其他層。因此，吾人可知悉，圖1A所示之特定層堆疊僅為示範，以及可使用層的許多其他變化，並且同時仍獲得如在此所述使用熱分解材料的好處。
在圖案化與蝕刻程序期間，可期望將光阻層125的圖案轉移至期望藉由多重圖案所蝕刻的層(記憶層110)。圖1B說明光阻層125的圖案轉移至記憶層110。此種圖案轉移可經由電漿蝕刻程序加以完成，但可利用其他的技術。如此圖式所示，光阻層125與附加層120已被移除。此種移除可為在本技術中為人所知的標準微影-蝕刻-剝除程序技術的結果。如圖所示，熱分解層115係留在基板105上。接著如圖1C所示，可藉由熱能的施加而移除熱分解層115。如上所述，此種熱能的施加可藉由種種方式加以實現，其包含但不限於藉由使用雷射、微波等等來對熱分解層周圍的環境進行加熱。由於熱移除程序的本質，所以可實現熱分解層115的移除而不造成記憶層110的損傷。例如，相較於若藉由蝕刻(例如，反應性離子蝕刻)來移除中介平坦化層時所可能產生的記憶層110的損傷，記憶層110的輪廓改變可被降至最低。
在一示範實施例中，可藉由使熱分解層115接受小於400度C (℃)的熱程序而將該層移除。在另一實施例中，熱程序可在100℃-350℃的範圍內，以及在又另一實施例中，係介於200℃-260℃之間。在一實施例中，可藉由施加熱5分鐘而發生熱分解層移除程序。然而，吾人可知悉，可利用其他的溫度與時間。
上述程序可單獨被使用在基板程序流程中所利用的種種程序步驟。在一示範實施例中，上述程序可為多重圖案化程序的一部分(然而，如同所述，在此所述的技術並不限於多重圖案化程序)。以下圖2A-2C與3A-3C顯示可在上述圖1A-1C的步驟之後所使用的程序步驟於多重圖案化程序內的使用。尤其，圖2A-2C係顯示第二圖案化步驟的使用，而圖3A-3C則係顯示第三圖案化步驟的使用。複製上述關於圖1的程序，俾使第二與第三圖案形成在如圖2A-2C與3A-3C所示的記憶層中。更具體來說，如圖2A所示，結構200可包含設置在從圖1C所產生之記憶層110上方的第二光阻層225、第二附加層220、以及第二熱分解層215。如圖2B所示，之後可依照第二光阻層225的圖案來蝕刻第二熱分解層215與記憶層110。接著，如圖2C所示，可藉由如上所述的熱程序來移除第二熱分解層215。因此，如圖2C所示，將光阻層125與第二光阻層225的圖案轉移至記憶層110，並且藉由第二熱處理程序來移除第二熱分解層。
如圖3A-3C所示，可再次複製圖2A-2C的程序。更具體而言，如圖3A所示，結構300可包含設置在從圖2C所產生之記憶層110上方的第三光阻層325、第三附加層320、以及第三熱分解層315。在所顯示之範例中，第三熱分解層315係作為第三平坦化層。如圖3B所示，之後可依照第三光阻層325的圖案來蝕刻第三熱分解層315與記憶層110。接著，如圖3C所示，可藉由如上所述的熱程序來移除第三熱分解層315。因此，如圖3C所示，將光阻層125、第二光阻層225、以及第三光阻層325的圖案轉移至記憶層110。以此方式重複進行記憶層110的蝕刻而在記憶層中提供最終圖案。在所顯示的範例中，透過第三圖案化層(第三光阻層325)的使用，將第三圖案加入到記憶層中。
圖2A-2C與圖3A-3C係顯示作為位於光阻層與記憶層間之平坦化層的附加熱分解層的使用。如圖所示，兩附加層皆係作為平坦化層，但吾人可知悉，熱分解層並不限於平坦化層。與圖1A-1C一樣，可經由熱能的施加，以使記憶層之損傷降至最低的方式，移除熱分解層。以此方式，可完成需要移除三個平坦化層的三重圖案化程序，而不因為這三個平坦化層的移除來損傷到記憶層。又，如圖1A-1C所示，透過熱施加，使第一熱分解層進行解聚合(depolymerize)。又，在包含圖1A-2C的實施例中，第一熱分解層與第二熱分解層皆藉由熱處理而進行解聚合，每一後續熱分解層(例如在圖3A-3C中)亦係如此。然而，吾人可知悉，若在此所述之技術僅使用在多個圖案化步驟的其中若干步驟而非所有步驟的話，則仍可獲得該等技術的好處。
在一實施例中，熱分解層可由例如尿素黏合樹脂的材料所構成，特別係聚尿素(polyurea)，該材料具有解聚合性(depolymerizability)並且具有其可藉由小於400℃之熱處理(在另一實施例中藉由小於300℃之熱處理)加以移除的特性。因此，透過熱能的施加，使該層進行解聚合。相對於標準有機平坦化層，藉由使用此種熱分解材料，以排除記憶層對有機平坦化移除時之蝕刻程序的曝露。由於熱分解層可藉由熱處理加以移除，所以可排除移除程序對記憶層的影響。因此，甚至在進行多個微影與蝕刻程序之後，仍可維持記憶層的形狀。因此，透過由熱分解材料來製造平坦化層，用於移除平坦化層之反應性離子蝕刻程序的使用會變得不必要，並且記憶層的形狀變化可被抑制。因此，即使圖案化被執行多次，仍可抑制記憶層的形狀劣變。
在此所述之技術並不限於特定的熱分解材料，因為可利用多種材料，並且同時仍獲得利用熱移除程序的好處，如此以致使記憶層不被損傷。然而，如上所述，在一實施例中，可利用尿素黏合樹脂。此種尿素黏合樹脂的一具體實施例為聚尿素，其可經由薄膜沉積加以形成。用於形成聚尿素並且藉由使聚尿素熱分解之解聚合程序來移除此種聚尿素的一示範技術係被詳述在Yatsuda等人所提出之美國專利申請案第15/654,307號中，該申請案係申請於2017年7月19日，發明名稱為『Method of Fabricating Semiconductor Device, Vacuum Processing Apparatus and Substrate Processing Apparatus』，而其整體揭露內容乃特別藉由參考文獻方式合併於此。美國專利申請案第15/654,307號所述的技術包含但不限於使異氰酸酯與胺作為原料單體進行共聚合以形成尿素鍵結，並且如同所述，可利用一示範氣相沉積聚合程序。如美國專利申請案第15/654,307號所述，亦可使用液體程序來形成聚尿素。又，如同所述，聚尿素隨後可解聚合成胺，並且藉由熱處理的實施而氣化。然而，吾人可知悉，可利用其他的形成程序以及其他的移除程序，並且同時仍獲得如在此所述使用熱分解層以及熱移除此種層的好處。又，吾人可知悉，在此所述之技術並不限於聚尿素，並且可利用其他材料及/或聚尿素與其他材料的結合或變體。
吾人可知悉，上述程序流程僅為示範，以及許多其他程序與應用可有利地使用在此所述之技術。圖4-6說明使用在此所述之處理技術的示範方法。吾人可知悉，圖4-6之實施例僅為示範，以及附加的方法可利用在此所述之技術。又，可將附加的處理步驟加入到圖4-6所示的方法中，因為所述之步驟並未意欲排他。此外，步驟的順序並不限於圖式中所顯示的順序，因為可能發生不同順序及/或可聯合或同時執行各種步驟。
在圖4中，顯示用以蝕刻基板的方法。該方法包含：步驟405，在基板上設置第一層；以及步驟410，在基板上設置具有第一圖案的第一圖案化層。該方法更包含步驟415，在第一圖案化層與第一層之間設置一或多個中介層，至少一中介層為第一熱分解層。該方法亦包含步驟420，蝕刻第一層以在第一層中形成第一圖案。該方法更包含步驟425，藉由將熱能施加至第一熱分解層，以移除第一熱分解層。
在圖5中，顯示用以圖案化基板的方法。該方法包含步驟505，設置具有一結構的基板，該結構包含光阻圖案化層、第一熱分解層、以及記憶層，光阻圖案化層的圖案包含線、間隔及/或穿孔。該方法亦包含步驟510，執行圖案之間隔及/或穿孔的圖案轉移至記憶層，並且同時在熱分解層上留下圖案的線。該方法更包含步驟515，執行第一熱處理程序，以移除第一熱分解層的任何剩餘部分。
在圖6中，顯示用以多重圖案化基板的方法。該方法可包含步驟605，設置具有一結構的基板，該結構包含第一圖案化層，第一圖案化層具有第一圖案。該方法亦包含步驟610，設置記憶層。該方法包含步驟615，在第一圖案化層與記憶層之間設置第一熱分解層，第一熱分解層為第一平坦化層。該方法包含：步驟620，執行第一圖案轉移，以將第一圖案轉移至記憶層；以及步驟625，藉由將熱能施加至第一熱分解層，以移除第一熱分解層。在移除第一熱分解層之後，該方法包含步驟630，設置第二熱分解層，其中第二熱分解層為第二平坦化層。該方法更包含步驟635，設置第二圖案化層，以使第二熱分解層位於第二圖案化層與記憶層之間，其中第二圖案化層具有第二圖案。該方法亦包含：步驟640，執行第二圖案轉移，以將第二圖案轉移至記憶層；以及步驟645，藉由將熱能施加至第二熱分解層，以移除第二熱分解層。
鑑於此說明內容，本發明的進一步修改及替代實施例對於熟悉本項技藝者將顯而易見。因此，此說明內容應僅視為例示性並且係為了對熟悉本項技藝者教示實現本發明的方式之目的。吾人應理解在此所示與所述之本發明的形式與方法應視為目前較佳之實施例。等效的技術可取代在此所說明與所描述者，且本發明之某些特徵可獨立於其他特徵的使用而被加以利用，受益於本發明之此說明內容後，對於熟悉本項技藝者而言，整體將變得顯而易見。
100‧‧‧結構
105‧‧‧基板
110‧‧‧記憶層
115‧‧‧熱分解層
120‧‧‧附加層
125‧‧‧光阻層
200‧‧‧結構
215‧‧‧第二熱分解層
220‧‧‧第二附加層
225‧‧‧第二光阻層
300‧‧‧結構
315‧‧‧第三熱分解層
320‧‧‧第三附加層
325‧‧‧第三光阻層
405‧‧‧步驟
410‧‧‧步驟
415‧‧‧步驟
420‧‧‧步驟
425‧‧‧步驟
505‧‧‧步驟
510‧‧‧步驟
515‧‧‧步驟
605‧‧‧步驟
610‧‧‧步驟
615‧‧‧步驟
620‧‧‧步驟
625‧‧‧步驟
630‧‧‧步驟
635‧‧‧步驟
640‧‧‧步驟
645‧‧‧步驟
藉由參考下列與隨附圖式配合的說明內容，可獲得對本發明及其優點的更完整瞭解，於其中，相同的參考符號係表示相同的特徵。然而，吾人應注意到，隨附圖式僅係說明所揭露觀念的示範實施例，因此不被認為係範圍的限制，對於所揭露觀念而言，可承認其他等效的實施例。
圖1A-1C說明一程序流程，其係利用熱分解層。
圖2A-2C說明一程序流程，其係將第二圖案化程序的使用加入到圖1A-1C的程序流程中。
圖3A-3C說明一程序流程，其係將第三圖案化程序的使用加入到圖2A-2C的程序流程中。
圖4說明使用熱分解層作為圖案化程序之一部分的一示範程序流程。
圖5說明使用熱分解層作為圖案化程序之一部分的另一示範程序流程。
圖6說明使用熱分解層作為圖案化程序之一部分的又另一示範程序流程。

Claims (20)

  1. 一種用以蝕刻基板的方法，該方法包含： 在一基板上設置一第一層； 在該基板上設置具有第一圖案的一第一圖案化層； 在該第一圖案化層與該第一層之間設置一或多個中介層，至少一中介層為一第一熱分解層； 蝕刻該第一層，以在該第一層中形成該第一圖案；以及 藉由將熱能施加至該第一熱分解層，以移除該第一熱分解層， 其中用以蝕刻該基板的該方法為多重圖案化程序，該多重圖案化程序包含重複該第一層之蝕刻，以在該第一層中形成多重圖案。
  2. 如申請專利範圍第1項所述之用以蝕刻基板的方法，其中該第一熱分解層為透過熱能施加而進行解聚合的材料。
  3. 如申請專利範圍第1項所述之用以蝕刻基板的方法，其中該第一熱分解層係藉由400℃以下的熱處理而進行解聚合。
  4. 如申請專利範圍第3項所述之用以蝕刻基板的方法，其中該第一熱分解層係藉由260℃以下的熱處理而進行解聚合。
  5. 如申請專利範圍第1項所述之用以蝕刻基板的方法，其中該第一熱分解層係由一尿素黏合樹脂所構成。
  6. 如申請專利範圍第1項所述之用以蝕刻基板的方法，其中該方法包含形成一第二熱分解層，並且藉由將熱能施加至該第二熱分解層，以移除該第二熱分解層。
  7. 如申請專利範圍第6項所述之用以蝕刻基板的方法，其中該第一層為一記憶層。
  8. 一種用以圖案化基板的方法，該方法包含： 設置具有一結構的一基板，該結構包含一光阻圖案化層、一第一熱分解層、以及一記憶層，該光阻圖案化層的圖案包含線、間隔及/或穿孔； 執行該圖案之間隔及/或穿孔的圖案轉移至該記憶層，並且同時在該第一熱分解層上留下該圖案的線；以及 執行第一熱處理程序，以移除該第一熱分解層的任何剩餘部分。
  9. 如申請專利範圍第8項所述之用以圖案化基板的方法，其中該第一熱分解層為透過熱能施加而進行解聚合的材料。
  10. 如申請專利範圍第8項所述之用以圖案化基板的方法，其中該第一熱分解層係由一尿素黏合樹脂所構成。
  11. 如申請專利範圍第8項所述之用以圖案化基板的方法，其中用以圖案化該基板的該方法為多重圖案化程序，該多重圖案化程序包含將多於一個的圖案轉移至該記憶層。
  12. 如申請專利範圍第11項所述之用以圖案化基板的方法，其中該方法包含形成一第二熱分解層，並且藉由使用第二熱處理程序，以移除該第二熱分解層。
  13. 如申請專利範圍第12項所述之用以圖案化基板的方法，其中該第一熱分解層與該第二熱分解層皆為平坦化層。
  14. 如申請專利範圍第8項所述之用以圖案化基板的方法，其中該第一熱分解層為一平坦化層。
  15. 一種用以多重圖案化基板的方法，該方法包含： 設置具有一結構的一基板，該結構包含一第一圖案化層，該第一圖案化層具有第一圖案； 設置一記憶層； 在該第一圖案化層與該記憶層之間設置一第一熱分解層，該第一熱分解層為一第一平坦化層； 執行第一圖案轉移，以將該第一圖案轉移至該記憶層； 藉由將熱能施加至該第一熱分解層，以移除該第一熱分解層； 在移除該第一熱分解層之後，設置一第二熱分解層，其中該第二熱分解層為一第二平坦化層； 設置一第二圖案化層，以使該第二熱分解層位於該第二圖案化層與該記憶層之間，其中該第二圖案化層具有第二圖案； 執行第二圖案轉移，以將該第二圖案轉移至該記憶層；以及 藉由將熱能施加至該第二熱分解層，以移除該第二熱分解層。
  16. 如申請專利範圍第15項所述之用以多重圖案化基板的方法，其中該第一熱分解層與該第二熱分解層皆包含透過熱能施加而進行解聚合的材料。
  17. 如申請專利範圍第16項所述之用以多重圖案化基板的方法，其中該第一熱分解層與該第二熱分解層皆係藉由300℃以下的熱處理而進行解聚合。
  18. 如申請專利範圍第17項所述之用以多重圖案化基板的方法，其中該第一熱分解層與該第二熱分解層皆係由一尿素黏合樹脂所構成。
  19. 如申請專利範圍第18項所述之用以多重圖案化基板的方法，更包含： 在移除該第二熱分解層之後，設置一第三熱分解層，其中該第三熱分解層為一第三平坦化層； 設置一第三圖案化層，以使該第三熱分解層位於該第三圖案化層與該記憶層之間，其中該第三圖案化層具有第三圖案； 執行第三圖案轉移，以將該第三圖案轉移至該記憶層；以及 藉由將熱能施加至該第二熱分解層，以移除該第三熱分解層。
  20. 如申請專利範圍第18項所述之用以多重圖案化基板的方法，其中該熱能的施加包含藉由使用雷射、或藉由使用微波，以加熱該熱分解層周圍的環境。
TW108107038A 2018-03-02 2019-03-04 轉移圖案至一層的方法 TWI783128B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862637743P 2018-03-02 2018-03-02
US62/637,743 2018-03-02
US201862666751P 2018-05-04 2018-05-04
US62/666,751 2018-05-04

Publications (2)

Publication Number Publication Date
TW201947633A true TW201947633A (zh) 2019-12-16
TWI783128B TWI783128B (zh) 2022-11-11

Family

ID=67805926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107038A TWI783128B (zh) 2018-03-02 2019-03-04 轉移圖案至一層的方法

Country Status (6)

Country Link
US (1) US10916428B2 (zh)
JP (1) JP7164773B2 (zh)
KR (1) KR102401711B1 (zh)
CN (1) CN111727490A (zh)
TW (1) TWI783128B (zh)
WO (1) WO2019169122A1 (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7316851A (nl) * 1973-12-10 1975-06-12 Philips Nv Werkwijze voor het vervaardigen van een inrich- ting, in het bijzonder een halfgeleiderinrichting, met een geleiderpatroon op een dragerlichaam, en inrichting, vervaardigd volgens de werkwijze.
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP3562478B2 (ja) * 2001-03-16 2004-09-08 日亜化学工業株式会社 窒化物半導体の成長方法及びそれを用いた素子
US6833320B2 (en) * 2002-11-04 2004-12-21 Intel Corporation Removing sacrificial material by thermal decomposition
JP4299642B2 (ja) * 2003-11-26 2009-07-22 積水化学工業株式会社 パターン形成方法
WO2007148160A2 (en) * 2006-06-20 2007-12-27 Freescale Semiconductor, Inc. Method of multi-layer lithography
US20080073321A1 (en) * 2006-09-22 2008-03-27 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial etching
US7955516B2 (en) * 2006-11-02 2011-06-07 Applied Materials, Inc. Etching of nano-imprint templates using an etch reactor
NL1035771A1 (nl) 2007-08-20 2009-02-23 Asml Netherlands Bv Lithographic Method and Method for Testing a Lithographic Apparatus.
CN101459107A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构及刻蚀方法
CN103137551B (zh) * 2011-12-05 2014-12-03 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
JP6063475B2 (ja) * 2011-12-07 2017-01-18 ジョージア・テック・リサーチ・コーポレーション パッケージングに適合する、ｍｅｍｓデバイスのウェハレベルキャッピング
JP5925721B2 (ja) * 2012-05-08 2016-05-25 信越化学工業株式会社 有機膜材料、これを用いた有機膜形成方法及びパターン形成方法
KR101360548B1 (ko) * 2012-06-26 2014-02-13 주식회사 포스코 태양전지의 모듈화 방법과 이에 의해 제조된 태양전지 모듈
US9349595B2 (en) * 2012-07-11 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
US9153478B2 (en) * 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
TWI606294B (zh) * 2013-05-03 2017-11-21 應用材料股份有限公司 在膜堆疊上形成硬光罩的方法
WO2015116532A1 (en) 2014-01-28 2015-08-06 Tokyo Electron Limited Method for self-aligned double patterning without atomic layer deposition
KR101800996B1 (ko) 2014-04-10 2017-12-20 도쿄엘렉트론가부시키가이샤 기판 상의 콘택 개구 패터닝 방법
KR20160008382A (ko) * 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
KR102394042B1 (ko) 2016-03-11 2022-05-03 인프리아 코포레이션 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법

Also Published As

Publication number Publication date
TWI783128B (zh) 2022-11-11
US10916428B2 (en) 2021-02-09
KR20200118212A (ko) 2020-10-14
KR102401711B1 (ko) 2022-05-26
JP7164773B2 (ja) 2022-11-02
JP2021515402A (ja) 2021-06-17
WO2019169122A1 (en) 2019-09-06
US20200020534A1 (en) 2020-01-16
CN111727490A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
JP3568514B2 (ja) 面内寸法差の均一性改善方法
US9892933B2 (en) Lithography using multilayer spacer for reduced spacer footing
JP5851052B2 (ja) パターン平滑化及びインライン限界寸法のスリム化のための蒸気処理プロセス
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
TW202137295A (zh) 具有選擇性心軸形成的多重圖案化
US9318412B2 (en) Method for semiconductor self-aligned patterning
JP2003173951A (ja) 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
KR102503318B1 (ko) 열분해 재료들을 사용하여 로우 k 재료들을 패터닝하는 방법
TW201947633A (zh) 轉移圖案至一層的方法
JP2008053666A (ja) パターン形成方法およびパターン形成体
TWI467647B (zh) 在旋轉塗佈層中之高深寬比圖案化之方法
JP2015005662A (ja) パターン形成方法
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
US20160246171A1 (en) Method for Patterning Using a Composite Pattern
KR20090067997A (ko) 반도체 소자의 레지스트 패턴 형성방법
US20120220129A1 (en) Method for forming mask for forming contact holes of semiconductor device
TWI752221B (zh) 使用有機矽酸鹽做為圖案化膜之方法及系統
CN111863600A (zh) 增加固体材料层和流体材料层之间贴附性的方法
KR100365756B1 (ko) 반도체소자의콘택홀형성방법
TWI656414B (zh) 去除光阻層的方法
JPS6153726A (ja) パタ−ン形成法
JPH02143413A (ja) 半導体装置の製造方法
TW201248685A (en) Method for via formation in a semiconductor device
JP2013102038A (ja) 半導体装置の製造方法
KR20060122270A (ko) 반도체 소자의 미세패턴 형성방법