KR20060122270A - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR20060122270A
KR20060122270A KR1020050044603A KR20050044603A KR20060122270A KR 20060122270 A KR20060122270 A KR 20060122270A KR 1020050044603 A KR1020050044603 A KR 1020050044603A KR 20050044603 A KR20050044603 A KR 20050044603A KR 20060122270 A KR20060122270 A KR 20060122270A
Authority
KR
South Korea
Prior art keywords
pattern
film
forming
resist
layer
Prior art date
Application number
KR1020050044603A
Other languages
English (en)
Inventor
유태준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050044603A priority Critical patent/KR20060122270A/ko
Publication of KR20060122270A publication Critical patent/KR20060122270A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 하부 레지스트막, 산화막 및 상부 레지스트막을 차례로 형성하는 단계와, 상기 상부 레지스트막을 노광 및 현상해서 상부 레지스트 패턴을 형성하는 단계와, 상기 상부 레지스트 패턴을 식각마스크로 이용해서 산화막을 식각하는 단계와, 상기 상부 레지스트 패턴 및 식각된 산화막을 이용해서 하부 레지스트막을 식각하여 하부 레지스트 패턴을 형성함과 아울러 상기 하부 레지스트 패턴과 산화막 및 상부 레지스트 패턴의 적층으로 이루어진 패턴을 형성하는 단계와, 상기 패턴 및 반도체 기판 상에 스퍼터링 공정에 따라 패턴 형성용 박막을 증착하는 단계 및 상기 패턴 및 그 상부 표면 상에 증착된 패턴 형성용 박막을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 미세패턴 형성시 ROR(Resist Oxide Resist)로 레지스트 패턴을 형성한 후, 박막형성 공정을 수행한다. 따라서, 미세패턴 형성을 식각공정없이 다이렉트 박막패턴으로 형성함으로써, 더 향상된 미세패턴을 형성할 수 있다. 또한 식각공정을 수행하지 않으므로 식각공정시 발생되는 문제점들을 방지할 수 있으며, 이러한 공정적용을 통하여 반도체 소자 특성의 효율을 극대화 시킬수 있다.

Description

반도체 소자의 미세패턴 형성방법{Method for formig element isolating film of semiconductor device}
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2b는 본 발명의 다른 실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3b는 본 발명의 또 다른 실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 반도체 기판 2: 하부 레지스트막
2a: 하부 레지스트 패턴 3: 산화막
4: 상부 레지스트막 4a: 상부 레지스트 패턴
A,B: ROR 패턴 5: 패턴 형성용 박막
5a, 5b: 박막 패턴 6: 캐패시터
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로서, 보다 상세하게는 ROR(Resist-Oxide-Resist) 패턴을 이용한 미세패턴 형성방법에 관한 것이다.
점차적으로 반도체 소자가 집적화됨에 따라 포토리소그라피에서 형성해야 하는 패턴의 크기가 작아지게 되고, 이러한 목적을 위해 더 향상된 결과를 보이는 미세패턴 형성 개발이 계속되고 있다. 따라서, 더 향상된 미세패턴을 구현하기 위해서 특히, 포토공정과 에칭공정의 난이도가 높아지고 있다.
그러나 이러한 공정의 난이도가 높아짐에 따라 여러가지 결점들이 발생하게 되어 반도체 소자의 수율저하가 발생하게 된다. 식각마진을 높이기 위해서 레지스트막의 두께를 두껍게 하거나 또는 레지스트막의 두께를 낮게하여 진행하기도 한다.
그러나 이렇게 레지스트막의 두께가 두꺼울 경우에는 레지스트막의 쓰러짐 형상이 발생하게 되고, 레지스트막의 두께가 낮을경우에는 식각의 내성부족으로 인하여 미세패턴 형성에 어려움이 따르게 된다.
도시하지는 않았으나, 일반적으로 종래의 반도체 소자의 미세패턴 형성방법은, 기판상에 박막과 레지스트막을 형성하고 마스크공정과 식각공정을 진행하여 미세패턴 형성을 완성한다.
그러나 이러한 일반적인 미세패턴 형성방법 중에서 여러가지 문제점들이 유발된다. 예를 들면 식각공정에서 발생하는 플라즈마의 충격으로 인해 웨이퍼의 이온주입 도우즈(dose)량의 변화가 발생하고 이로 인해서 패터닝 공정후 추가적인 이온주입 작업이 필요하다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 미세패턴 형성을 식각공정없이 형성할 수 있어 더 향상된 반도체 소자의 미세패턴 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 미세패턴 형성방법은, 반도체 기판 상에 하부 레지스트막, 산화막 및 상부 레지스트막을 차례로 형성하는 단계; 상기 상부 레지스트막을 노광 및 현상해서 상부 레지스트 패턴을 형성하는 단계; 상기 상부 레지스트 패턴을 식각마스크로 이용해서 산화막을 식각하는 단계; 상기 상부 레지스트 패턴 및 식각된 산화막을 이용해서 하부 레지스트막을 식각하여 하부 레지스트 패턴을 형성함과 아울러 상기 하부 레지스트 패턴과 산화막 및 상부 레지스트 패턴의 적층으로 이루어진 패턴을 형성하는 단계; 상기 패턴 및 반도체 기판 상에 스퍼터링 공정에 따라 패턴 형성용 박막을 증착하는 단계; 및 상기 패턴 및 그 상부 표면 상에 증착된 패턴 형성용 박막을 제거하는 단계;를 포함한다.
여기서, 상기 하부 레지스트막은 식각 내성이 강한 I-라인 또는 레진(resin)으로 구성된 폴리머로 형성한다. 바람직하게는 300℃ 이상의 온도에서도 공정 진행이 가능한 아로마틱 폴리마이드(Aromatic Polyimide) 계열의 폴리머로 형성하며, 용매는 감마-부틸로랙톤(Butylolactone)을 사용한다. 그런다음, 상기 산화막의 형성 전 오븐 가열, 핫플레이트 가열, UV 베이크 및 E-beam 큐어링로 구성된 그룹으 로부터 선택되는 어느 하나의 방법에 따라 경화시킨다.
상기 산화막은 SiON, BPSG, HDP 및 SOG로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것으로, 상부 레지스트막 두께의 30% 이하의 두께로 형성하되, 바람직하게는 300℃ 이하의 온도에서 HDP(High Density Plasma) 으로 형성한다.
상기 패턴 형성용 박막은 상기 하부 레지스트막의 변형을 주지 않는 온도로 증착한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 반도체 기판(1) 상에 하부 레지스트막(2), 산화막(3) 및 상부 레지스트막(4)을 차례로 형성한다. 여기서, 상기 하부 레지스트막은 식각 내성이 강한 I-라인 또는 레진(resin)으로 구성된 폴리머로 형성한다.
바람직하게는 300℃ 이상의 온도에서도 공정 진행이 가능한 아로마틱 폴리마이드(Aromatic Polyimide) 계열의 폴리머로 형성하며, 용매는 감마-부틸로랙톤(Butylolatone)을 사용한다. 그런다음, 상기 산화막의 형성 전 오븐 가열, 핫플레이트 가열, UV 베이크 및 E-beam 큐어링로 구성된 그룹으로부터 선택되는 어느 하나의 방법에 따라 경화시킨다.
또한, 상기 산화막은 SiON, BPSG, HDP 및 SOG로 구성된 것 중 어느 하나를 선택하여, 상부 레지스트막 두께의 30% 이하의 두께로 형성하되, 바람직하게는 300℃ 이하의 온도에서 HDP(High Density Plasma) 으로 형성한다.
도 1b를 참조하면, 상기 상부 레지스트막(4)을 노광 및 현상해서 상부 레지스트 패턴(4a)을 형성한다.
도 1c를 참조하면, 상기 상부 레지스트 패턴(4a)을 식각마스크로 이용해서 산화막(3)을 식각한다.
도 1d를 참조하면, 상기 상부 레지스트 패턴 및 식각된 산화막(3)을 이용해서 하부 레지스트막(2)을 식각하여 하부 레지스트 패턴(2a)을 형성한다. 여기서, 상기 상부 레지스트 패턴은 하부 레지스트막 식각시 제거된다. 이 때, 상기 하부 레지스트 패턴(2a)과 산화막(3) 및 하부 레지스트막 식각시 제거된 상부 레지스트 패턴으로 구성된 ROR(Resist-Oxide-Resist) 패턴을 형성한다.
상부 레지스트 패턴은 제거되었지만 본 발명에서는 제거된 상부 레지스트 패턴까지 포함하여 ROR 패턴이라 칭한다.
도 1e를 참조하면, 상기 ROR 패턴(A) 및 반도체 기판(1) 상에 스퍼터링 공정에 따라 패턴 형성용 박막(5)을 증착한다. 여기서, 상기 패턴 형성용 박막은 상기 하부 레지스트막의 변형을 주지 않는 온도로 수행한다.
도 1f를 참조하면, 상기 ROR 패턴(A) 상부 표면 상에 증착된 패턴 형성용 박막을 제거한 후, 상기 ROR패턴을 제거하여 박막패턴(5a)을 형성한다. 이에 본 발명에 따른 미세패턴 형성을 완성한다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 미세패턴 형성방법을 설명 하기 위한 단면도이다.
이 실시예에서는, 도 2a에 도시된 바와 같이, 상기 하부 레지스트 패턴 형성시, 하부 레지스트막에 대하여 식각시간과 압력을 조절하여 상기 식각된 산화막의 선폭보다 작은 선폭을 갖는 하부 레지스트 패턴을 형성하여 ROR 패턴(B)을 형성한다.
이 경우, 후속 공정이 진행됨에 따라, 도 2b를 참조하면, 하부 레지스트 패턴의 선폭이 작게 형성됨에 따라, 후속 형성되는 박막패턴(5b)의 선폭을 크게 만들 수 있다.
도 3a 및 3b는 본 발명의 또 다른 실시예에 따른 미세패턴 형성방법을 설명하기 위한 단면도이다.
이 실시예에서는, 도 3a에 도시된 바와 같이, 상기 기판(1) 상면과 상기 ROR 패턴(B) 전면에 패턴 형성용 박막(5)을 CVD 공정으로 증착한다.
이 경우, 후속 공정이 진행됨에 따라, 도 3b에 도시된 바와 같이, 실린더 모양의 캐패시터(6)를 제작할 수 있다.
이상에서와 같이, 본 발명은 반도체 소자의 미세패턴 형성시 ROR(Resist Oxide Resist)로 레지스트 패턴을 형성한 후, 박막형성 공정을 수행한다. 이에 따라, 본 발명은 미세패턴 형성을 식각공정없이 다이렉트 박막패턴으로 형성함으로써 더 향상된 미세패턴을 형성할 수 있다.
또한 본 발명은 식각공정을 수행하지 않으므로 식각공정시 발생되는 문제점 들을 방지할 수 있으며, 이러한 공정 적용을 통해 반도체 소자의 특성을 향상 시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 의에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모둔 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (6)

  1. 반도체 기판 상에 하부 레지스트막, 산화막 및 상부 레지스트막을 차례로 형성하는 단계;
    상기 상부 레지스트막을 노광 및 현상해서 상부 레지스트 패턴을 형성하는 단계;
    상기 상부 레지스트 패턴을 식각마스크로 이용해서 산화막을 식각하는 단계;
    상기 상부 레지스트 패턴 및 식각된 산화막을 이용해서 하부 레지스트막을 식각하여 하부 레지스트 패턴을 형성함과 아울러 상기 하부 레지스트 패턴과 산화막 및 상부 레지스트 패턴의 적층으로 이루어진 패턴을 형성하는 단계;
    상기 패턴 및 반도체 기판 상에 스퍼터링 공정에 따라 패턴 형성용 박막을 증착하는 단계; 및
    상기 패턴 및 그 상부 표면 상에 증착된 패턴 형성용 박막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  2. 제 1 항에 있어서, 상기 하부 레지스트막은 식각 내성이 강한 I-라인 또는 레진(resin)으로 구성된 폴리머로 이루어진 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  3. 제 1 항에 있어서, 상기 하부 레지스트막은 상기 산화막의 형성 전 오븐 가 열, 핫플레이트 가열, UV 베이크 및 E-beam 큐어링로 구성된 그룹으로부터 선택되는 어느 하나의 방법에 따라 경화시키는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  4. 제 1 항에 있어서, 상기 산화막은 SiON, BPSG, HDP 및 SOG로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 산화막은 상부 레지스트막 두께의 30% 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법
  6. 제 1 항에 있어서, 상기 패턴 형성용 박막을 증착하는 단계는 상기 하부 레지스트막의 변형을 주지 않는 온도로 수행하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
KR1020050044603A 2005-05-26 2005-05-26 반도체 소자의 미세패턴 형성방법 KR20060122270A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044603A KR20060122270A (ko) 2005-05-26 2005-05-26 반도체 소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044603A KR20060122270A (ko) 2005-05-26 2005-05-26 반도체 소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20060122270A true KR20060122270A (ko) 2006-11-30

Family

ID=37707629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044603A KR20060122270A (ko) 2005-05-26 2005-05-26 반도체 소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20060122270A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847829B1 (ko) * 2006-12-29 2008-07-23 동부일렉트로닉스 주식회사 반도체 소자 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847829B1 (ko) * 2006-12-29 2008-07-23 동부일렉트로닉스 주식회사 반도체 소자 형성 방법

Similar Documents

Publication Publication Date Title
KR102637883B1 (ko) 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용
KR100891247B1 (ko) 반도체 소자의 패턴 형성 방법
US7994060B2 (en) Dual exposure track only pitch split process
US20090111058A1 (en) Method of Forming Micro Pattern of Semiconductor Device
KR20090124353A (ko) 반도체 소자의 패턴 형성 방법
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US20090246954A1 (en) Method of manufacturing semiconductor device
US9412612B2 (en) Method of forming semiconductor device
CN101335184B (zh) 形成半导体器件的微图案的方法
JP4741565B2 (ja) フォトマスクを製造する方法、層叉は層積層体をパターニングする方法、及びマスク基板上のレジスト積層体
CN107703722B (zh) 图案化光阻的形成方法
KR20060122270A (ko) 반도체 소자의 미세패턴 형성방법
KR100843899B1 (ko) 반도체 소자의 제조방법
TWI467647B (zh) 在旋轉塗佈層中之高深寬比圖案化之方法
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
KR101033354B1 (ko) 반도체 소자의 미세패턴 형성방법
US20070178409A1 (en) Exposure method of forming three-dimensional lithographic pattern
KR100807074B1 (ko) 반도체 소자의 제조 방법
US6677240B1 (en) Method for patterning dense and isolated features on semiconductor devices
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
US8609544B2 (en) Method for fabricating semiconductor device
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR100802227B1 (ko) 반도체 소자의 형성 방법
KR100557949B1 (ko) 반도체소자의 패턴 형성방법
KR100192931B1 (ko) 감광막 패턴 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination