KR100847829B1 - 반도체 소자 형성 방법 - Google Patents

반도체 소자 형성 방법 Download PDF

Info

Publication number
KR100847829B1
KR100847829B1 KR1020060137293A KR20060137293A KR100847829B1 KR 100847829 B1 KR100847829 B1 KR 100847829B1 KR 1020060137293 A KR1020060137293 A KR 1020060137293A KR 20060137293 A KR20060137293 A KR 20060137293A KR 100847829 B1 KR100847829 B1 KR 100847829B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
insulating film
forming
film
Prior art date
Application number
KR1020060137293A
Other languages
English (en)
Other versions
KR20080062029A (ko
Inventor
백인철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137293A priority Critical patent/KR100847829B1/ko
Publication of KR20080062029A publication Critical patent/KR20080062029A/ko
Application granted granted Critical
Publication of KR100847829B1 publication Critical patent/KR100847829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 반도체 기판 위에 포토 레지스트막을 형성하는 단계와, 상기 포토 레지스트막에 대하여 노광(Expose)공정을 수행하는 단계와, 상기 노광된 포토 레지스트막 위에 절연막을 형성하는 단계와, 상기 절연막 위에 제1 포토 레지스트 패턴을 형성하는 단계와, 식각 공정을 수행하여 상기 절연막을 선택적으로 식각하여 상기 포토 레지스트막의 일부를 오픈하는 절연막 패턴을 형성하는 단계와, 상기 절연막 패턴을 마스크로 이용하는 현상(Develop)공정을 수행하여 상기 실리콘 반도체 기판의 일부가 오픈되도록 상기 포토 레지스트막을 식각하여 제2 포토 레지스트 패턴을 형성하는 단계와, 상기 오픈된 실리콘 반도체 기판에 상기 절연막 패턴을 마스크로 불순물 이온을 주입하여 불순물 영역을 형성하는 단계와, 애싱 및 세정공정을 수행하여 상기 절연막 패턴 및 상기 제2 포토 레지스트 패턴을 제거하는 단계를 포함한다.
팝핑(popping)

Description

반도체 소자 형성 방법{Method for Forming Semiconductor Device}
도 1a 내지 1e는 본 발명에 따른 반도체 소자 형성 방법을 설명하기 위한 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100: 실리콘 반도체 기판 108: 불순물 영역
본 발명은 반도체 소자 형성 방법에 관한 것으로, 특히, 애싱 및 세정공정 시 포토 레지스트막의 팝핑(popping) 현상을 방지하는 반도체 소자 형성 방법에 관한 것이다.
반도체 소자를 제조하기 위한 공정들, 예를 들어 사진 식각 공정, 이온 주입(ion implantation) 공정 또는 증착 공정 등을 수행한 후에는 마스크(mask)로 이용된 포토 레지스트막을 제거해야 하는데, 후속 공정의 청결성과 안정성을 보장하기 위해 완전히 제거해야 한다. 포토 레지스트막을 제거하는 방법으로 애싱과 같은 건식 스트립(strip) 공정 후에 소정의 유기산(organic acid)을 사용하는 습식 에칭 공정을 진행하는 방법이 널리 사용되고 있다.
여기서, 애싱 공정이란 고온의 분위기에서 포토 레지스트막을 태워서 제거하는 공정을 말한다. 애싱은 주로 플라즈마에 의한 이온 효과를 배제하고, 순수 라디칼(radical) 반응을 추구하는 화학 반응의 형태이다. 예컨대, 산소 라디칼을 포토레지스트막의 탄소 결합과 반응시켜 이산화탄소를 형성함으로써 포토레지스트막을 분해시킨다.
애싱 공정의 특성상, 포토레지스트막이 도포된 웨이퍼를 200℃ 이상의 온도로 가열할 필요가 있는데, 일반적으로 웨이퍼의 하부에서 웨이퍼를 가열하는 히팅 플레이트(heating plate)를 사용한다.
그러나, 애싱 및 세정공정시 갑작스런 열 공급에 의해 웨이퍼에 도포된 포토 레지스트막이 팝핑(popping)하는 문제가 있다
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 포토 레지스트막의 팝핑(popping) 현상을 방지하는 반도체 소자 형성 방법을 제공하는 데 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 특징은 실리콘 반도체 기판 위에 포토 레지스트막을 형성하는 단계와, 상기 포토 레지스트막에 대하여 노광(Expose)공정을 수행하는 단계와, 상기 노광된 포토 레지스트막 위에 절연막을 형성하는 단계와, 상기 절연막 위에 제1 포토 레지스트 패턴을 형성하는 단계와, 식각 공정을 수행하여 상기 절연막을 선택적으로 식각하여 상기 포토 레지스트막의 일부를 오픈하는 절연막 패턴을 형성하는 단계와, 상기 절연막 패턴을 마스크로 이용하는 현상(Develop)공정을 수행하여 상기 실리콘 반도체 기판의 일부가 오픈되도록 상기 포토 레지스트막을 식각하여 제2 포토 레지스트 패턴을 형성하는 단계와, 상기 오픈된 실리콘 반도체 기판에 상기 절연막 패턴을 마스크로 불순물 이온을 주입하여 불순물 영역을 형성하는 단계와, 애싱 및 세정공정을 수행하여 상기 절연막 패턴 및 상기 제2 포토 레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자 형성 방법에 관한 것이다.
본 발명에서 상기 절연막은 FSG 또는 SiH4를 이용한 실리콘 산화막(SiO2)으로 형성하는 것을 특징으로 한다.
본 발명에서 상기 절연막 패턴을 형성하는 단계는, 상기 절연막을 식각하여 상기 절연막 패턴을 형성하고 아울러, 제1 포토레지스트 패턴을 제거하는 것을 특징으로 한다.
본 발명에서 제1 포토 레지스트 패턴은 식각 공정시 상기 절연막이 식각되는 두께에 대응하는 두께로 형성하는 것을 특징으로 한다.
삭제
이하에서 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 형성 방법에 대해서 상세히 설명한다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자 형성 방법을 설명하기 위한 단면도들이다.
도 1a에서 나타낸 바와 같이, 실리콘 반도체 기판(100) 위에 포토 레지스트막(102)을 형성한 후 포토 레지스트막(102)에 대하여 노광(expose)공정을 수행한다.
도 1b에서 나타낸 바와 같이, 노광된 포토 레지스트막(102) 위에 플라즈마 화학 기상 증착(PECVD:Plasma enhanced CVD) 방법으로 절연막(104)을 형성하고 절연막(104) 위에 포토 레지스트 물질을 도포한 후 패터닝하여 제1 포토레지스트 패턴(106)을 형성한다.
여기서, 절연막(104)은 FSG 또는 SiH4를 이용한 실리콘 산화막(SiO2)으로 형성하는 것이 바람직하다.
도 1c에서 나타낸 바와 같이, 제1 포토 레지스트 패턴(106)을 마스크로 이용하는 식각공정 예컨대, 반응 이온 식각(RIE:Reaction ion etch) 식각공정을 수행하여 절연막(104)을 선택적으로 식각하여 포토 레지스트막(102)의 일부를 오픈하는 절연막 패턴(104a)을 형성하고 아울러, 제1 포토레지스트 패턴(106)을 제거한다.
여기서, 제1 포토 레지스트 패턴(106)은 식각공정시 식각되는 절연막(104) 두께에 대응하는 두께로 형성하는 것이 바람직하다.
식각공정시 제1 포토레지스트 패턴을 동시에 제거하여 반도체 소자 공정을 줄일수 있다.
이후, 애싱 및 세정공정을 수행하여 제1 포토 레지스트 패턴(106)을 제거할 수도 있다.
도 1d에서 나타낸 바와 같이, 절연막 패턴(104a)을 마스크로 이용하는 현상(Develop)공정을 수행하여 포토 레지스트막(102)을 선택적으로 식각하여 실리콘 반도체 기판(100)의 일부를 오픈하는 제2 포토 레지스트 패턴(102a)을 형성한다.
이후, 절연막 패턴(104a)를 마스크로 이용하는 이온 주입(Ion Implantation) 공정을 수행하여 오픈된 실리콘 반도체 기판(100)에 불순물 이온을 주입하여 N형 또는 P형 불순물 영역(108)을 형성한다.
이때, 절연막 패턴(104a)을 마스크로 하여 실리콘 반도체 기판(102)에 이온 주입을 하여 제2 포토레지스트 패턴(102a)이 불순물 이온에 의해 경화되는 것을 방지할 수 있다.
도 1e에서 나타낸 바와 같이, 애싱 및 세정공정을 수행하여 절연막 패턴(104a) 및 제2 포토 레지스트 패턴(102a)을 제거한다.
또한, 절연막 패턴(104a)을 제거한 후 현상(Develop)공정을 수행하여 제2 포토 레지스트 패턴(102a)을 제거할 수도 있다.
애싱 및 세정공정 시 제2 포토 레지스트 패턴(102a)의 팝핑(popping) 현상을 방지하여 폴리 반도체 기판(100)의 표면에 포토 레지스트막의 잔류물이 남아있지 않아 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면, 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허 청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자 형성 방법에 따라 포토 레지스트막의 팝핑(popping) 현상을 방지하여 반도체 소자의 수율을 향상시킬 수 있다.

Claims (5)

  1. 실리콘 반도체 기판 위에 포토 레지스트막을 형성하는 단계와,
    상기 포토 레지스트막에 대하여 노광(Expose)공정을 수행하는 단계와,
    상기 노광된 포토 레지스트막 위에 절연막을 형성하는 단계와,
    상기 절연막 위에 제1 포토 레지스트 패턴을 형성하는 단계와,
    식각 공정을 수행하여 상기 절연막을 선택적으로 식각하여 상기 포토 레지스트막의 일부를 오픈하는 절연막 패턴을 형성하는 단계와,
    상기 절연막 패턴을 마스크로 이용하는 현상(Develop)공정을 수행하여 상기 실리콘 반도체 기판의 일부가 오픈되도록 상기 포토 레지스트막을 식각하여 제2 포토 레지스트 패턴을 형성하는 단계와,
    상기 오픈된 실리콘 반도체 기판에 상기 절연막 패턴을 마스크로 불순물 이온을 주입하여 불순물 영역을 형성하는 단계와,
    애싱 및 세정공정을 수행하여 상기 절연막 패턴 및 상기 제2 포토 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  2. 제1항에 있어서,
    상기 절연막은
    FSG 또는 SiH4를 이용한 실리콘 산화막(SiO2)으로 형성하는 것을 특징으로 하는 반도체 소자 형성 방법.
  3. 제1항에 있어서,
    상기 절연막 패턴을 형성하는 단계는,
    상기 절연막을 식각하여 상기 절연막 패턴을 형성하고 아울러, 제1 포토레지스트 패턴을 제거하는 것을 특징으로 하는 반도체 소자 형성 방법.
  4. 제3항에 있어서,
    상기 제1 포토 레지스트 패턴은
    식각 공정시 상기 절연막이 식각되는 두께에 대응하는 두께로 형성하는 것을 특징으로 하는 반도체 소자 형성 방법.
  5. 삭제
KR1020060137293A 2006-12-29 2006-12-29 반도체 소자 형성 방법 KR100847829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137293A KR100847829B1 (ko) 2006-12-29 2006-12-29 반도체 소자 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137293A KR100847829B1 (ko) 2006-12-29 2006-12-29 반도체 소자 형성 방법

Publications (2)

Publication Number Publication Date
KR20080062029A KR20080062029A (ko) 2008-07-03
KR100847829B1 true KR100847829B1 (ko) 2008-07-23

Family

ID=39814212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137293A KR100847829B1 (ko) 2006-12-29 2006-12-29 반도체 소자 형성 방법

Country Status (1)

Country Link
KR (1) KR100847829B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109614A (ja) * 1991-10-14 1993-04-30 Fuji Electric Co Ltd フオトレジスト膜の除去方法
KR20050069709A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 포토레지스트 패턴 제거 방법
KR20060122270A (ko) * 2005-05-26 2006-11-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109614A (ja) * 1991-10-14 1993-04-30 Fuji Electric Co Ltd フオトレジスト膜の除去方法
KR20050069709A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 포토레지스트 패턴 제거 방법
KR20060122270A (ko) * 2005-05-26 2006-11-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법

Also Published As

Publication number Publication date
KR20080062029A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
US9805948B2 (en) Selective etching process of a mask disposed on a silicon substrate
JP5011852B2 (ja) 電子デバイスの製造方法
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
CN102931073A (zh) 一种半导体器件的制作方法
US20070148848A1 (en) Methods of forming dual gate of semiconductor device
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
US20040087073A1 (en) Method for fabricating semiconductor device
JP4242158B2 (ja) シリコンと窒素を含む材料をウエットエッチングする方法
KR100847829B1 (ko) 반도체 소자 형성 방법
KR100802294B1 (ko) 이미지 센서의 제조 방법
US7531434B2 (en) Method of fabricating semiconductor devices
US6921721B2 (en) Post plasma clean process for a hardmask
US8252515B2 (en) Method for removing photoresist
KR100369354B1 (ko) 저에너지 건식 세정 및 급속열처리 공정을 이용한 콘택 저항감소 방법
CN103592827B (zh) 去除高剂量离子注入后的光刻胶层的方法
KR100417461B1 (ko) 반도체 소자의 제조 방법
JP2006294959A (ja) 半導体装置の製造方法及び半導体基板
TW388068B (en) A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage
KR20080062010A (ko) 반도체 소자의 제조방법
KR100444609B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100838374B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100783642B1 (ko) 반도체 소자의 제조방법
KR100688777B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee