CN111727490A - 用于将图案转移到层的方法 - Google Patents

用于将图案转移到层的方法 Download PDF

Info

Publication number
CN111727490A
CN111727490A CN201980013826.2A CN201980013826A CN111727490A CN 111727490 A CN111727490 A CN 111727490A CN 201980013826 A CN201980013826 A CN 201980013826A CN 111727490 A CN111727490 A CN 111727490A
Authority
CN
China
Prior art keywords
layer
thermal decomposition
pattern
decomposition layer
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980013826.2A
Other languages
English (en)
Other versions
CN111727490B (zh
Inventor
菊地有希
和田利治
前川薰
高明辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111727490A publication Critical patent/CN111727490A/zh
Application granted granted Critical
Publication of CN111727490B publication Critical patent/CN111727490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种工艺，其中，形成了图案化层、中间层以及要根据该图案化层的图案来蚀刻的第一层。该中间层可以是可以通过基于热的去除工艺来去除的热分解层。在蚀刻该第一层之后，使用基于热的去除工艺可以允许在不改变该第一层的情况下从衬底去除该中间层。在一个实施例中，该第一层可以是记忆层，并且该工艺可以是多重图案化工艺。

Description

用于将图案转移到层的方法
本申请要求2018年3月2日提交的名称为“Method to Transfer Patterns to aLayer[用于将图案转移到层的方法]”的美国临时专利申请号62/637,743和2018年5月4日提交的名称为“Method to Transfer Patterns to a Layer[用于将图案转移到层的方法]”的美国临时专利申请号62/666,751的优先权；这些美国临时专利申请的披露内容通过引用以其全文明确结合在此。
背景技术
本披露内容涉及衬底处理。特别地，本披露内容提供一种用于图案化衬底的方法。
用于处理衬底的光刻技术的使用早已为人所知。从历史上看，光刻法涉及了在层(例如光刻胶层)中形成图案，并且然后经由蚀刻工艺将该图案转移到另一层。
随着在衬底上形成的特征的临界尺寸继续缩小，已经使用多种图案化技术以使得可以实现小于以一个图案可实现的临界尺寸的临界尺寸。因此，例如双重图案化工艺、三重图案化工艺、四重图案化工艺等的使用现在是已知的。在此类工艺的一个示例中，依次对多个图案进行图案化，并且然后在蚀刻层中蚀刻这些图案，从而在衬底的该蚀刻层中实现最终期望的图案。例如，可以在光刻胶层中形成第一光刻图案，并且然后经由蚀刻工艺将该第一光刻图案转移到衬底的蚀刻层。在一个示例中，蚀刻层可以是多重图案化工艺(例如，双重图案化工艺)的记忆层。然后，可以在光刻胶层中形成第二光刻图案，并且经由另一种蚀刻工艺将该第二光刻图案转移到相同的蚀刻层(例如，记忆层)。以这种方式，可以将两个光刻图案转移到蚀刻层(例如，记忆层)，该蚀刻层的临界尺寸小于仅使用一个光刻层可实现的临界尺寸。
然而，已经发现，在将要形成最终图案的蚀刻层(例如，记忆层)上执行多个处理步骤可能会对该蚀刻层造成不想要的损坏。在一个实施例中，作为光刻工艺流程的一部分，可以在光刻胶层与蚀刻层之间形成其他层(包括平坦化层)。在对蚀刻层进行第一次蚀刻之后，可以从衬底去除此类其他层。在一个示例中，其他层可以包括平坦化层。如现有技术中已知的，在蚀刻层中形成第一图案之后，可以从衬底去除第一平坦化层。然后，在用第二光刻胶层涂覆衬底之前，可以在该衬底上形成另一个平坦化层。用于平坦化层的典型材料包括有机平坦化层。
如本文所描述的，已经发现去除第一平坦化层可能对蚀刻层造成不想要的损坏。因此，期望使用一种工艺，其中，可以从蚀刻层去除材料而不会对该蚀刻层造成不想要的变化。
发明内容
提供了一种工艺，其中，形成了图案化层、中间层以及要根据该图案化层的图案来蚀刻的第一层。该中间层可以是可以通过基于热的去除工艺来去除的热分解层。在蚀刻该第一层之后，使用基于热的去除工艺可以允许在不改变该第一层的情况下从衬底去除该中间层。在一个实施例中，该第一层可以是记忆层，并且该工艺可以是多重图案化工艺。
在一个实施例中，提供了一种蚀刻衬底的方法。该方法可以包括：在该衬底上提供第一层；在该衬底上提供具有第一图案的第一图案化层；以及在该第一图案化层与该第一层之间提供一个或多个中间层，至少一个中间层是第一热分解层。该方法进一步包括：蚀刻该第一层以在该第一层中形成该第一图案；以及通过向该第一热分解层施加热能来去除该第一热分解层。
在另一个实施例中，提供了一种图案化衬底的方法。该方法可以包括：向该衬底提供包括光刻胶图案化层、第一热分解层以及记忆层的结构，该光刻胶图案化层的图案包括线、间隔和/或过孔。该方法可以进一步包括：对该图案的间隔和/或过孔进行到该记忆层的图案转移，同时将该图案的线保留在该热分解层上；以及执行第一热处理工艺以去除该第一热分解层的任何剩余部分。
在又另一个实施例中，提供了一种多重图案化衬底的方法。该方法可以包括：向该衬底提供包括第一图案化层的结构，该第一图案化层具有第一图案；以及提供记忆层。该方法进一步包括：在该第一图案化层与该记忆层之间提供第一热分解层，该第一热分解层是第一平坦化层；以及执行第一图案转移以将该第一图案转移到该记忆层。该方法进一步包括：通过向该第一热分解层施加热能来去除该第一热分解层。在去除该第一热分解层之后，该方法包括：提供第二热分解层，其中，该第二热分解层是第二平坦化层。该方法进一步包括：提供第二图案化层，使得该第二热分解层位于该第二图案化层与该记忆层之间，其中，该第二图案化层具有第二图案。该方法还包括：执行第二图案转移以将该第二图案转移到该记忆层；以及通过向该第二热分解层施加热能来去除该第二热分解层。
附图说明
通过参考以下结合附图的描述，可以获取对本发明及其优点的更透彻的理解，其中，相似的附图标记指示相似的特征。然而，应当注意的是，这些附图仅展示了所披露的概念的示例性实施例，并且因此不被认为限制了范围，因为所披露的概念可以承认其他同等有效的实施例。
图1A至图1C展示了使用热分解层的工艺流程。
图2B至图2C展示了将第二图案化工艺的使用添加至图1A至图1C的工艺流程的工艺流程。
图3A至图3C展示了将第三图案化工艺的使用添加至图2A至图2C的工艺流程的工艺流程。
图4展示了作为图案化工艺的一部分的使用热分解层的示例性工艺流程。
图5展示了作为图案化工艺的一部分的使用热分解层的另一示例性工艺流程。
图6展示了作为图案化工艺的一部分的使用热分解层的又另一示例性工艺流程。
具体实施方式
提供了一种工艺，其中，形成了图案化层、中间层以及要根据该图案化层的图案来蚀刻的第一层。该中间层可以是可以通过基于热的去除工艺来去除的热分解层。在蚀刻该第一层之后，使用基于热的去除工艺可以允许在不改变该第一层的情况下从衬底去除该中间层。在一个实施例中，该第一层可以是记忆层，并且该工艺可以是多重图案化工艺。
在实施例中，该工艺可以用作多重图案化工艺的一部分。然而，将认识到的是，期望可以在各种不同的衬底处理步骤中使用在不损坏蚀刻层的情况下去除中间层的优点，并且本文所描述的技术不限于使用多重图案化工艺。在使用本文所描述的技术的一个示例性实施例中，蚀刻层可以是记忆层，然而这些技术不限于与记忆层一起使用。在一个示例性实施例中，中间层可以是用于在使用光刻胶层涂覆衬底之前平坦化衬底的平坦化层。在另一个示例性实施例中，图案转移工艺可以是多重图案化工艺，中间层可以是平坦化层，并且蚀刻层可以是记忆层。
用于去除中间层的基于热的去除工艺不限于特定的基于热的去除机制。例如，在一个实施例中，可以通过向中间层周围的环境提供热能来向该中间层提供能量热能。在另一个实施例中，可以使用电磁能量来向中间层提供热能，例如，在一个实施例中，可以使用激光来加热该中间层，或者在另一实施例中，可以使用微波能量。将认识到的是，可以使用其他方法来加热中间层，以实现基于热的去除机制。
在一个实施例中，中间层是热分解材料。如本文所使用的，这种材料可以至少部分地通过向材料施加热能来分解，使得可以经由施加热能从衬底去除该材料。可以以各种方式将热能施加至热分解材料。例如，加热分解材料周围的环境是施加热能的一种方式。在另一个示例中，可以使用激光、微波或其他电磁能量在热分解材料中产生热能。
本文提供的附图展示了在不损坏底层的蚀刻层的情况下去除中间层的技术的使用。如图所示，该工艺的示例性使用是多重图案化工艺。然而，如上文所述，本文所描述的技术不限于多重图案化工艺。图1A至图3C中示出了使用本文所描述的热分解技术的工艺集成流程的一个实施例。如图1A所示，提供了结构100。结构100包括衬底105。衬底105可以是期望使用图案化特征的任何衬底。例如，在一个实施例中，衬底105可以是其上形成有一个或多个半导体处理层的半导体衬底。在一个实施例中，衬底105可以是已经经受了多个半导体处理步骤的衬底，该多个半导体处理步骤产生了各种各样的结构和层，所有这些结构和层都是在衬底处理领域中已知的。在一个示例性实施例中，结构100可以用作三重图案化技术的一部分，该三重图案化技术在用于处理半导体晶片的后段制程(BEOL)处理步骤或前段制程(FEOL)处理步骤中使用。
还提供了作为多重图案化工艺的一部分要蚀刻的层。在该示例中，要蚀刻的层是记忆层110。还可以在记忆层110上方形成并图案化光刻胶层125。如图1A所示，光刻胶层125可以被形成为具有线、间隔和/或过孔的图案。在光刻胶层125与记忆层110之间，可以设置有一个或多个中间层。在所示出的示例性工艺中，可以使用两个中间层。将认识到的是，中间层可以是各种各样的层中的任何一种，例如，抗反射涂覆层、硬掩模层、平坦化层等。如图1A的示例所示，中间层之一是平坦化层。在现有技术中，平坦化层可以是有机平坦化层，因而这可能需要使用反应离子蚀刻来去除该有机平坦化层。相比而言，在图1A的实施例中，中间层包括热分解层115，在此实施例中，该热分解层形成平坦化层。接下来，如图1A所示。还提供了附加层120。附加层120可以是硬掩模层、抗反射涂覆层或图案化工艺中使用的任何其他层中的一个或多个。尽管未示出，但也可以在热分解层115与记忆层110之间使用附加层。例如，可以在热分解层115与记忆层110之间使用底部抗反射层或其他层。因此，将认识到的是，图1A中所示的特定的叠层仅仅是示例性的，并且可以使用层的许多其他变体，同时仍然获得使用如本文所描述的热分解材料的益处。
在图案化和蚀刻工艺期间，期望将光刻胶层125的图案转移到期望通过多个图案蚀刻的层(即，记忆层110)。图1B展示了光刻胶层125的图案到记忆层110的转移。这样的图案转移可以经由等离子体蚀刻工艺来实现，但也可以使用其他技术来实现。如图所示，光刻胶层125和附加层120已经被去除。这样的去除可能是本领域已知的标准光刻-蚀刻-剥离工艺技术的结果。如所示出的，热分解层115保留在衬底105上。接下来，如图1C所示，可以通过施加热能来去除热分解层115。如上文所述，这样的对热能的施加可以通过各种方式来实现，包括但不限于通过使用激光、微波等来加热热分解层周围的环境。由于热去除工艺的性质，热分解层115的去除可以在不对记忆层110造成损坏的情况下实现。例如，与通过诸如反应离子蚀刻等蚀刻来去除中间平坦化层时可能导致的对记忆层110的损坏相比，这可以使记忆层110的轮廓变化最小化。
在一个示例性实施例中，可以通过使热分解层115经历小于400°摄氏度(C)的加热过程来去除该层。在另一个实施例中，加热过程可以在100℃到350℃的范围内，并且在又另一个实施例中，加热过程可以在200℃到260℃之间。在一个实施例中，可以通过施加热量五分钟来进行热分解层去除工艺。然而，将认识到的是可以使用其他温度和时间。
上述工艺可以在用于衬底工艺流程的各种处理步骤中单独使用。在一个示例性实施例中，上述工艺可以是多重图案化工艺的一部分(然而，如上所述，本文所描述的技术不限于多重图案化工艺)。以下关于图2A至图2C以及图3A至图3C示出了可以在上述图1A至图1C的步骤之后使用的工艺步骤在多重图案化工艺中的使用。更具体地，图2A至图2C示出了第二图案化步骤的使用，并且图3A至图3C示出了第三图案化步骤的使用。复制上文针对图1所描述的工艺，使得在记忆层中形成第二图案和第三图案，如图2A至图2C以及图3A至图3C所示。更具体地，如图2A所示，结构200可以包括第二光刻胶层225、第二附加层220以及第二热分解层215，这些层设置在由图1C产生的记忆层110的上方。如图2B所示，然后可以根据第二光刻胶层225的图案蚀刻第二热分解层215和记忆层110。接下来，如图2C所示，可以通过如以上所讨论的热工艺来去除第二热分解层215。如此，如图2C所示，光刻胶层125和第二光刻胶层225的图案被转移到记忆层110，并且第二热分解层通过第二热处理工艺被去除。
如图3A至图3C所示，可以再一次复制图2A至图2C的工艺。更具体地，如图3A所示，结构300可以包括第三光刻胶层325、第三附加层320以及第三热分解层315，这些层设置在由图2C产生的记忆层110的上方。在所示的示例中，第三热分解层315用作第三平坦化层。如图3B所示，然后可以根据第三光刻胶层325的图案蚀刻第三热分解层315和记忆层110。接下来，如图3C所示，可以通过如上所讨论的热工艺来去除第三热分解层315。如此，如图3C所示，光刻胶层125、第二光刻胶层225以及第三光刻胶层325的图案被转移到记忆层110。以这种方式，记忆层110的重复蚀刻在记忆层中提供了最终的图案。在所示的示例中，通过使用第三图案化层(第三光刻胶层325)将第三图案添加到记忆层。
图2A至图2C以及图3A至图3C示出了使用附加热分解层充当光刻胶层与记忆层之间的平坦化层。如所示出的，两个附加层均充当平坦化层，尽管将认识到的是，热分解层不限于平坦化层。与图1A至图1C一样，可以经由施加热能、以使对记忆层的损坏最小化的方式来去除热分解层。以这种方式，可以实现需要去除三个平坦化层的三重图案化工艺，而不会由于去除三个平坦化层而损坏记忆层。进一步地，如图1A至图1C所示，第一热分解层通过施加热量来解聚。进一步地，在包括图1A至图2C的实施例中，第一热分解层和第二热分解层均通过热处理来解聚，每个后续的热分解层(诸如图3A至图3C中的)也是如此。然而，将认识到的是，与在所有多重图案化步骤中都使用本文所描述的技术相比，仅在多重图案化步骤中的一些步骤中使用这些技术仍然可以获得这些技术的益处。
在一个实施例中，热分解层可以由诸如尿素键合树脂、特别是聚脲等材料组成，该材料具有解聚性，并且具有可以通过小于400℃的热处理(并且在另一个实施例中通过小于300℃的热处理)来去除的特性。因此，通过施加热能来解聚该层。通过使用此类热分解材料，与标准的有机平坦化层相比，消除了在有机平坦化层去除时记忆层暴露于蚀刻工艺的风险。因为可以通过热处理去除热分解层，所以可以消除去除工艺对记忆层的影响。因此，即使在多重光刻和蚀刻工艺之后，也可以保持记忆层的形状。因此，通过使平坦化层为热分解材料，不必使用反应离子蚀刻工艺来去除平坦化层，并且可以抑制记忆层的形状变化。因此，即使进行了多次图案化，也可以抑制记忆层的形状劣化。
本文所描述的技术不限于特定的热分解材料，因为可以在使用各种材料的同时仍然获得使用热去除工艺而使得不会损坏记忆层的益处。然而，如上所讨论的，在一个实施例中，可以使用尿素键合树脂。这种尿素键合树脂的一个具体实施例是可以经由薄膜沉积形成的聚脲。Yatsuda等人2017年7月19日提交的名称为“Method of FabricatingSemiconductor Device,Vacuum Processing Apparatus and Substrate ProcessingApparatus[制造半导体器件的方法、真空处理装置以及衬底处理装置]”的美国专利申请号15/654,307中更详细地描述了用于形成聚脲以及通过解聚工艺来去除这种聚脲以热分解聚脲的示例性技术，该美国专利申请的披露内容通过引用以其全文明确结合在此。美国专利申请号15/654,307中描述的技术包括但不限于将异氰酸盐和胺作为原料单体共聚以形成脲键，并且如所描述的，可以使用示例性气相沉积聚合工艺。如美国专利申请号15/654,307中所描述的，也可以使用液体工艺来形成聚脲。进一步地，如所描述的，随后可以通过施加热处理将聚脲解聚为胺并蒸发。然而，将认识到的是，可以使用其他形成工艺和其他去除工艺，同时仍然获得如本文所描述的使用热分解层和对这种层进行热去除的益处。进一步地，将认识到的是，本文所描述的技术不限于聚脲，并且可以使用其他材料和/或聚脲与其他材料的组合或变体。
将认识到的是，上述工艺流程仅仅是示例性的，并且许多其他工艺和应用也可以有利地使用本文所披露的技术。图4至图6展示了用于使用本文所描述的处理技术的示例性方法。将认识到的是，图4至图6的实施例仅仅是示例性的，并且其他方法也可以使用本文所描述的技术。进一步地，可以将附加的处理步骤添加到图4至图6所示的方法中，因为所描述的步骤并非旨在是排他的。此外，步骤的顺序不限于图中所示的顺序，因为可能出现不同的顺序和/或可以组合地或同时地执行各种步骤。
在图4中，示出了一种蚀刻衬底的方法。该方法包括步骤405，在衬底上提供第一层；以及步骤410，在衬底上提供具有第一图案的第一图案化层。该方法进一步包括步骤415，在第一图案化层与第一层之间提供一个或多个中间层，至少一个中间层是第一热分解层。该方法还包括步骤420，蚀刻第一层以在第一层中形成第一图案。该方法进一步包括步骤425，通过向第一热分解层施加热能来去除第一热分解层。
在图5中，示出了一种图案化衬底的方法。该方法包括步骤505，向衬底提供包括光刻胶图案化层、第一热分解层以及记忆层的结构，该光刻胶图案化层的图案包括线、间隔和/或过孔。该方法还包括步骤510，对图案的间隔和/或过孔进行到记忆层的图案转移，同时将图案的线保留在热分解层上。该方法进一步包括步骤515，执行第一热处理工艺以去除第一热分解层的任何剩余部分。
在图6中，示出了一种多重图案化衬底的方法。该方法可以包括步骤605，向衬底提供包括第一图案化层的结构，第一图案化层具有第一图案。该方法还包括步骤610，提供记忆层。该方法包括步骤615，在第一图案化层与记忆层之间提供第一热分解层，该第一热分解层是第一平坦化层。该方法包括步骤620，执行第一图案转移以将第一图案转移到记忆层；以及步骤625，通过向第一热分解层施加热能来去除第一热分解层。在去除第一热分解层之后，该方法包括步骤630，提供第二热分解层，其中，该第二热分解层是第二平坦化层。该方法进一步包括步骤635，提供第二图案化层，使得第二热分解层位于该第二图案化层与记忆层之间，其中，该第二图案化层具有第二图案。该方法还包括步骤640，执行第二图案转移以将第二图案转移到记忆层；以及步骤645，通过向该第二热分解层施加热能来去除第二热分解层。
鉴于该描述，本发明的进一步修改和替代性实施例对于本领域技术人员将是显而易见的。因此，该描述将被解释为仅是说明性的，并且是为了教导本领域技术人员实施本发明的方式。应当理解的是，在本文示出和描述的本发明的形式和方法将被视为目前的优选实施例。等效的技术可以代替本文展示和描述的技术，并且可以独立于其他特征的使用来使用本发明的某些特征，所有这些对于受益于本发明的描述的本领域技术人员而言都是显而易见的。

Claims (20)

1.一种蚀刻衬底的方法，该方法包括：
在该衬底上提供第一层；
在该衬底上提供具有第一图案的第一图案化层；
在该第一图案化层与该第一层之间提供一个或多个中间层，至少一个中间层是第一热分解层；
蚀刻该第一层以在该第一层中形成该第一图案；以及
通过向该第一热分解层施加热能来去除该第一热分解层，
其中，蚀刻该衬底的方法是多重图案化工艺，该多重图案化工艺包括重复蚀刻该第一层以在该第一层中形成多个图案。
2.如权利要求1所述的方法，其中，该第一热分解层是通过施加热能来解聚的材料。
3.如权利要求1所述的方法，其中，该第一热分解层通过400℃或更低的热处理来解聚。
4.如权利要求3所述的方法，其中，该第一热分解层通过260℃或更低的热处理来解聚。
5.如权利要求1所述的方法，其中，该第一热分解层由尿素键合树脂组成。
6.如权利要求1所述的方法，其中，该方法包括形成第二热分解层并通过向该第二热分解层施加热能来去除该第二热分解层。
7.如权利要求6所述的方法，其中，该第一层是记忆层。
8.一种图案化衬底的方法，该方法包括：
向该衬底提供包括光刻胶图案化层、第一热分解层以及记忆层的结构，该光刻胶图案化层的图案包括线、间隔和/或过孔；
对该图案的间隔和/或过孔进行到该记忆层的图案转移，同时将该图案的线保留在该第一热分解层上；以及
执行第一热处理工艺以去除该第一热分解层的任何剩余部分。
9.如权利要求8所述的方法，其中，该第一热分解层是通过施加热能来解聚的材料。
10.如权利要求8所述的方法，其中，该第一热分解层由尿素键合树脂组成。
11.如权利要求8所述的方法，其中，图案化该衬底的方法是多重图案化工艺，该多重图案化工艺包括将多于一个的图案转移到该记忆层。
12.如权利要求11所述的方法，其中，该方法包括形成第二热分解层并通过使用第二热处理工艺来去除该第二热分解层。
13.如权利要求12所述的方法，其中，该第一热分解层和该第二热分解层均是平坦化层。
14.如权利要求8所述的方法，其中，该第一热分解层是平坦化层。
15.一种多重图案化衬底的方法，该方法包括：
向该衬底提供包括第一图案化层的结构，该第一图案化层具有第一图案；
提供记忆层；
在该第一图案化层与该记忆层之间提供第一热分解层，该第一热分解层是第一平坦化层；
执行第一图案转移以将该第一图案转移到该记忆层；
通过向该第一热分解层施加热能来去除该第一热分解层；
在去除该第一热分解层之后，提供第二热分解层，其中，该第二热分解层是第二平坦化层；
提供第二图案化层，使得该第二热分解层位于该第二图案化层与该记忆层之间，其中，该第二图案化层具有第二图案；
执行第二图案转移以将该第二图案转移到该记忆层；以及
通过向该第二热分解层施加热能来去除该第二热分解层。
16.如权利要求15所述的方法，其中，该第一热分解层和该第二热分解层均包括通过施加热能来解聚的材料。
17.如权利要求16所述的方法，其中，该第一热分解层和该第二热分解层均通过300℃或更低的热处理来解聚。
18.如权利要求17所述的方法，其中，该第一热分解层和该第二热分解层均由尿素键合树脂组成。
19.如权利要求18所述的方法，进一步包括：
在去除该第二热分解层之后，提供第三热分解层，其中，该第三热分解层是第三平坦化层；
提供第三图案化层，使得该第三热分解层位于该第三图案化层与该记忆层之间，其中，该第三图案化层具有第三图案；
执行第三图案转移以将该第三图案转移到该记忆层；以及
通过向该第二热分解层施加热能来去除该第三热分解层。
20.如权利要求18所述的方法，其中，该对热能的施加包括通过使用激光或通过使用微波来加热该热分解层周围的环境。
CN201980013826.2A 2018-03-02 2019-02-28 用于将图案转移到层的方法 Active CN111727490B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862637743P 2018-03-02 2018-03-02
US62/637,743 2018-03-02
US201862666751P 2018-05-04 2018-05-04
US62/666,751 2018-05-04
PCT/US2019/020031 WO2019169122A1 (en) 2018-03-02 2019-02-28 Method to transfer patterns to a layer

Publications (2)

Publication Number Publication Date
CN111727490A true CN111727490A (zh) 2020-09-29
CN111727490B CN111727490B (zh) 2024-07-09

Family

ID=67805926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980013826.2A Active CN111727490B (zh) 2018-03-02 2019-02-28 用于将图案转移到层的方法

Country Status (6)

Country Link
US (1) US10916428B2 (zh)
JP (1) JP7164773B2 (zh)
KR (1) KR102401711B1 (zh)
CN (1) CN111727490B (zh)
TW (1) TWI783128B (zh)
WO (1) WO2019169122A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1018677A (en) * 1973-12-10 1977-10-04 Bohuslav Symersky Metallization patterns using the lift-off method
US20040087060A1 (en) * 2002-11-04 2004-05-06 Meagley Robert P. Romoving sacrificial material by thermal decomposition
TW200407972A (en) * 2002-06-11 2004-05-16 Soitec Silicon On Insulator A method of fabricating a substrate comprising a useful layer of a monocrystalline semiconductor material with improved properties
TW200807503A (en) * 2006-06-20 2008-02-01 Freescale Semiconductor Inc Method of multi-layer lithography
CN101150052A (zh) * 2006-09-22 2008-03-26 东京毅力科创株式会社 通过部分刻蚀图案化抗反射涂层层的方法
CN101174086A (zh) * 2006-11-02 2008-05-07 应用材料股份有限公司 使用蚀刻反应器蚀刻纳米压印模板
CN101459107A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构及刻蚀方法
CN103137551A (zh) * 2011-12-05 2013-06-05 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
US20130302990A1 (en) * 2012-05-08 2013-11-14 Shin-Etsu Chemical Co., Ltd. Organic film composition, method for forming organic film and patterning process using this, and heat-decomposable polymer
CN103545248A (zh) * 2012-07-11 2014-01-29 台湾积体电路制造股份有限公司 半导体器件的制造方法
CN104051257A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 用于集成电路设计的间隔蚀刻工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
JP3562478B2 (ja) * 2001-03-16 2004-09-08 日亜化学工業株式会社 窒化物半導体の成長方法及びそれを用いた素子
JP4299642B2 (ja) * 2003-11-26 2009-07-22 積水化学工業株式会社 パターン形成方法
NL1035771A1 (nl) * 2007-08-20 2009-02-23 Asml Netherlands Bv Lithographic Method and Method for Testing a Lithographic Apparatus.
CN104093662B (zh) * 2011-12-07 2015-11-25 佐治亚技术研究公司 Mems器件的封装相容晶片级封盖
KR101360548B1 (ko) * 2012-06-26 2014-02-13 주식회사 포스코 태양전지의 모듈화 방법과 이에 의해 제조된 태양전지 모듈
CN106169415B (zh) * 2013-05-03 2020-02-14 应用材料公司 用于多图案化应用的光调谐硬掩模
US9263297B2 (en) * 2014-01-28 2016-02-16 Tokyo Electron Limited Method for self-aligned double patterning without atomic layer deposition
US9406526B2 (en) * 2014-04-10 2016-08-02 Tokyo Electron Limited Method for patterning contact openings on a substrate
KR20160008382A (ko) * 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
JP6993982B2 (ja) * 2016-03-11 2022-02-04 インプリア・コーポレイション 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1018677A (en) * 1973-12-10 1977-10-04 Bohuslav Symersky Metallization patterns using the lift-off method
TW200407972A (en) * 2002-06-11 2004-05-16 Soitec Silicon On Insulator A method of fabricating a substrate comprising a useful layer of a monocrystalline semiconductor material with improved properties
US20040087060A1 (en) * 2002-11-04 2004-05-06 Meagley Robert P. Romoving sacrificial material by thermal decomposition
TW200807503A (en) * 2006-06-20 2008-02-01 Freescale Semiconductor Inc Method of multi-layer lithography
CN101150052A (zh) * 2006-09-22 2008-03-26 东京毅力科创株式会社 通过部分刻蚀图案化抗反射涂层层的方法
CN101174086A (zh) * 2006-11-02 2008-05-07 应用材料股份有限公司 使用蚀刻反应器蚀刻纳米压印模板
CN101459107A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构及刻蚀方法
CN103137551A (zh) * 2011-12-05 2013-06-05 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
US20130302990A1 (en) * 2012-05-08 2013-11-14 Shin-Etsu Chemical Co., Ltd. Organic film composition, method for forming organic film and patterning process using this, and heat-decomposable polymer
JP2013253227A (ja) * 2012-05-08 2013-12-19 Shin-Etsu Chemical Co Ltd 有機膜材料、これを用いた有機膜形成方法及びパターン形成方法、並びに熱分解性重合体
CN103545248A (zh) * 2012-07-11 2014-01-29 台湾积体电路制造股份有限公司 半导体器件的制造方法
CN104051257A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 用于集成电路设计的间隔蚀刻工艺

Also Published As

Publication number Publication date
TW201947633A (zh) 2019-12-16
JP7164773B2 (ja) 2022-11-02
CN111727490B (zh) 2024-07-09
KR20200118212A (ko) 2020-10-14
KR102401711B1 (ko) 2022-05-26
US10916428B2 (en) 2021-02-09
JP2021515402A (ja) 2021-06-17
US20200020534A1 (en) 2020-01-16
TWI783128B (zh) 2022-11-11
WO2019169122A1 (en) 2019-09-06

Similar Documents

Publication Publication Date Title
US8916472B2 (en) Interconnect formation using a sidewall mask layer
US9159579B2 (en) Lithography using multilayer spacer for reduced spacer footing
TWI815007B (zh) 使用對刺激敏感的犧牲性支撐材料的基板處理系統及方法
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
TW200935497A (en) Method for forming high density patterns
TW202025233A (zh) 針對芯部移除製程使用熱分解材料縮減開槽的方法
US9679770B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US10901317B2 (en) Extreme ultraviolet (EUV) lithography patterning methods utilizing EUV resist hardening
KR100769405B1 (ko) 패턴 형성 방법
KR102412439B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
KR102503318B1 (ko) 열분해 재료들을 사용하여 로우 k 재료들을 패터닝하는 방법
CN111727490B (zh) 用于将图案转移到层的方法
KR102310841B1 (ko) 레지스트 리플로우 온도 향상을 위한 직류 중첩 경화
TWI791864B (zh) 針對多重圖案化製程使用熱分解材料之間隔物整形方法
JP2008053666A (ja) パターン形成方法およびパターン形成体
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
US20190393084A1 (en) Method Utilizing Thermal Decomposition Material To Relax Queue Time Control
US7846851B2 (en) Method and apparatus for a two-step resist soft bake to prevent ILD outgassing during semiconductor processing
KR102392447B1 (ko) 패터닝 필름으로서 유기실리케이트를 사용하는 방법 및 시스템
KR102448699B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법
KR100664799B1 (ko) 반도체 제조용 포토레지스트 제거 방법
CN107546111A (zh) 光刻工艺
JPS59225528A (ja) 微細加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant