KR102392447B1 - 패터닝 필름으로서 유기실리케이트를 사용하는 방법 및 시스템 - Google Patents

패터닝 필름으로서 유기실리케이트를 사용하는 방법 및 시스템 Download PDF

Info

Publication number
KR102392447B1
KR102392447B1 KR1020180049098A KR20180049098A KR102392447B1 KR 102392447 B1 KR102392447 B1 KR 102392447B1 KR 1020180049098 A KR1020180049098 A KR 1020180049098A KR 20180049098 A KR20180049098 A KR 20180049098A KR 102392447 B1 KR102392447 B1 KR 102392447B1
Authority
KR
South Korea
Prior art keywords
low
substrate
modifying
chemical property
treatment process
Prior art date
Application number
KR1020180049098A
Other languages
English (en)
Other versions
KR20180120612A (ko
Inventor
캐슬린 나퍼스
서지 비에세만스
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180120612A publication Critical patent/KR20180120612A/ko
Application granted granted Critical
Publication of KR102392447B1 publication Critical patent/KR102392447B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본원의 기술은 반도체 디바이스의 제조에 사용하기 위해 주기적인 메조포러스 유기실리케이트(PMO: periodic mesoporous organosilicate)를 포함하는 유기실리케이트의 화학적 특성을 선택적으로 변형시키는 방법을 포함한다. 본원의 기술에서, 이러한 물질은 성막 후에 화학적 특성에서 조작되고, 이에 따라 희생 패터닝 필름 및/또는 패터닝 가능 물질로서 사용될 수 있다. 어닐링, 경화, 플라즈마 노출, 및 실릴화(silylation)와 같은 선택적 처리를 사용하여, 에칭 내성 및 소수성과 같은 화학적 특성이 주어진 패터닝 동작을 가능하게 하도록 변경될 수 있다. 주어진 필름은 하나의 패터닝 동작에 대해 에칭 내성일 수 있으며, 이어서 후속하는 패터닝 동작을 위해 에칭 제거 가능하도록 변경될 수 있다.

Description

패터닝 필름으로서 유기실리케이트를 사용하는 방법 및 시스템{METHODS AND SYSTEM OF USING ORGANOSILICATES AS PATTERNING FILMS}
본 출원은 그 전체가 참조에 의해 여기에 포함되며, 발명의 명칭이 "Manipulating Properties of Organosilicates for use as a Patterning Films"인 미국 가출원 No.62/491,064(2017년 4월 27일 출원)에 대한 우선권을 주장한다.
본 명세서에 기술된 기술은 미세 제조에 관한 것이며, 특히 반도체 디바이스의 미세 제조에 관한 것이다.
물질 프로세싱 방법론(포토리소그래피 등)에서, 패턴화된 층을 생성하는 것은 통상적으로 포토레지스트와 같은 방사선 감응 물질의 얇은 층을 기판의 상부 표면에 적용하는 것을 포함한다. 이 방사선 감응 물질은, 기판 상의 하나 이상의 아래에 놓인 층들로 패턴을 전사하기 위한 에칭 마스크로서 사용될 수 있는 릴리프 패턴으로 변형된다. 일반적으로, 방사선 감응 물질의 패터닝은 예컨대 포토리소그래피 시스템을 사용하여 방사선 감응 물질에 대한 포토마스크(및 관련 광학기)를 통한 방사선 소스에 의한 노광을 포함한다. 이 노출은 물질의 일부가 용해성이고 나머지 부분이 특정 현상액에 불용성인 점에서 방사선 감응 물질 내에서 잠재 패턴(latent pattern)을 생성한다. 그 다음, 방사선 감응 물질은 용해성 부분이 용해되고 제거되어 지형적 또는 물리적 패턴 인 릴리프 패턴(relief pattern)을 생성하도록 현상된다. 예컨대, 현상은 대응하는 현상 용제를 사용하여 방사선 감응 물질의 조사된 영역(포지티브 포토레지스트의 경우) 또는 조사되지 않은 영역(네거티브 레지스트의 경우)의 제거를 포함할 수 있다. 이어서, 얻어진 릴리프 패턴은 마스크 층 또는 에칭 마스크로서 기능할 수 있다.
아래에 놓인 층으로 주어진 릴리프 패턴을 전사하기 위해 다수의 에칭 기술이 사용될 수 있다. 반도체 제조 장비는 일반적으로 에칭 수단을 사용하여 물질을 선택적으로 제거하기 위해 건식, 플라즈마 에칭 프로세스를 사용한다. 릴리프 패턴이 기판 상에 형성되면, 기판은 플라즈마 프로세싱 챔버 내에 배치되고, 마스크 층을 최소한으로 에칭하면서 플라즈마의 생성물이 아래에 놓인 층을 선택적으로 에칭하도록 에칭 케미스트리(etching chemistry)(통상적으로 이온화 가능한, 해리성 가스 혼합물)는 플라즈마를 공급한다. 전자 디바이스 및 콤포넌트의 미세제조는 통상적으로 물질 성막, 패턴 생성, 및 물질 제거의 단계를 반복하는 것을 포함한다.
반도체 디바이스의 미세제조는 층 및 구조체를 형성하기 위해 다수의 물질을 사용하는 단계를 포함한다. 형성된 일부 구조체는 주어진 반도체 디바이스의 일부로서 남게 될 것이고, 다른 필름/구조체는 임시적이거나 희생적이다. 상이한 특성을 갖는 다양한 필름 물질에 접근하는 것은 에칭 내성, 전기적 특성, 구조적 강도 등에 차이를 줄 수 있기 때문에 유익하다.
본원의 기술은 성막 후에 조작되거나 변경될 수 있는 물질 특성을 갖는 미세제조 물질을 제공한다. 이러한 물질 프로세싱은 예컨대 기판 상에 이러한 물질을 형성 또는 성막한 후에 변형될 수 있는 에칭 내성을 가질 수 있는 물질을 제공할 수 있다. 비 한정적인 예로서, 이러한 물질은 주기적 메조포러스 유기실리케이트(PMO: periodic mesoporous organosilicate) 또는 비다공성 메틸실세스퀴옥산(MSQ: non-porous methylsilsesquioxane)과 같은 유기실리케이트를 포함할 수 있다. 이러한 PMO 물질은, 특정 성막후 처리에 기초하여, 스핀 온 성막되고, 열적 경화되고, 선택 가능한 에칭 내성을 가질 수 있다. 이것은, 주어진 필름이 패터닝을 위해 사용되는 주어진 에칭 프로세스에 대하여 내성이 되도록 처리되고, 이어서 주어진 에칭 프로세스에 의해 에칭될 수 있게 되도록 변형될 수 있다는 것을 의미한다. 즉, 물질은 경화 조건 및/또는 처리에 따라 보다 높은 탄소 함량으로부터 더 많은 산화물과 같은 물질로 변형(morph)될 수 있다. 이러한 물질 조작(material manipulation)은 대응하는 필름이 하나의 패터닝 프로세스를 위한 희생 필름으로서 사용될 수 있고 이후에 물질 특성을 변경한 후에 나중에 선택적으로 제거될 수 있기 때문에 유익하다.
일 실시형태는 기판을 패터닝하는 방법을 포함한다. 방법은 기판의 작업 표면(working surface) 상에 제1 로우 k 물질을 성막하는 단계를 포함한다. 제1 로우 k 물질의 제1 화학적 특성은 어닐링 또는 경화와 같은 제1 처리 프로세스를 실행함으로써 변형된다. 기판의 작업 표면 상의 제2 물질을 변형시키는 패터닝 프로세스가 실행된다. 제1 로우 k 물질의 제1 화학적 특성은 제2 처리 프로세스를 실행함으로써 변형된다. 따라서, PMO 물질의 특성이 변형되어서 다수의 패터닝 동작을 위한 희생 물질로서 사용될 수 있다.
물론, 여기서 설명하는 상이한 단계들의 논의의 순서는 명확함을 위해 제시된 것이다. 일반적으로, 이 단계들은 임의의 적합한 순서로 수행될 수 있다. 또한, 여기에서의 상이한 피처(feature), 기술, 구성 각각은 본 개시의 상이한 곳에서 논의될 수 있지만, 각 컨셉(concept)이 서로 독립적으로 또는 조합으로 실행될 수 있는 것이 의도된다. 따라서, 본 발명을 다수의 상이한 방식으로 실시하고 볼 수 있다.
본 개요 섹션은 본 개시 또는 청구된 발명의 모든 실시형태 및/또는 점진적으로 새로운 양태를 특정하지 않는다. 대신, 본 개요는 단지 종래 기술에 대응하는 새로운 포인트의 예비적 논의를 제공한다. 본 발명과 실시형태의 추가 세부사항 및/또는 가능한 관점을 위해, 독자(reader)는 추가로 아래에 논의되는 바와 같은 본 개시의 대응 도면과 상세한 설명 섹션으로 디렉팅된다.
다양한 본 발명의 실시형태 및 수반되는 많은 장점의 더 완전한 이해가 첨부된 도면과 함께 고려되는 다음의 상세한 설명을 참조하여 명백해질 것이다. 도면은 비례적으로 도시될 필요가 없으며, 그 대신 피처, 원리, 및 개념에 대한 예시에 역점을 둔다.
도 1은 여기에 개시된 실시형태에 따른 프로세스 플로우를 나타내는 예시적 기판 세그먼트의 개략적 단면도이다.
도 2는 여기에 개시된 실시형태에 따른 프로세스 플로우를 나타내는 예시적 기판 세그먼트의 개략적 단면도이다.
도 3은 여기에 개시된 실시형태에 따른 프로세스 플로우를 나타내는 예시적 기판 세그먼트의 개략적 단면도이다.
도 4는 여기에 개시된 실시형태에 따른 프로세스 플로우를 나타내는 예시적 기판 세그먼트의 개략적 단면도이다.
도 5는 여기에 개시된 실시형태에 따른 프로세스 플로우를 나타내는 예시적 기판 세그먼트의 개략적 단면도이다.
도 6은 여기에 개시된 실시형태에 따른 프로세스 플로우를 나타내는 예시적 기판 세그먼트의 개략적 단면도이다.
본원의 기술은 PMO(periodic mesoporous organosilicate) 및 MSQ(non-porous methylsilsesquioxane)와 같은 다른 물질을 포함하는 유기실리케이트의 특성을 조작하기 위한 방법을 포함한다. PMO는 스핀 온 로우 k 물질로서 성막될 수 있다. 통상적으로, PMO는 비 희생 유전체로서 사용되어 왔다. 그러나, 본원의 기술로, 이러한 물질은 성막 후에 화학적 특성이 조작되고 희생 패터닝 필름 및/또는 패터닝 가능 물질로서 사용된다. 예컨대, 이러한 변형은 경화 또는 실릴화(silylation)에 의한 습식 에칭 선택도를 변경하는 단계를 포함할 수 있다. 예컨대, 질소 분위기에서 PMO를 어닐링하면 탄소 함량이 높은 -CH3 종결 표면이 생성된다. 이 변형으로 인해 후속 HF 프로세싱을 견딜 수 있는 물질이 얻어진다. 이러한 변형된 물질은, 불산(HF) 산에 의해 에칭되지 않거나, 변형된 물질이 최소로 에칭되어 기판 상에 남는 동안 다른 재료가 에칭 제거되는 충분히 낮은 레이트(rate)로 에칭된다. 산소, O2 플라즈마, 또는 산소에 의한 UV 경화에서의 주어진 PMO의 후속 어닐링은, 높은 HF 에칭 레이트를 갖는 보다 낮은 탄소 함량 및/또는 친수성 필름을 초래하고, 이에따라 기판으로부터 쉽게 제거될 수 있다. 트리메틸실릴디에틸아민(TMSDEA) 또는 헥사메틸디실라잔(HMDS)과 같은 실릴화제를 적용하면 소수성 표면 및 HF 내성이 회복될 것이다. 따라서, 에칭 내성 및 소수성과 같은 화학적 특성은, PMO 필름이 희생 필름으로서 기능 할 수 있게 하기 위해, 주어진 통합 방식 내에서 선택적으로 조작된다. 이러한 물질의 다공성 특성은 표면뿐만 아니라 벌크 필름을 조작하는데 도움이 될 수 있다. 일부 처리 프로세스에서, PMO의 공극(pore)은 필수적으로 습식 에칭 선택도를 조작하기 위해 탄소로 "채워지거나(stuffed)" 산소로 애싱(ashing)된다.
알 수 있듯이, 희생 PMO 필름을 사용함으로써 이익을 얻을 수 있는 다수의 다른 패터닝 응용(application)이 있다. 프론트 엔드 라인(front-end-of-line), 중간 엔드 라인(middle-end-of-line), 및 백 엔드 라인(back-end-of-line) 제조는 모두 본원의 기술을 통합할 수 있다. 이러한 기술을 설명함에 있어서, 편의상, 설명은 하나의 예시적인 실시형태에 초점을 맞출 것이다. 본 실시형태는 대체 금속 게이트 흐름에 통합되지만, 여전히 PMO 필름을 쉽게 제거할 수 있다. 이 특정 사용 실시예는 비 제한적이며 본원의 기술은 다수의 추가적인 패터닝 및 통합 방식에 사용될 수 있다.
보다 구체적으로, 본원의 기술은 다수의 패터닝 및 통합 흐름에 적용될 수 있다. 이러한 흐름 중 하나는 톤 반전(tone-reversed), 자기 정렬 콘택트 패터닝(self-aligned contact patterning)을 위한 것이다. 이러한 적용의 경우, 희생 스핀 온 PMO 필름은, RMG(replacement metal gate) 프로세싱 단계에서 희석 HF 프로세싱에 초기에 내성을 갖지만, RMG 프로세싱 단계가 완료된 후에는 습식 에칭에 의해 제거 가능하다. 이러한 PMO 물질은 게이트의 실리콘 질화물 라이너(liner)에 대해 (에칭 없이) 선택적으로 에칭될 수 있다. PMO(periodic mesoporous organosilicate)의 물질 특성은, 상이한 경화 기술을 적용함으로써, 우선 HF 에칭 내성으로 조작되고, 이어서 HF 에칭 제거 가능하게 조작될 수 있다. 주어진 선택된 경화 기술은 필름의 카본 함량을 변경함으로써 기능할 수 있다. CMP(chemical-mechanical polishing) 평탄화 능력에 따라, 탄소 함량이 감소되어 산화물 타입 CMP 프로세스를 가능하게 하기 위해, PMO는 또한 어닐링될 수 있다. 이러한 프로세싱 후, HMDS 또는 TMSDEA 실릴화 프로세싱을 적용하여 -OH 말단 공극 표면을 -CH3 말단 공극 표면으로 대체함으로써 탄소 함량이 복원될 수 있다.
도 1 내지도 6은 예시적인 사용 사례로서 이러한 대체 금속 게이트 프로세스 플로우를 예시한다. 도 1을 참조하면, 구조체(120)의 패턴이 형성되고, 이 구조체는 게이트 구조체가 된다. 이 구조체는 통상적으로 하나 이상의 캡핑 물질(capping material) 및 측벽 스페이서를 가진 수직 구조체를 포함한다. 본 실시예에서, 제1 캡핑 물질(111) 및 제2 캡핑 물질(112)이 있다. 또한, 인접한 구조체 사이에 갭(gap)(116)이 있다. 측벽 스페이서(116) 및 라이너(118)는 구조체 상에 형성될 수 있다.
이어서, 도 2에 도시된 바와 같이, 개방 공간(갭)을 충전하기 위해 기판 상에 충전 물질(130)을 성막하는 갭 충전 동작이 실행된다. 본 실시예에서, 충전 물질(130)은 PMO 물질이다. 이러한 물질의 성막은 스핀 온 성막에 의해 실행될 수 있고, 통상적으로, 예시된 바와 같이, 물질의 상부퇴적물(overburden)(더미 게이트 구조체의 상부 위의 충전 물질)이 된다.
충전 물질(130)의 성막 후, 특정 통합 스킴에 따라, 성막된 PMO(충전 물질(130))는 물질 특성을 조정하도록 선택적으로 처리될 수 있다. 예컨대, 500 ℃ ~ 550 ℃의 질소 환경에서 기판을 베이킹(baking)함으로써 템플레이트(template)가 연소되도록, PMO가 경화될 수 있다. 다른 실시형태에서, 주어진, 선택된 PMO는 성막될 때 바람직한 화학적 특성(에칭 내성 등)을 가질 수 있다. 이 예시적 플로우에서, CMP(chemical-mechanical polishing) 등으로 기판을 평탄화함으로써 상부퇴적물이 제거된다. 예시적 결과가 도 3에 예시되어 있다. 이러한 CMP 프로세스는 게이트 구조체의 하나 이상의 캡 층을 제거할 수 있다. 제2 캡핑 물질(112)이 제거되었음에 유의한다. 이 플로우에서, PMO는 성공적인 CMP 상부퇴적물 제거를 위해 산화물 또는 로우 k 물질과 유사한 기능을 하는 물질 특성을 가지도록 선택 및/또는 처리된다.
이어서, 일시적 게이트 캡 물질은 특정 프로세스 플로우에 따라 대체될 수 있다. 게이트 캡 물질(제1 캡핑 물질(111))의 제거는 실질적으로 충전 물질(130)을 제거하거나 영향을 미치지 않고 실행된다. 더미 게이트 제거 이전에, 또는 더미 게이트 제거 이후에, 충전 물질(130)은 -CH3 종결 공극을 갖는 PMO 말단을 갖도록 TMSDEA 등으로 처리될 수 있다. 소정 정도의 실릴화는 주어진 PMO의 공극 사이즈에 의해 영향을 받을 수 있음을 주목한다. 예시적 결과가 도 4에 예시되어 있다.
대체 게이트 캡(125)이 기판 상에 성막될 수 있다(도 5). 예컨대, 실리콘 질화물이 캡으로서 성막될 수 있다. PMO 충전 물질은 특정 PMO를 선택하거나 그리고/또는 성막 후 특정 PMO의 화학적 특성을 변경함으로써 가능하게 되는 이러한 성막을 견딜 수 있어야 한다.
게이트 캡이 대체됨에 따라, 이제 충전 물질(130)이 제거될 수 있다. 이러한 제거는 충전 물질(130)의 특성을 변경함으로써 습식 케미스트리를 사용하여 실행될 수 있다. 예컨대, PMO는 -CH3 그룹(group)을 제거하기 위해 처리될 수 있다. 이것은 UVTA(산소가 있는 상태에서 자외선 노출), 고온 베이킹, 또는 저온 산소에 의해 수행될 수 있다. 이러한 처리 후에, 충전 물질(130)은, 예컨대 SIN 또는 다른 물질에 대하여 에칭 선택적인 HF 산을 사용함으로써 제거될 수 있다(도 6).
따라서, PMO 물질은 하나 이상의 변형 처리에 의해 다수의 에칭액에 선택적으로 내성이거나 선택적으로 에칭될 수 있는 변형 가능한 특성을 갖는 물질로서 패터닝 통합에 사용될 수 있다. 다수의 상이한 PMO 물질이 선택될 수 있다. 공극 사이즈 및 밀도는 특정 통합 사양 또는 스킴에 기초하여 선택될 수 있다.
주어진 PMO의 속성을 수정하는 데 사용할 수 있는 여러 가지 수정 방법이 있다. 주어진 처리의 선택은 PMO의 타입뿐만 아니라 PMO가 대응하는 패터닝 스킴에서 어떻게 사용될 것인가에 따를 수 있다. 어닐링을 위해, 베이킹 온도는 N2 분위기에서 400 ℃로부터 500 ℃까지 변할 수 있다. N2 환경에서 경화되면 내부 표면이 메틸 그룹으로 종결되어 처리된 PMO를 소수성으로 만들 수 있다. 유기 템플레이트는 더 높은 어닐링 온도에서 제거될 수 있다. 유기 템플레이트를 제거하는 데 더 긴 경화 시간이 사용될 수도 있다. Si-CH3 감소의 경우, 처리는, UV 및 오존 노출, 공기 환경에서의 베이킹, 및 산소 플라즈마 노출을 포함할 수 있다. PMO는 HF로 쉽게 제거될 수 있는 이러한 처리에서 손상될 수 있다. 공극 CH3 복원의 경우, TMSDEA 플라즈마 또는 HMDS 증기는 두 가지 선택 가능한 처리이다. 따라서, 메틸은 대체될 수 있고, 이에 따라 소수성 표면과 친수성 표면 간에 스위칭된다. 물질 두께 및 물질 타입에 따라, PMO를 손상시키는 제1 단계와, 후속하는 손상된 PMO의 제거(부분적 또는 전체 제거) 단계와 같은 다수의 처리가 순환될 수 있음에 유의해야 한다. 이어서, 새롭게 발견된 PMO는 다음 사이클에서 손상되어 제거될 수 있다.
따라서, 일 예시적 실시형태는 기판을 패터닝하는 방법이다. 다공성 유기 물질의 제1 층이 기판 상에 성막된다. 제1 처리 프로세스는 다공성 유기 물질을 경화시켜 HF 내성이 되게 함으로써 실행된다. 이러한 처리는 다공성 유기 물질이 소수성이 되게 할 수 있다. 이어서, 다공성 유기 물질을 제거하지 않고 습식 HF 케미스트리를 사용하여 기판으로부터 제2 물질이 제거된다. 이어서, 다공성 유기 물질의 화학적 성질을 변형시켜 다공성 유기 물질이 HF 케미스트리로 에칭 가능하게 되는 제2 처리 프로세스가 실행된다. 제2 처리 프로세스는 UV 노출 및/또는 O2 플라즈마 노출을 포함할 수 있다.
다른 실시형태는 기판을 패터닝하는 방법을 포함한다. 기판의 작업 표면 상에 제1 로우 k 물질이 성막된다. 이 제1 로우 k 물질은 PMO(periodic mesoporous organosilicate) 또는 MSQ(non-porous methylsilsesquioxane)를 포함할 수 있다. 이러한 물질은 스핀 온 성막 또는 다른 성막 기술에 의해 성막될 수 있다.
제1 로우 k 물질의 제1 화학적 특성은 제1 처리 프로세스를 실행함으로써 변형된다. 이러한 화학적 특성은 에칭 내성 및/또는 소수성을 포함할 수 있다. 변형은 처리의 타입 및/또는 로우 k 물질의 초기 특성에 따라 화학적 특성 값을 변화시킬 수 있다. 예컨대, 제1 처리 프로세스는 제1 에칭제에 대한 제1 로우 k 물질의 초기 에칭 내성 값을 증가 또는 감소시킬 수 있다. 마찬가지로, 제1 처리 프로세스는 제1 로우 k 물질의 초기 소수성 값을 증가 또는 감소시킬 수 있다. 물질의 주어진 화학적 특성은, 제1 로우 k 물질의 탄소 함량이 증가되어 플루오르화수소 산에 대한 에칭 내성이 증가될 때까지, 질소 함유 분위기에서 제1 로우 k 물질을 어닐링함으로써 변형될 수 있다. 다른 처리 프로세스는 열 어닐링, 자외선 경화, 오존 노출, 산소 플라즈마 노출, 실릴화제 성막 및 증기 노출을 포함한다.
기판의 작업 표면 상의 제2 물질을 변형시키는 패터닝 프로세스가 실행된다. 이러한 패터닝 프로세스는 물질 성막, 도핑 등의 물질 변형, 또는 제1 애칭제를 사용하여 물질의 부분적 또는 완전한 에칭 제거에 의한 물질 제거 등의 임의의 종래 패터닝 프로세스가 될 수 있다.
이어서, 제1 로우 k 물질의 제1 화학적 특성은 (패터닝 프로세스에 후속하여) 제2 처리 프로세스를 실행함으로써 변형된다. 변형은 처리의 타입 및/또는 로우 k 물질의 초기 특성에 따라 제1 화학적 특성을 변화시킬 수 있다. 예컨대, 제2 처리 프로세스는 제1 에칭제에 대한 제1 로우 k 물질의 2차 에칭 내성 값을 증가 또는 감소시킬 수 있다. 이 에칭 내성은, 이 값이 제1 처리 프로세스에서 이미 초기에 변형되었다는 점에서 2차적일 수 있다. 마찬가지로, 제2 처리 프로세스는 제1 로우 k 물질의 2차 소수성 값을 증가 또는 감소시킬 수 있다. 제2 처리 프로세스는 산소 함유 분위기에서 또는 산소 함유 플라즈마를 사용하여 제1 로우 k 물질을 어닐링하는 단계를 포함할 수 있다. 대안적으로, 제2 처리는 자외선을 사용하는 경화, 열 어닐링, 자외선 경화, 오존 노출, 산소 플라즈마 노출, 실릴화제 성막 및 증기 노출을 포함할 수 있다.
본원의 처리 프로세스 단계는 순환될 수 있다. 예컨대, 방법은 (1) 제2 처리 프로세스를 실행함으로써 제1 로우 k 물질의 제1 화학적 특성을 변형시키는 프로세스 단계; 및 (2) 제1 로우 k 물질의 변형된 부분을 제거하는 프로세스 단계를 순환시킬 수 있다. 일부 처리 프로세스는 주어진 로우 k 물질의 표면 또는 일부 퍼센티지(percentage)만을 변형시킬 수 있으므로, 물질 제거를 위해, 원하는 양의 물질이 제거되거나 리세싱될 때까지 다수의 처리 및 제거 단계가 실행될 수 있다.
다른 실시형태는 기판을 패터닝하는 방법을 포함한다. 기판의 작업 표면 상에 제1 물질이 성막된다. 제1 물질은 로우 k 물질이다. 기판의 작업 표면은 제2 물질을 포함한다. 제2 물질은 제1 에칭제를 사용하여 작업 표면으로부터 제거되는 반면, 제1 물질이 제1 에칭제에 대하여 내성이므로 제1 물질은 기판 상에 남는다. 제1 물질의 화학적 특성은 제1 물질이 제1 에칭제에 의해 에칭될 수 있도록 변형된다. 이어서, 제1 에칭제를 사용하여 기판으로부터 제1 물질이 제거된다. 제1 물질은 PMO(periodic mesoporous organosilicate) 또는 MSQ가 될 수 있다. 제1 물질의 화학적 특성은 제1 물질이 에칭 가능하게 되도록 변형될 수 있다. 변형은 열적 어닐링, 자외선 경화, 오존 노출, 산호 플라즈마 노출, 실릴화제 성막, 및 증기 노출로 구성되는 그룹으로부터 선택된 제1 처리 프로세스를 사용하여 실행될 수 있다. 따라서, PMO 물질은 이제 미세 제조 중에 화학적 특성을 선택적으로 변형시킴으로써 희생 필름으로서 사용될 수 있다.
이전 설명에서, 프로세싱 시스템의 특정 기하학적 구조 및 다양한 컴포넌트의 설명과 여기에서 사용되는 프로세스 등의 특정 세부사항이 명시되어 있다. 그러나, 여기에서의 기술들은 본 명세서에서 이들 특정 세부 사항에서 벗어난 다른 실시형태로 실시될 수고, 이러한 세부 사항은 한정이 아닌 설명을 위한 것임이 이해되어야 한다. 여기서 설명한 실시형태는 도면을 참조하여 설명되었다. 마찬가지로, 설명을 목적으로, 특정 도면부호, 물질, 및 구성은 전체 이해를 제공하기 위해 명시되었다. 그럼에도 불구하고, 실시형태는 이러한 특정 세부사항 없이 실시될 수 있다. 실질적으로 동일한 기능적 구성을 갖는 컴포넌트들은 유사한 도면부호로 표시되었고, 이에 따라 모든 불필요한 설명은 생략될 수 있다.
다수의 실시형태에 대한 이해를 돕기 위해 다수의 불연속 동작으로서 다양한 기술이 설명되었다. 설명의 순서는 이들 동작이 필연적으로 순서 의존적이라는 것을 의미하는 것으로 이해되지 않아야 한다. 실제로, 이러한 동작들은 제시된 순서대로 수행될 필요는 없다. 설명된 동작들은 설명된 실시형태와 상이한 순서로 수행될 수 있다. 다양한 추가적 동작이 수행될 수 있고, 그리고/도는 설명된 동작이 추가 실시형태에서 생략될 수 있다.
여기서 사용된 "기판" 또는 "타겟 기판"은 일반적으로 본 발명에 따라 프로세싱되는 대상을 나타낸다. 기판은, 디바이스, 특정 반도체, 또는 다른 전자 디바이스의 임의의 물질 부분 또는 구조를 포함할 수 있고, 예컨대 반도체 웨이퍼, 레티클, 또는 박막과 같은 베이스 기판 구조 상의 또는 위에 놓인 층과 같은 베이스 기판 구조가 될 수 있다. 따라서, 기판은, 임의의 특정 베이스 구조, 아래에 놓인 층, 또는 위에 놓인 층, 패턴화되거나 패턴화되지 않은 것에 한정되지 않지만 임의의 층 또는 베이스 구조, 및 층 및/또는 베이스 구조의 임의의 조합을 포함하는 것으로 생각된다. 본 명세서는 특정 타입의 기판을 참조할 수 있지만, 이것은 예시만을 위한 것이다.
본 발명의 동일한 목적을 여전히 달성하면서 설명된 기술의 동작에 다수의 변형이 이루어질 수 있다는 것을 통상의 기술자도 이해할 것이다. 이러한 변형은 본 명세서의 범위에 의해 커버되는 것으로 의도된다. 따라서, 본 발명의 실시형태의 이전 설명은 한정을 의도하지 않는다. 대신, 본 발명의 실시형태에 대한 모든 한정은 이하의 청구범위에서 제시된다.

Claims (20)

  1. 기판 패터닝 방법에 있어서,
    기판의 작업 표면(working surface) 상에 제1 로우 k 물질을 성막(deposit)하는 단계;
    제1 처리 프로세스를 실행함으로써 상기 제1 로우 k 물질의 제1 화학적 특성을 변형(modify)시키는 단계;
    상기 기판의 작업 표면 상의 제2 물질을 변형시키는 패터닝 프로세스를 실행하는 단계;
    제2 처리 프로세스를 실행함으로써 상기 제1 로우 k 물질의 상기 제1 화학적 특성을 변형시키는 단계; 및
    (1) 상기 제2 처리 프로세스를 실행함으로써 상기 제1 로우 k 물질의 상기 제1 화학적 특성을 변형시키는 프로세스 단계와 (2) 상기 제1 로우 k 물질의 변형된 부분을 제거하는 프로세스 단계를 순환시키는 단계
    를 포함하는, 기판 패터닝 방법.
  2. 제1항에 있어서,
    상기 제1 로우 k 물질을 성막하는 단계는 유기실리케이트(organosilicate)를 성막하는 단계를 포함하는 것인, 기판 패터닝 방법.
  3. 제1항에 있어서,
    상기 제1 로우 k 물질을 성막하는 단계는 주기적 메조포러스 유기실리케이트(PMO: periodic mesoporous organosilicate) 또는 비다공성 메틸실세스퀴옥산(MSQ: non-porous methylsilsesquioxane)을 성막하는 단계를 포함하는 것인, 기판 패터닝 방법.
  4. 제1항에 있어서,
    상기 제1 처리 프로세스를 실행함으로써 상기 제1 로우 k 물질의 제1 화학적 특성을 변형시키는 단계는, 제1 에칭제에 대한 상기 제1 로우 k 물질의 초기 에칭 내성 값을 증가시키는 단계를 포함하는 것인, 기판 패터닝 방법.
  5. 제1항에 있어서,
    상기 제1 처리 프로세스를 실행함으로써 상기 제1 로우 k 물질의 제1 화학적 특성을 변형시키는 단계는, 제1 에칭제에 대한 상기 제1 로우 k 물질의 초기 에칭 내성 값을 감소시키는 단계를 포함하는 것인, 기판 패터닝 방법.
  6. 제5항에 있어서,
    상기 제1 에칭제를 사용하여 상기 기판으로부터 상기 제1 로우 k 물질을 제거하는 단계를 더 포함하는, 기판 패터닝 방법.
  7. 제1항에 있어서,
    상기 제1 처리 프로세스를 실행함으로써 제1 화학적 특성을 변형시키는 단계는, 상기 제1 로우 k 물질의 초기 소수성 값을 증가시키는 단계를 포함하는 것인, 기판 패터닝 방법.
  8. 제1항에 있어서,
    상기 제1 처리 프로세스를 실행함으로써 제1 화학적 특성을 변형시키는 단계는, 상기 제1 로우 k 물질의 초기 소수성 값을 감소시키는 단계를 포함하는 것인, 기판 패터닝 방법.
  9. 제1항에 있어서,
    상기 제2 물질을 변형시키는 패터닝 프로세스를 실행하는 단계는, 상기 제1 로우 k 물질을 제거하지 않고 제1 에칭제를 사용하여 상기 제2 물질을 제거하는 단계를 포함하는 것인, 기판 패터닝 방법.
  10. 제1항에 있어서,
    상기 제1 처리 프로세스를 실행함으로써 제1 화학적 특성을 변형시키는 단계는, 질소 함유 분위기에서 상기 제1 로우 k 물질을 어닐링하는 단계를 포함하는 것인, 기판 패터닝 방법.
  11. 제1항에 있어서,
    상기 제1 처리 프로세스를 실행함으로써 제1 화학적 특성을 변형시키는 단계는, 상기 제1 로우 k 물질의 탄소 함량이 증가되어 플루오르화수소 산에 대한 에칭 내성이 증가될 때까지 상기 제1 로우 k 물질을 어닐링하는 단계를 포함하는 것인, 기판 패터닝 방법.
  12. 제1항에 있어서,
    상기 제2 처리 프로세스를 실행함으로써 상기 제1 화학적 특성을 변형시키는 단계는, 제1 에칭제에 대한 상기 제1 로우 k 물질의 2차 에칭 내성 값을 증가시키는 단계를 포함하는 것인, 기판 패터닝 방법.
  13. 제1항에 있어서,
    상기 제2 처리 프로세스를 실행함으로써 상기 제1 화학적 특성을 변형시키는 단계는, 제1 에칭제에 대한 상기 제1 로우 k 물질의 2차 에칭 내성 값을 감소시키는 단계를 포함하는 것인, 기판 패터닝 방법.
  14. 제13항에 있어서,
    상기 제2 처리 프로세스를 실행함으로써 상기 제1 화학적 특성을 변형시키는 단계는, 산소 함유 분위기에서 상기 제1 로우 k 물질을 어닐링하는 단계를 포함하는 것인, 기판 패터닝 방법.
  15. 제13항에 있어서,
    상기 제2 처리 프로세스를 실행함으로써 상기 제1 화학적 특성을 변형시키는 단계는, 산소 함유 플라즈마를 사용하여 상기 제1 로우 k 물질을 어닐링하는 단계를 포함하는 것인, 기판 패터닝 방법.
  16. 제13항에 있어서,
    상기 제2 처리 프로세스를 실행함으로써 상기 제1 화학적 특성을 변형시키는 단계는, 자외선을 사용하여 경화시키는 단계를 포함하는 것인, 기판 패터닝 방법.
  17. 제1항에 있어서,
    상기 제1 처리 프로세스를 실행함으로써 상기 제1 로우 k 물질의 제1 화학적 특성을 변형시키는 단계는, 열적 어닐링, 자외선 경화, 오존 노출, 산소 플라즈마 노출, 실릴화제 성막, 및 증기 노출로 구성된 그룹으로부터 선택된 상기 제1 처리 프로세스를 실행하는 단계를 포함하는 것인, 기판 패터닝 방법.
  18. 기판 패터닝 방법에 있어서,
    기판의 작업 표면 상에 제1 물질을 성막하는 단계로서, 상기 제1 물질은 로우 k 물질이고, 상기 기판의 작업 표면은 제2 물질을 포함하는 것인, 상기 기판의 작업 표면 상에 제1 물질을 성막하는 단계;
    제1 에칭제를 사용하여 상기 작업 표면으로부터 상기 제2 물질을 제거하는 단계로서, 상기 제1 에칭제에 내성을 갖는 상기 제1 물질은 상기 기판 상에 남겨지는 것인, 상기 제1 에칭제를 사용하여 상기 작업 표면으로부터 상기 제2 물질을 제거하는 단계;
    상기 제1 물질이 상기 제1 에칭제에 의해 에칭 가능하게 되도록, 상기 제1 물질의 화학적 특성을 변형시키는 단계; 및
    상기 제1 에칭제를 사용하여 상기 기판으로부터 상기 제1 물질을 제거하는 단계
    를 포함하는, 기판 패터닝 방법.
  19. 제18항에 있어서,
    상기 제1 물질은 주기적 메조포러스 유기실리케이트(PMO: periodic mesoporous organosilicate)이고,
    상기 제1 물질이 에칭 가능하게 되도록 상기 제1 물질의 화학적 특성을 변형시키는 단계는, 열적 어닐링, 자외선 경화, 오존 노출, 산소 플라즈마 노출, 실릴화제 성막, 및 증기 노출로 구성된 그룹으로부터 선택된 제1 처리 프로세스를 실행하는 단계를 포함하는 것인, 기판 패터닝 방법.
  20. 삭제
KR1020180049098A 2017-04-27 2018-04-27 패터닝 필름으로서 유기실리케이트를 사용하는 방법 및 시스템 KR102392447B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762491064P 2017-04-27 2017-04-27
US62/491,064 2017-04-27

Publications (2)

Publication Number Publication Date
KR20180120612A KR20180120612A (ko) 2018-11-06
KR102392447B1 true KR102392447B1 (ko) 2022-04-28

Family

ID=63916804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180049098A KR102392447B1 (ko) 2017-04-27 2018-04-27 패터닝 필름으로서 유기실리케이트를 사용하는 방법 및 시스템

Country Status (3)

Country Link
US (1) US10438806B2 (ko)
KR (1) KR102392447B1 (ko)
TW (1) TWI752221B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077010A (ja) 2011-09-29 2013-04-25 Jsr Corp パターン形成方法
US20140004717A1 (en) 2012-07-02 2014-01-02 Applied Materials, Inc. Low-k dielectric damage repair by vapor-phase chemical exposure
US20140017895A1 (en) 2012-07-13 2014-01-16 Applied Materials, Inc. Method to reduce dielectric constant of a porous low-k film
JP2017005268A (ja) 2010-06-11 2017-01-05 東京エレクトロン株式会社 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507191B2 (en) * 2011-01-07 2013-08-13 Micron Technology, Inc. Methods of forming a patterned, silicon-enriched developable antireflective material and semiconductor device structures including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005268A (ja) 2010-06-11 2017-01-05 東京エレクトロン株式会社 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
JP2013077010A (ja) 2011-09-29 2013-04-25 Jsr Corp パターン形成方法
US20140004717A1 (en) 2012-07-02 2014-01-02 Applied Materials, Inc. Low-k dielectric damage repair by vapor-phase chemical exposure
US20140017895A1 (en) 2012-07-13 2014-01-16 Applied Materials, Inc. Method to reduce dielectric constant of a porous low-k film

Also Published As

Publication number Publication date
TWI752221B (zh) 2022-01-11
US20180315612A1 (en) 2018-11-01
KR20180120612A (ko) 2018-11-06
TW201903201A (zh) 2019-01-16
US10438806B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
KR101283837B1 (ko) 유전체 막의 처리 방법 및 피처 형성 방법
TWI527117B (zh) 橫向修整硬遮罩的方法
KR102637883B1 (ko) 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용
TWI587390B (zh) 用以蝕刻有機硬遮罩之方法
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
KR102550498B1 (ko) 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법
US6403464B1 (en) Method to reduce the moisture content in an organic low dielectric constant material
TW201537619A (zh) 半導體儲存裝置之圖案化結構及其製造方法
US7393779B2 (en) Shrinking contact apertures through LPD oxide
TWI773767B (zh) 使用硫基化學品之電漿蝕刻含矽有機膜的方法
KR102392447B1 (ko) 패터닝 필름으로서 유기실리케이트를 사용하는 방법 및 시스템
US20070093069A1 (en) Purge process after dry etching
US10861739B2 (en) Method of patterning low-k materials using thermal decomposition materials
KR102310841B1 (ko) 레지스트 리플로우 온도 향상을 위한 직류 중첩 경화
JP4699719B2 (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
TW201025418A (en) Methods of forming a photoresist-comprising pattern on a substrate
KR102662180B1 (ko) 에칭 방법
TW201901806A (zh) 半導體裝置的製作方法
US20210125830A1 (en) Method of forming an ashable hard mask and patterning method
KR20130108300A (ko) 스핀-온 층에 고종횡비 패터닝을 하는 방법
KR100816210B1 (ko) 반도체 장치 형성 방법
KR102599015B1 (ko) 기판 처리 방법
CN106206284B (zh) 改进型蚀刻工艺
US10636696B1 (en) Methods for forming vias in polymer layers
KR101776265B1 (ko) 하드마스크 층의 형성 방법, 반도체 소자의 제조방법, 및 이에 따른 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant