CN104078413B - 接触孔的制造方法 - Google Patents

接触孔的制造方法 Download PDF

Info

Publication number
CN104078413B
CN104078413B CN201310103937.7A CN201310103937A CN104078413B CN 104078413 B CN104078413 B CN 104078413B CN 201310103937 A CN201310103937 A CN 201310103937A CN 104078413 B CN104078413 B CN 104078413B
Authority
CN
China
Prior art keywords
contact hole
manufacturing
layer
prebake
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310103937.7A
Other languages
English (en)
Other versions
CN104078413A (zh
Inventor
钟鑫生
严凯
丁超
张英男
李斌生
孙超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310103937.7A priority Critical patent/CN104078413B/zh
Publication of CN104078413A publication Critical patent/CN104078413A/zh
Application granted granted Critical
Publication of CN104078413B publication Critical patent/CN104078413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种接触孔的制造方法，包括：提供一基底，对所述基底执行接触孔刻蚀，形成接触孔，对所述接触孔执行预烘干，对预烘干后的接触孔执行金属填充。在本发明提供的接触孔的制造方法中，接触孔刻蚀后进行预烘干工序，除去了接触孔中凝集的易挥发性有机聚合物（Condense）。由此，避免了接触孔刻蚀缺陷的发生，提高了产品的良率。

Description

接触孔的制造方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种接触孔的制造方法。
背景技术
随着集成电路产业的发展，器件的外形尺寸不断缩小，从而对集成电路制造工艺要求越来越高。集成电路生产工艺也从早期的0.8微米、0.6微米线宽一直发展到今天的45纳米、40纳米线宽。所谓线宽一般是指栅极的宽度。因为线宽越小，晶体管也越小，让晶体管工作需要的电压和电流就越低，晶体管开关的速度也就越快，晶体管的性能也就更好。
集成电路制造过程中一般包括接触孔刻蚀工艺和金属填充过程，其目的是在两层互连金属线之间的膜层中刻蚀出一系列接触孔，然后在接触孔里面填入用于两层金属线间的互连金属，比如铜，通过这些金属线把成千上万的晶体管连成具有一定功能的器件。随着器件尺寸的缩小，接触孔的尺寸也越来越小。接触孔刻蚀的难度也越来越大。一旦出现接触孔刻蚀缺陷，比如接触孔刻蚀不到位或者刻蚀后接触孔堵塞就可能使得金属布线开路，导致器件失效。
在45纳米、40纳米小线宽工艺过程中发现，30%的生产批次会出现接触孔刻蚀缺陷，造成约17%的产品不良，严重影响了产品良率。
发明内容
本发明的目的在于提供一种接触孔的制造方法，以解决现有的45纳米、40纳米小线宽工艺中因接触孔刻蚀缺陷造成器件失效，导致产品良率低的问题。
为解决上述技术问题，本发明提供一种接触孔的制造方法，所述接触孔的制造方法包括以下步骤：
提供一基底；
对所述基底执行接触孔刻蚀，形成接触孔；
对所述接触孔执行预烘干；
对预烘干后的接触孔执行金属填充。
可选的，在所述的接触孔的制造方法中，所述预烘干的温度为100℃～300℃。
可选的，在所述的接触孔的制造方法中，所述预烘干的时间为10秒～600秒。
可选的，在所述的接触孔的制造方法中，执行所述金属填充所使用的材料为铜。
可选的，在所述的接触孔的制造方法中，所述接触孔刻蚀采用两层掩膜层，其中第一层掩膜层是NFC，第二层掩膜层是LTO。
可选的，在所述的接触孔的制造方法中，在执行金属填充之前，在执行预烘干之后，还包括执行浅槽刻蚀，形成浅槽。
可选的，在所述的接触孔的制造方法中，所述浅槽刻蚀采用两层掩膜层，其中第三层掩膜层是NFC，第四层掩膜层是LTO。
可选的，在所述的接触孔的制造方法中，在同一个工艺步骤中执行所述预烘干和涂布第三层掩膜层NFC。
发明人发现，造成现有的45纳米、40纳米小线宽工艺过程中发生接触孔刻蚀缺陷的原因在于，在接触孔刻蚀工艺过程中易挥发性有机聚合物（Condense）凝结在接触孔内，易挥发性有机聚合物（Condense）遮挡了接触孔下面的膜层刻蚀，导致填充在接触孔中的金属层与基底中的金属层无法导通，造成器件的金属布线开路，最终使得器件失效。在本发明提供的接触孔的制造方法中，接触孔刻蚀后进行预烘干工序，除去了接触孔中凝集的易挥发性有机聚合物（Condense）。由此，避免了接触孔刻蚀缺陷的发生，提高了产品的良率。
附图说明
图1是现有技术中执行接触孔刻蚀后的器件的结构示意图；
图2是现有技术中执行金属填充后的器件的结构示意图；
图3是本发明实施例一的接触孔的制造方法的流程图；
图4是本发明实施例二的接触孔的制造方法的流程图；
图5是本发明实施例的接触孔刻蚀前的器件的结构示意图；
图6是本发明实施例一的执行金属填充后的器件的结构示意图；
图7是本发明实施例二的执行金属填充过程后的器件的结构示意图；
图8是现有技术中接触孔刻蚀缺陷的测试结果；
图9是为本发明实施例的接触孔刻蚀缺陷的测试结果。
具体实施方式
以下结合附图和具体实施例对本发明提出的接触孔的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
现有的45纳米、40纳米小线宽工艺过程发现接触孔刻蚀缺陷发生率很高，经常导致金属布线开路使得器件失效。发明人对此进行了深入的研究，发现造成现有的接触孔刻蚀缺陷的原因在于，45纳米、40纳米小线宽的工艺过程中形成的接触孔的深宽比很大，接触孔刻蚀工艺过程中产生的易挥发性有机聚合物（Condense）容易凝结在接触孔内。请参考图1，其为现有技术中执行接触孔刻蚀后的器件的结构示意图，如图1所示，接触孔刻蚀完成后，易挥发性有机聚合物（Condense）凝结在接触孔内。这种易挥发性有机聚合物（Condense）需要强电子束、烘烤或者酸液清洗才能除去。
凝结在接触孔内的易挥发性有机聚合物（Condense）如果没有及时清除，会影响后续工艺过程，如图1所示，易挥发性有机聚合物（Condense）凝结在接触孔内，遮住了其下面的NDC绝缘层，导致这个位置的NDC绝缘层没有被刻蚀掉。金属填充后，接触孔内填充的金属铜与基底中的金属铜无法导通。该位置的金属布线开路（Open），导致器件失效。具体请参考图2，其为现有技术中执行金属填充后的器件的结构示意图，如图2所示，完成金属填充后，在没有凝结易挥发性有机聚合物（Condense）的接触孔内，填充的金属层与基底中的金属层导通，而在之前凝结有易挥发性有机聚合物（Condense）的接触孔内，填充的金属层与基底中的金属层不导通。
综上，造成现有的45纳米、40纳米小线宽工艺过程中接触孔刻蚀缺陷的原因在于，易挥发性有机聚合物（Condense）凝结在接触孔内，导致器件的金属布线开路，器件失效。虽然，在接触孔刻蚀之后进行湿法清洗工序，也能够除去易挥发性有机聚合物（Condense），避免产生接触孔刻蚀缺陷，但是会增加工艺时间和制造成本。目前，接触孔刻蚀后一般不进行湿法清洗。
为了解决上述问题，本申请提出了如下技术方案：
【实施例一】
请参考图3，其为本发明实施例一的接触孔的制造方法的流程图。如图3所示，所述接触孔的制造方法1包括以下步骤：
提供一基底100；
对所述基底100执行接触孔刻蚀，形成接触孔；
对所述接触孔执行预烘干；
对预烘干后的接触孔执行金属填充。
具体的，请参考图5，其为本发明实施例的接触孔刻蚀前的器件的结构示意图，如图5所示，提供的基底100上具有绝缘层和金属层110，其中，金属层110所使用的材料是铜（Cu），绝缘层中包括NDC绝缘层，NDC绝缘层覆盖在金属层110的上面。接着，在所述基底100上进行NFC涂布，NFC涂布之烘干后形成第一层掩膜层NFC。然后，通过低温化学气相沉积法形成SiO2膜，即第二层掩膜层LTO。如图5所示，所述基底100上依次形成了第一层掩膜层NFC和第二层掩膜层LTO。在所述基底100上依次形成第一层掩膜层NFC和第二层掩膜层LTO之后，利用第一层掩膜层NFC和第二层掩膜层LTO进行接触孔刻蚀形成接触孔。
对基底100执行接触孔刻蚀时，一般会保留金属层110上面的NDC绝缘层，接触孔刻蚀所形成的接触孔的下面依次是NDC绝缘层和金属层110。为除去接触孔内的易挥发性有机聚合物（Condense），接触孔刻蚀完成后需要对接触孔执行预烘干，预烘干结束后再除去接触孔下面的NDC绝缘层，最后对所述接触孔执行金属填充。接触孔刻蚀也可以不保留NDC绝缘层，直接刻蚀到金属层110，接触孔刻蚀形成的接触孔的下面是金属层110。接触孔刻蚀完成后执行预烘干，之后直接进行金属填充。请参考图6，其为本发明实施例一的执行金属填充后的器件的结构示意图，如图6所示，接触孔内形成了第二金属层120，第二金属层120与金属层110连接。执行金属填充所使用的材料为铜（Cu）。
其中，预烘干的温度为100℃～300℃，优选的，预烘干的温度为150℃、200℃或250℃。预烘干的时间为10秒～600秒，优选的，预烘干的时间为60秒、100秒、150秒、200秒、250秒、300秒、350秒、400秒、450秒、500秒或550秒。预烘干工序可以利用NFC涂布设备完成，只需在第一层掩膜层NFC涂布程序之前增加设置预烘干程序即可。所述接触孔的制造方法1中只需稍微调整NFC涂布设备的程序设置，不会影响工艺时间和制造成本。
【实施例二】
请参考图4，其为本发明实施例二的接触孔的制造方法的流程图。如图4所示，所述接触孔的制造方法2包括以下步骤：
提供一基底；
对所述基底执行接触孔刻蚀，形成接触孔；
对所述接触孔执行预烘干；
执行浅槽刻蚀，形成浅槽；
执行金属填充。
具体的，提供的基底上具有绝缘层和金属层210，其中，金属层210所使用的材料是铜（Cu）。接着，在所述基底上涂布NFC，烘干之后形成第一层掩膜层NFC。然后通过低温化学气相沉积法形成SiO2膜，即第二层掩膜层LTO。在所述基底上依次形成第一层掩膜层NFC和第二层掩膜层LTO之后，利用第一层掩膜层NFC和第二层掩膜层LTO进行曝光刻蚀形成接触孔。
为除去接触孔内的易挥发性有机聚合物（Condense），接触孔刻蚀完成后进行预烘干。其中，预烘干的温度为100℃～300℃，优选的，预烘干的温度为150℃、200℃或250℃。预烘干的时间为10秒～600秒，优选的，预烘干的时间为60秒、100秒、150秒、200秒、250秒、300秒、350秒、400秒、450秒、500秒或550秒。
预烘干结束后接着进行NFC涂布，NFC涂布之后烘干形成第三层掩膜层NFC。然后，通过低温化学气相沉积法形成SiO2膜，即第四层掩膜层LTO。依次形成第三层掩膜层NFC和第四层掩膜层LTO之后，利用第三层掩膜层NFC和第四层掩膜层LTO进行浅槽刻蚀形成浅槽。最后执行金属填充，请参考图7，其为本发明实施例二的执行金属填充后的器件的结构示意图，如图7所示，金属填充过程形成了第二金属层220，第二金属层220与金属层210连接。执行金属填充所使用的材料为铜（Cu）。
可见，所述接触孔的制造方法2还包括执行浅槽刻蚀，浅槽刻蚀在执行金属填充之前，在执行预烘干之后。预烘干工序可以利用NFC涂布设备，预烘干可以与第三层掩膜层NFC涂布设置在同一个工艺步骤中，只需在第三层掩膜层NFC涂布程序之前加设预烘干程序即可。所述接触孔的制造方法2中只需稍微调整NFC涂布设备的程序设置，不会影响工艺时间和制造成本。
请继续参考图8和图9，其为现有技术中接触孔刻蚀缺陷的测试结果和本发明实施例的接触孔刻蚀缺陷的测试结果，图中黑点密集表示接触孔刻蚀缺陷，如8图所示，接触孔刻蚀后没有进行预烘干的3片晶圆，接触孔刻蚀缺陷非常严重。而图9中采用本发明实施例提供的接触孔的制造方法，接触孔刻蚀后执行预烘干的3片晶圆，基本没有接触孔刻蚀缺陷。
综上，在本发明实施例提供的接触孔的制造方法中，在接触孔刻蚀后对器件进行预烘干，除去接触孔内凝集的易挥发性有机聚合物（Condense），避免了接触孔刻蚀缺陷的发生，提高了产品的良率。而且，在本发明实施例提供的接触孔的制造方法不会延长工艺时间、增加制造成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种接触孔的制造方法，其特征在于，包括：
提供一基底；
对所述基底执行接触孔刻蚀，形成接触孔；
对所述接触孔执行预烘干，去除所述接触孔内由于刻蚀所产生的易挥发性物质；
执行浅槽刻蚀，形成浅槽，所述浅槽刻蚀采用第三掩膜层与第四掩膜层，且所述预烘干与所述第三掩膜层采用相同的涂布设备，所述预烘干与所述第三掩膜层的涂布设置在同一工艺步骤中；
对所述接触孔与所述浅槽执行金属填充。
2.如权利要求1所述的接触孔的制造方法，其特征在于，所述预烘干的温度为100℃～300℃。
3.如权利要求1所述的接触孔的制造方法，其特征在于，所述预烘干的时间为10秒～600秒。
4.如权利要求1所述的接触孔的制造方法，其特征在于，执行所述金属填充所使用的材料为铜。
5.如权利要求1所述的接触孔的制造方法，其特征在于，所述接触孔刻蚀采用两层掩膜层，其中第一层掩膜层是NFC，第二层掩膜层是LTO。
6.如权利要求1所述的接触孔的制造方法，其特征在于，所述第三掩膜层是NFC，所述第四掩膜层是LTO。
CN201310103937.7A 2013-03-27 2013-03-27 接触孔的制造方法 Active CN104078413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310103937.7A CN104078413B (zh) 2013-03-27 2013-03-27 接触孔的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310103937.7A CN104078413B (zh) 2013-03-27 2013-03-27 接触孔的制造方法

Publications (2)

Publication Number Publication Date
CN104078413A CN104078413A (zh) 2014-10-01
CN104078413B true CN104078413B (zh) 2019-04-02

Family

ID=51599598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310103937.7A Active CN104078413B (zh) 2013-03-27 2013-03-27 接触孔的制造方法

Country Status (1)

Country Link
CN (1) CN104078413B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122834A (zh) * 2017-12-13 2018-06-05 上海华虹宏力半导体制造有限公司 一种改善接触孔中钨缺失的方法
CN112635397A (zh) * 2020-12-18 2021-04-09 华虹半导体(无锡)有限公司 通孔的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425659B (en) * 1996-09-07 2001-03-11 United Microelectronics Corp Fabrication method of metal via hole
CN101819948A (zh) * 2010-03-30 2010-09-01 杭州电子科技大学 纵向沟道soi ldmos的cmos vlsi集成制作方法
CN102201365A (zh) * 2010-03-22 2011-09-28 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069966A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법
CN103021930B (zh) * 2011-09-20 2016-04-13 中芯国际集成电路制造(上海)有限公司 一种金属互连层刻蚀方法
CN102751236A (zh) * 2012-06-27 2012-10-24 上海宏力半导体制造有限公司 互连结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425659B (en) * 1996-09-07 2001-03-11 United Microelectronics Corp Fabrication method of metal via hole
CN102201365A (zh) * 2010-03-22 2011-09-28 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN101819948A (zh) * 2010-03-30 2010-09-01 杭州电子科技大学 纵向沟道soi ldmos的cmos vlsi集成制作方法

Also Published As

Publication number Publication date
CN104078413A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
KR100721207B1 (ko) 이온주입된 포토레지스트 제거방법
CN102280372B (zh) 一种半导体硅片的清洗方法
CN109972087B (zh) 一种微电极沉积掩膜的制备方法
US20160043046A1 (en) Etching of under bump metallization layer and resulting device
CN104078413B (zh) 接触孔的制造方法
CN108615673A (zh) 一种光刻返工过程中半导体表面处理方法
CN104659165B (zh) 一种GaN基发光二极管芯片的制备方法
CN102157357B (zh) 半导体硅片的清洗方法
CN100444327C (zh) 在半导体元件中蚀刻介电材料的方法
CN108666203A (zh) 改善晶圆边缘形貌的方法
CN104752233A (zh) 一种焊垫制备方法
CN112863999B (zh) 刻蚀方法
CN110416290B (zh) 金刚石晶体管制备方法
CN103854962B (zh) 晶圆刻蚀后的清洗方法
CN108493104A (zh) 等离子体刻蚀方法及等离子体刻蚀后处理方法
JP2001319914A (ja) 半導体デバイスの製造方法
US20230317508A1 (en) Method for fabricating semiconductor device with pre-cleaning treatment
US20230317514A1 (en) Semiconductor device with composite barrier structure and method for fabricating the same
CN107170665B (zh) 一种在氧化硅湿法刻蚀中降低硅损伤的方法
CN108878254B (zh) 半导体器件及光刻胶图案的清洗方法
KR100622809B1 (ko) 반도체 소자의 세정 방법
CN105742230B (zh) 半导体结构的形成方法
JP2001110895A (ja) 金属配線の形成方法
JP2006319151A (ja) エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
KR100779399B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant