CN109972087B - 一种微电极沉积掩膜的制备方法 - Google Patents
一种微电极沉积掩膜的制备方法 Download PDFInfo
- Publication number
- CN109972087B CN109972087B CN201910297991.7A CN201910297991A CN109972087B CN 109972087 B CN109972087 B CN 109972087B CN 201910297991 A CN201910297991 A CN 201910297991A CN 109972087 B CN109972087 B CN 109972087B
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- mask
- microelectrode
- substrate
- deionized water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/042—Coating on selected surface areas, e.g. using masks using masks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
Landscapes
- Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
- Weting (AREA)
Abstract
本发明公开了一种微电极沉积掩膜的制备方法。该方法包括以下步骤:该掩膜采用光刻胶沉积、光学曝光、剥离、湿法刻蚀、聚焦离子束切割等半导体加工工艺制程,制作出可用于沉积微电极外接大电极的掩膜,用于电极材料的可控沉积。该掩膜既可用于从小尺寸样品区域引出微电极,也可以用于制备与微电极直接相连的导线和用于测试用的大电极,为二维层状材料等小尺寸样品的直接电学性能测试提供了便利,具有产业利用价值。
Description
技术领域
本发明属于二维层状材料表征和半导体制造领域,涉及一种适用于微电极沉积用掩膜的制备方法,该掩膜可用于针对微米级二维层状材料导出测试电极,进行电学性能测试用。
背景技术
近年来,二维半导体材料由于其独特的材料结构和电子输运特性得到了科学界的广泛关注,被应用于光电器件、催化和生物传感器等领域。超薄的二维层状纳米材料是一类新兴的纳米材料类别,其具有片状结构,水平尺寸只有几个微米大小,且厚度只有单个或几个原子厚(典型厚度小于5nm)。受到光刻技术的制约,一般制作的用于块体材料的电极制作的掩膜尺寸都在微米级别,所能沉积电极也在微米级别,无法制备较复杂的器件。此外,在采用光刻技术时,所使用的光刻胶以及后续的去胶工艺有可能影响二维材料的性质,具有较大的局限性。另外一种方法是先制备好电极,然后将二维材料转移到电极上面。这种方法的优点是适用性广,但是二维材料和电极的接触不是很好,影响电学性能的测试。
发明内容
本发明所要解决的技术问题是针对现有技术的不足提供一种微电极沉积掩膜的制备方法。
本发明的技术方案如下:
一种微电极沉积用掩膜的制备方法,具体步骤如下:
步骤1),选用双抛硅片,硅片厚度在100-300μm,并将衬底清洗处理干净;;
步骤2),在硅片双面通过化学气相沉积法沉积50-200nm的氧化硅或氮化硅薄膜;
步骤3),在原硅片上通过紫外曝光的方法制作边长约为3-20μm的孔,经过湿法腐蚀后孔区域剩余硅片的厚度控制在5-50μm;
步骤4),通过紫外曝光的方法在与步骤3开出孔的四角与相连衬底处开出用于沉积与微电极相连引线(该引线可以保持宽度一致,也可以随着远离微电极掩膜处逐渐增加宽度)和大电极的孔,并腐蚀掉孔内的硅;
步骤5),利用硅片切割机,将步骤4所得衬底切割成正方形,其中步骤3所开出的孔居中;
步骤6),在步骤3所开的孔四角区域采用FIB切割方式分别切出宽度为50nm-1μm,长度为1-10μm的槽,该槽与步骤4所开出的连线相连;该槽用于直接与测试材料相连微电极的沉积;
步骤7),封装步骤6所制作的掩膜,保证硅衬底区域不受到封装材料阻挡;
步骤8),将待测试表征的样品放置于步骤7微电极制作掩膜下,利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备沉积金属电极。
所述的微电极沉积用掩膜的制备方法,步骤1)中:将所述硅片衬底做清洗处理的过程包括:
步骤1-1),将所述硅片衬底置于由氨水、双氧水、去离子水按照体积比为1∶2∶5配比混合溶液中煮沸8min,经冷却后用去离子水冲洗5min,再用氮气吹干,去除所述硅片衬底表面的油污和大颗粒;
步骤1-2),将所述硅片衬底置于由盐酸、双氧水、去离子水按照体积比为1∶2∶5配比混合溶液中煮沸8min,经冷却后用去离子水冲洗5min,之后用氮气吹干,去除所述硅片衬底表面的金属离子;
步骤1-3),将所述硅片衬底置于160℃的烘箱内烘烤30min,以便再次去除表面水分。
所述的微电极沉积用掩膜的制备方法,步骤3)包括:
A1:在原硅片其中一面旋涂光刻胶;
A2:光刻胶前烘;
A3:紫外曝光方形的图形,图形的边长在3-20μm,图形间距至少3mm;
A4:显影,并于显影后立即用去离子水冲洗;
A5:烘烤坚膜;
A6:去胶;
A7:干法刻蚀去掉显影区域的SiO2或SiN薄膜;
A8:置于30%的KOH溶液中腐蚀没有SiO2或SiN保护区域的硅片,腐蚀后孔内所剩衬底厚度为5-50μm;
A9:去离子水清洗。
所述的微电极沉积用掩膜的制备方法,步骤4)包括:
B1:在步骤3开孔后的硅片另一面旋涂光刻胶;
B2:光刻胶前烘;
B3:紫外曝光电极连线和大电极图形;
B4:显影,并于显影后立即用去离子水冲洗;
B5:烘烤坚膜;
B6:去胶;
B7:干法刻蚀去掉显影区域的SiO2或SiN薄膜;
B8:置于30%的KOH溶液中腐蚀没有SiO2或SiN保护区域的硅片,腐蚀厚度为硅片厚度;
B9:去离子水清洗。
所述的微电极沉积用掩膜的制备方法,步骤6)包括:
步骤6-1),将步骤4)切割过的硅片转移到聚焦离子束显微镜中;
步骤6-2),针对孔区域进行电子束离子束的对中;
步骤6-3),在离子束下,采用电压30kv,束流2.5nA在孔的四角分别开出宽500nm,长5μm的槽;然后在30kv,80pA下将开槽边界切平整。
本发明通过光刻胶沉积、光学曝光、剥离、干湿法刻蚀、聚焦离子束切割等半导体加工工艺制程,制作出可用于沉积微电极外接可直接用于电学性能测试大电极的掩膜,实现针对二维材料电学性能的直接表征,为材料电学性能研究提供了极大的便利。
附图说明
图1为本发明经过步骤3开孔后的表面和截面示意图,1为硅片衬底,2为沉积SiN薄膜,3为经过步骤3后所开的孔区域;
图2为本发明在进行步骤4电极连线和大电极区域掩膜制作后的表面示意图,4和5分别为大电极区域和连接电极区域;
图3为本发明在进行步骤6微电极区域掩膜制作后的表面示意图,6为微电极掩膜区域;
图4为应用本发明制作针对二维层状材料进行电极沉积的表面示意图,7为二维层状材料样品,8为沉积电极。
具体实施方式
以下结合具体实施例,对本发明进行详细说明。
一种微电极沉积用掩膜的制备方法,具体步骤如下:
步骤1),提供一直径4英寸、厚200μm的双面抛光硅片衬底,并将所述硅片衬底做清洗处理。
在本实施例中,将所述硅片衬底做清洗处理的过程包括:
步骤1-1),将所述硅片衬底置于由氨水、双氧水、去离子水按照体积比为1∶2∶5配比混合溶液中煮沸8min,经冷却后用去离子水冲洗5min,再用氮气吹干,去除所述硅片衬底表面的油污和大颗粒;
步骤1-2),将所述硅片衬底置于由盐酸、双氧水、去离子水按照体积比为1∶2∶5配比混合溶液中煮沸8min,经冷却后用去离子水冲洗5min,之后用氮气吹干,去除所述硅片衬底表面的金属离子;
步骤1-3),将所述硅片衬底置于160℃的烘箱内烘烤30min,以便再次去除表面水分。
步骤2),在本实施例中,在步骤1)清洗过的硅片双面通过化学气相沉积的方式沉积150nm的SiN薄膜;
步骤3)在衬底一面通过紫外曝光的方法开20μm*20μm的孔并腐蚀掉孔内180μm的Si,孔内剩余硅的厚度为20μm;过程包括:
步骤3-1),在衬底其中一面旋涂型号为LC100A的光刻胶,转速3000转/min,旋涂时间30s,胶厚1.4μm;
步骤3-2),涂胶后将衬底置于热板上进行光刻胶前烘,温度100℃,时间90s;
步骤3-3),采用H94-35型(LED)4″双面光刻机紫外曝光图形,套准精度2μm,曝光时间10s,曝光图形为方形,边长20μm,间距3mm;
步骤3-4),采用DP01显影液显影,显影时间60s,显影后立即用去离子水冲洗;
步骤3-5),将衬底至于135℃烘箱中坚膜,时间30min;
步骤3-6),将衬底放置于硫酸溶液中清洗去胶,溶液温度为120℃,清洗时间20min,清洗后表面光洁;
步骤3-7),将衬底放置于30%的KOH溶液中腐蚀没有SiN保护Si衬底,腐蚀厚度为180μm,溶液温度为50℃,开孔后表面和界面示意图如图1所示;
步骤3-8),去离子水清洗20min。
步骤4),其过程和步骤3)一样,不同点在于电极连线和大电极的曝光形状不同(本实施例中电极连线掩膜的宽度为20μm,大电极掩膜的边长为100μm,另外在电极连线和大电极区域硅的腐蚀深度为200μm,如图2所示,具体步骤如下:
步骤4-1),在衬底另外一面旋涂型号为LC100A的光刻胶,转速3000转/min,旋涂时间30s,胶厚1.4μm;
步骤4-2),涂胶后将衬底置于热板上进行光刻胶前烘,温度100℃,时间90s;
步骤4-3),采用H94-35型(LED)4″双面光刻机紫外曝光大电极区域4图形,套准精度2μm,曝光时间10s,曝光图形为方形,边长100μm,连接电极区域5曝光图像为长条形,宽度20μm,上述大电极和电极连线图形间距3mm;
步骤4-4),采用DP01显影液显影,显影时间60s,显影后立即用去离子水冲洗;
步骤4-5),将衬底至于135℃烘箱中坚膜,时间30min;
步骤4-6),将衬底放置于硫酸溶液中清洗去胶,溶液温度为120℃,清洗时间20min,清洗后表面光洁;
步骤4-7),将衬底放置于30%的KOH溶液中腐蚀没有SiN保护Si衬底,腐蚀厚度为200μm,溶液温度为50℃;
步骤4-8),去离子水清洗20min。
步骤5),进行硅片切割,切割出来的硅片孔区域3处于居中状态。硅片边长为3mm。
步骤6),在本实施例中,微电极区域掩膜的制备包括以下步骤:
步骤6-1),将步骤4)切割过的硅片转移到聚焦离子束显微镜中;
步骤6-2),针对孔区域3进行电子束离子束的对中;
步骤6-3),在离子束下,采用电压30kv,束流2.5nA在孔的四角分别开出宽500nm,长5μm的槽;然后在30kv,80pA下将开槽边界切平整,微槽(即微电极掩膜区域6)形成后如图3示意图所示。
步骤7),将上述掩膜进行封装,保证硅衬底区域不受到封装材料阻挡。
步骤8),将该掩膜放置于CVD法制备二维层状材料石墨烯上方,通过磁控溅射法进行电极沉积。附图4是电极沉积后的示意图。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (5)
1.一种微电极沉积用掩膜的制备方法,其特征在于,具体步骤如下:
步骤1),选用双抛硅片,硅片厚度在100-300μm,并将衬底清洗处理干净;
步骤2),在硅片双面通过化学气相沉积法沉积50-200nm的氧化硅或氮化硅薄膜;
步骤3),在原硅片上通过紫外曝光的方法制作边长为3-20μm的孔,经过湿法腐蚀后孔区域剩余硅片的厚度控制在5-50μm;
步骤4),通过紫外曝光的方法在与步骤3)开出孔的四角与相连衬底处开出用于沉积与微电极相连引线和大电极的孔,并腐蚀掉孔内的硅;
步骤5),利用硅片切割机,将步骤4)所得衬底切割成正方形,其中步骤3)所开出的孔居中;
步骤6),在步骤3)所开的孔四角区域采用FIB切割方式分别切出宽度为50nm-1μm,长度为1-10μm的槽,该槽与步骤4)所开出的引线相连;该槽用于直接与测试材料相连微电极的沉积;
步骤7),封装步骤6)所制作的掩膜,保证硅衬底区域不受到封装材料阻挡;
步骤8),将待测试表征的样品放置于步骤7)微电极制作掩膜下,利用磁控溅射、电子束蒸发、化学气相沉积薄膜制备设备沉积金属电极。
2.根据权利要求1所述的微电极沉积用掩膜的制备方法,其特征在于,步骤1)中,将所述硅片衬底做清洗处理的过程包括:
步骤1-1),将所述硅片衬底置于由氨水、双氧水、去离子水按照体积比为1∶2∶5配比混合溶液中煮沸8min,经冷却后用去离子水冲洗5min,再用氮气吹干,去除所述硅片衬底表面的油污和大颗粒;
步骤1-2),将所述硅片衬底置于由盐酸、双氧水、去离子水按照体积比为1∶2∶5配比混合溶液中煮沸8min,经冷却后用去离子水冲洗5min,之后用氮气吹干,去除所述硅片衬底表面的金属离子;
步骤1-3),将所述硅片衬底置于160℃的烘箱内烘烤30min,以便再次去除表面水分。
3.根据权利要求1所述的微电极沉积用掩膜的制备方法,其特征在于,步骤3)包括:
A1:在原硅片其中一面旋涂光刻胶;
A2:光刻胶前烘;
A3:紫外曝光方形的图形,图形的边长在3-20μm,图形间距至少3mm;
A4:显影,并于显影后立即用去离子水冲洗;
A5:烘烤坚膜;
A6:去胶;
A7:干法刻蚀去掉显影区域的SiO2或SiN薄膜;
A8:置于30%的KOH溶液中腐蚀没有SiO2或SiN保护区域的硅片,腐蚀后孔内所剩衬底厚度为5-50μm;
A9:去离子水清洗。
4.根据权利要求1所述的微电极沉积用掩膜的制备方法,其特征在于,步骤4)包括:
B1:在步骤3)开孔后的硅片另一面旋涂光刻胶;
B2:光刻胶前烘;
B3:紫外曝光电极连线和大电极图形;
B4:显影,并于显影后立即用去离子水冲洗;
B5:烘烤坚膜;
B6:去胶;
B7:干法刻蚀去掉显影区域的SiO2或SiN薄膜;
B8:置于30%的KOH溶液中腐蚀没有SiO2或SiN保护区域的硅片,腐蚀厚度为硅片厚度;
B9:去离子水清洗。
5.根据权利要求1所述的微电极沉积用掩膜的制备方法,其特征在于,步骤6)包括:
步骤6-1),将步骤4)切割过的硅片转移到聚焦离子束显微镜中;
步骤6-2),针对孔区域进行电子束离子束的对中;
步骤6-3),在离子束下,采用电压30kV,束流2.5nA在孔的四角分别开出宽500nm,长5μm的槽;然后在30kV,80pA下将开槽边界切平整。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910297991.7A CN109972087B (zh) | 2019-04-15 | 2019-04-15 | 一种微电极沉积掩膜的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910297991.7A CN109972087B (zh) | 2019-04-15 | 2019-04-15 | 一种微电极沉积掩膜的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109972087A CN109972087A (zh) | 2019-07-05 |
CN109972087B true CN109972087B (zh) | 2020-01-07 |
Family
ID=67084625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910297991.7A Active CN109972087B (zh) | 2019-04-15 | 2019-04-15 | 一种微电极沉积掩膜的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109972087B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110923623A (zh) * | 2019-12-06 | 2020-03-27 | 苏州逸峰新材料科技有限公司 | 一种磁场吸附辅助掩模蒸镀微纳结构的制备方法 |
CN111834182B (zh) * | 2020-07-20 | 2022-08-30 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种半导体电极材料的加工方法 |
CN112563124A (zh) * | 2020-12-10 | 2021-03-26 | 西安电子科技大学 | 一种大面积超薄镂空硬掩模的制备方法 |
CN116314142B (zh) * | 2023-05-08 | 2023-07-21 | 粤芯半导体技术股份有限公司 | 薄膜器件性能测试结构、测试方法及测试结构的制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03165040A (ja) * | 1989-11-24 | 1991-07-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
CN101380257B (zh) * | 2008-10-09 | 2010-07-28 | 上海交通大学 | 柔性视网膜凸点微电极芯片及其制作方法 |
CN102092675B (zh) * | 2011-01-14 | 2013-11-27 | 中国科学院物理研究所 | 一种自掩模单结多端三维纳米结构的制备方法 |
CN102593357B (zh) * | 2012-03-31 | 2013-10-30 | 中国科学院上海微系统与信息技术研究所 | 一种具有纳米存储性能的相变存储器的制备方法 |
CN103105422B (zh) * | 2013-01-17 | 2014-09-10 | 东南大学 | 用于碱基序列检测的单层石墨烯纳米孔结构及其制备方法 |
CN103954636B (zh) * | 2014-04-10 | 2016-10-26 | 北京工业大学 | 一种原位高分辨观察相变材料电致相变过程的透射电镜薄膜窗口 |
US10172558B2 (en) * | 2015-09-10 | 2019-01-08 | University Of Utah Research Foundation | Structure and methodology for a shadow mask having hollow high aspect ratio projections |
CN108584865A (zh) * | 2018-05-25 | 2018-09-28 | 湖北大学 | 一种基于超长氧化钼纳米线阵列排列的操控方法及其离子检测器的制作方法 |
-
2019
- 2019-04-15 CN CN201910297991.7A patent/CN109972087B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109972087A (zh) | 2019-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109972087B (zh) | 一种微电极沉积掩膜的制备方法 | |
CN109314043B (zh) | 在石墨烯薄片上沉积钝化层 | |
JPH03149817A (ja) | シリコンプレートを電気化学的にエッチングする方法 | |
CN107993956B (zh) | 线距标准样片的制备方法 | |
US8101337B2 (en) | Method of synthesizing ITO electron-beam resist and method of forming ITO pattern using the same | |
CN102478763A (zh) | 光刻方法 | |
CN102969302A (zh) | 基于二氧化铪的电子束套刻标记及其制作方法 | |
US8748313B2 (en) | Electroforming technique for mask formation | |
CN109626321B (zh) | 透射电镜和压电力显微镜通用的氮化硅薄膜窗口制备方法 | |
CN107132497B (zh) | 用于无损检测半导体薄膜霍尔效应的基片及其制备方法 | |
CN105460887B (zh) | 图形化多孔硅的制备方法 | |
CN111693003A (zh) | 一种晶圆级纳米尺度计量标准器及其制造方法 | |
US12087707B2 (en) | Method of making an individualization zone of an integrated circuit | |
Ehara et al. | Planar Interconnection Technology for LSI Fabrication Utilizing Lift‐off Process | |
CN103489754B (zh) | 一种小尺寸银纳米颗粒的制备方法 | |
US7220680B1 (en) | Method for photolithography in semiconductor manufacturing | |
CN104078413B (zh) | 接触孔的制造方法 | |
JPH02168619A (ja) | シリコーンゴム膜のパターン形成方法 | |
CN100437120C (zh) | 单根一维纳米材料的测试电极的制作方法 | |
CN104407503B (zh) | 曝光方法和半导体器件的制造方法 | |
KR100663714B1 (ko) | Ito를 합성하기 위한 조성물을 형성하는 방법 및 그조성물로 합성된 ito를 패터닝하는 방법 | |
Fuchs et al. | Lift-Off Process for Patterning of a Sputter-Deposited Thick Metal Stack for High Temperature Applications on 4H-SiC | |
CN114512400B (zh) | 一种半导体结构的制作方法 | |
KR20010064971A (ko) | 반도체 공정에서의 패턴 형성 방법 | |
JPS594027A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |