CN114512400B - 一种半导体结构的制作方法 - Google Patents
一种半导体结构的制作方法 Download PDFInfo
- Publication number
- CN114512400B CN114512400B CN202210413418.XA CN202210413418A CN114512400B CN 114512400 B CN114512400 B CN 114512400B CN 202210413418 A CN202210413418 A CN 202210413418A CN 114512400 B CN114512400 B CN 114512400B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- groove
- polysilicon
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 241
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 132
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 95
- 229920005591 polysilicon Polymers 0.000 claims abstract description 76
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 60
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000001039 wet etching Methods 0.000 claims abstract description 24
- 238000011049 filling Methods 0.000 claims abstract description 17
- 239000011241 protective layer Substances 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 9
- 239000002245 particle Substances 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 6
- 239000012466 permeate Substances 0.000 abstract description 3
- 239000000243 solution Substances 0.000 description 25
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910003638 H2SiF6 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000001165 hydrophobic group Chemical group 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- ZEFWRWWINDLIIV-UHFFFAOYSA-N tetrafluorosilane;dihydrofluoride Chemical compound F.F.F[Si](F)(F)F ZEFWRWWINDLIIV-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
Abstract
本发明提供一种半导体结构的制作方法，该方法包括以下步骤：提供一半导体层，半导体层包括位于顶层的硅层，硅层中设有第一沟槽，第一沟槽中设有二氧化硅填充层；形成多晶硅保护层于半导体层的预设区域表面，多晶硅保护层未遮盖第一沟槽；对半导体层进行湿法刻蚀以减薄二氧化硅填充层的至少一部分；氧化多晶硅保护层以得到二氧化硅牺牲层；去除二氧化硅牺牲层。本发明采用多晶硅保护层代替光阻作为阻挡层，可以完美地挡住不需要被刻蚀的部分，蚀刻液不会从侧面渗透而造成器件质量出现问题。此外，相对于直接去除多晶硅保护层的方案，本发明将多晶硅保护层氧化后再去除的方案可以很好地避免产生颗粒或其它缺陷而影响机台。
Description
技术领域
本发明属于半导体器件技术领域，涉及一种半导体结构的制作方法。
背景技术
在集成电路制造过程中，尤其在功率器件的沟槽结构制造工艺中，必须用湿法刻蚀工艺去除硅片表面和沟槽里面部分区域的二氧化硅。因为若用干法刻蚀，由于干法刻蚀的特性会导致沟槽侧壁和剩下二氧化硅的硅损伤。所以现有的工艺方法都是通过湿法刻蚀。现有方法如下：在晶圆表面涂布一层光刻胶，通过光刻和显影工艺将需要刻蚀的部分裸露出来，并利用光刻胶保护工艺需要的区域，然后经过湿刻工艺BOE溶液（氟化铵与氢氟酸的混合液），去除硅片表面和沟槽里面需要除去的二氧化硅，最后去除光刻胶并对硅片进行清洗。
在实际中，这种工艺方法存在很大的缺陷，由于硅片表面二氧化硅薄膜的亲水性作用导致光刻胶和保护部位的粘合度不够紧密，而在湿法刻蚀的时候由于BOE溶液在容器内部会不停的打循以保证溶液温度、浓度的均匀性，这就导致晶圆在浸泡刻蚀的过程中会受到一定的冲刷，进而产生“浮胶”现象，BOE就会沿着光刻胶与硅之间的缝隙渗透进去把需要保护区域的二氧化硅刻蚀，使器件失效。
因此，如何改进湿法刻蚀工艺，以改善因光阻漂浮导致被保护区域被钻蚀的问题，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制作方法，用于解决现有湿法刻蚀工艺中容易因光阻漂浮导致被保护区域被钻蚀，从而影响器件质量的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：
提供一半导体层，所述半导体层包括位于顶层的硅层，所述硅层中设有第一沟槽，所述第一沟槽中设有二氧化硅填充层；
形成多晶硅保护层于所述半导体层的预设区域表面，所述多晶硅保护层未遮盖所述第一沟槽；
对所述半导体层进行湿法刻蚀以减薄所述二氧化硅填充层；
氧化所述多晶硅保护层以得到二氧化硅牺牲层；
去除所述二氧化硅牺牲层。
可选地，所述半导体层还包括氧化硅共形层及第一多晶硅层，所述氧化硅共形层覆盖所述第一沟槽的内壁，所述第一多晶硅层填充于所述第一沟槽中，所述第一沟槽内的所述第一多晶硅层位于所述二氧化硅填充层下方。
可选地，所述硅层中还设有与所述第一沟槽间隔设置的第二沟槽，所述多晶硅保护层遮盖所述第二沟槽，所述氧化硅共形层还覆盖所述第二沟槽的内壁，所述第一多晶硅层还填充于所述第二沟槽中。
可选地，所述形成多晶硅保护层于所述半导体层的预设区域表面包括：
形成多晶硅层于所述半导体层表面；
形成光刻胶层于所述多晶硅层表面，并图形化所述光刻胶层以显露所述多晶硅层的部分表面；
以所述光刻胶层为掩膜干法刻蚀所述多晶硅层以去除所述多晶硅层未被所述光刻胶层遮盖的区域，所述多晶硅层被所述光刻胶层遮盖的区域被保留作为所述多晶硅保护层。
可选地，所述多晶硅保护层选用非掺杂多晶硅。
可选地，所述多晶硅保护层的厚度范围是50-500埃。
可选地，所述对所述半导体层进行湿法刻蚀采用的蚀刻液包括氢氟酸溶液及BOE溶液中的至少一种。
可选地，去除所述二氧化硅牺牲层的方法包括湿法刻蚀。
可选地，对所述二氧化硅牺牲层的湿法刻蚀采用的蚀刻液包括氢氟酸溶液。
可选地，去除所述二氧化硅牺牲层之后，还包括形成第二多晶硅层于所述第一沟槽中的步骤，所述第二多晶硅层位于减薄后的所述二氧化硅填充层上方。
如上所述，本发明的半导体结构的制作方法采用多晶硅保护层代替光阻作为阻挡层，由于蚀刻液与多晶硅不会产生反应，且多晶硅与硅层为同源物质，可以很好地粘合在一起，不会有缝隙存在，所以多晶硅保护层作为阻挡层可以完美地挡住不需要被刻蚀的部分，蚀刻液不会从侧面渗透进去使原本不需要被刻蚀的二氧化硅被蚀刻掉而造成器件质量出现问题。此外，相对于直接去除多晶硅保护层的方案，本发明将多晶硅保护层氧化后再去除的方案可以很好地避免产生颗粒或其它缺陷而影响机台。也就是说，本发明可以很好地解决蚀刻液的渗透侧掏问题以及引入颗粒等缺陷的问题。
附图说明
图1显示为一种利用光刻胶保护硅层所需区域的示意图。
图2显示为硅层被保护区域中的二氧化硅层被蚀刻液侵蚀的示意图。
图3显示为本发明的半导体结构的制作方法的工艺流程图。
图4显示为本发明的半导体结构的制作方法提供的半导体层的结构示意图。
图5显示为本发明的半导体结构的制作方法形成多晶硅层于所述半导体层表面的示意图。
图6显示为本发明的半导体结构的制作方法形成光刻胶层于所述多晶硅层表面并图形化的示意图。
图7显示为本发明的半导体结构的制作方法以所述光刻胶层为掩膜刻蚀所述多晶硅层的示意图。
图8显示为本发明的半导体结构的制作方法去除所述光刻胶层的示意图。
图9显示为本发明的半导体结构的制作方法对所述半导体层进行湿法刻蚀的示意图。
图10显示为本发明的半导体结构的制作方法氧化所述多晶硅保护层以得到二氧化硅牺牲层的示意图。
图11显示为本发明的半导体结构的制作方法去除所述二氧化硅牺牲层的示意图。
元件标号说明：101硅层，102a、102b二氧化硅层，103光刻胶，104湿刻槽，105蚀刻液，S1~S5步骤，201硅层，202第一沟槽，202a第二沟槽，203二氧化硅填充层，204氧化硅共形层，205第一多晶硅层，206多晶硅保护层，207光刻胶层，208二氧化硅牺牲层，209第二多晶硅层。
具体实施方式
如图1所示，为利用光刻胶103保护硅层101所需区域的示意图，其中，所述硅层101未被保护区域中的二氧化硅层102a被显露出来。如图2所示，为因“浮胶”产生使得所述硅层101被保护区域中的二氧化硅层102b被湿刻槽104中的蚀刻液105侵蚀的示意图。
产生“浮胶”的原因是：硅层在空气中极易氧化，在表面形成一个单原子的SiO2层。该SiO2膜层是亲水性的，空气中的水分随之吸附在衬底表面，这样硅表面就有了亲水性的羟基（-OH）。而光刻胶是疏水性的，这就造成了光刻胶和硅片的粘附性很差。一种改善方法是在后续的涂胶工艺之前进行表面疏水性处理，例如利用六甲基二硅胺烷(Si(CH3)3)NHSi与亲水性的二氧化硅在高温下（约120℃）形成键合，把H2O置换出来。六甲基二硅胺烷中的疏水基可以很好地与光刻胶结合，起着偶联剂的作用，将硅表面由亲水变成疏水。
但是，在硅片制程中需要通过高温退火工艺来修复硅表面的损伤，在高温退火过程中会通入少量的氧气使硅和氧气反应生成一层薄薄的二氧化硅，且经过高温退火后，二氧化硅表面会更加干燥，本身SiO2是亲水性的膜，经过这一系列变化会使得其更加容易吸附空气中的水分子，从而使光刻胶与硅片之间的粘附性变弱，导致显影之后光刻胶覆盖的边缘处粘附力减弱，致使亲水性的刻蚀液容易渗透到光刻胶覆盖的边缘下面，造成光阻漂浮导致需要保护的二氧化硅材料被刻蚀。
因此，本发明提供新的方法来改善湿法刻蚀中因光阻漂浮导致被保护的区域被钻蚀的问题。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图3，显示为本发明的半导体结构的制作方法的工艺流程图，包括以下步骤：
S1：提供一半导体层，所述半导体层包括位于顶层的硅层，所述硅层中设有第一沟槽，所述第一沟槽中设有二氧化硅填充层；
S2：形成多晶硅保护层于所述半导体层的预设区域表面，所述多晶硅保护层未遮盖所述第一沟槽；
S3：对所述半导体层进行湿法刻蚀以减薄所述二氧化硅填充层；
S4：氧化所述多晶硅保护层以得到二氧化硅牺牲层；
S5：去除所述二氧化硅牺牲层。
首先请参阅图4，执行所述步骤S1：提供一半导体层，所述半导体层包括位于顶层的硅层201，所述硅层201中设有第一沟槽202，所述第一沟槽202中设有二氧化硅填充层203。
作为示例，对于一种功率器件，所述半导体层还包括氧化硅共形层204及第一多晶硅层205，所述氧化硅共形层204覆盖所述第一沟槽202的内壁，所述第一多晶硅层205填充于所述第一沟槽202中，所述第一沟槽202内的所述第一多晶硅层205位于所述二氧化硅填充层203下方。
作为示例，所述硅层201中还设有与所述第一沟槽202间隔设置的第二沟槽202a，所述氧化硅共形层204还覆盖所述第二沟槽202a的内壁，所述第一多晶硅层205还填充于所述第二沟槽202a中。本实施例中，所述第一沟槽202位于功率器件的单元区，所述第二沟槽202a位于功率器件的第一多晶硅层引出区。
作为示例，所述半导体层的形成包括以下步骤：
（1）刻蚀所述硅层201以得到所述第一沟槽202及所述第二沟槽202a；
（2）依次沉积所述氧化硅共形层204及所述第一多晶硅层205，并去除所述第一多晶硅层205位于沟槽外的部分；
（3）形成氮化硅硬掩膜层；
（4）形成光刻胶层于所述氮化硅硬掩膜层上，并通过光刻、刻蚀工艺形成硬掩膜开口，所述硬掩膜开口显露所述第一沟槽202所在区域；
（5）将所述第一沟槽202内的所述第一多晶硅层205回刻至预定深度；
（6）去除所述氮化硅硬掩膜层上的光刻胶层；
（7）采用高密度等离子体（HDP）化学气相淀积法沉积二氧化硅层以得到所述二氧化硅填充层203；
（8）对沉积的二氧化硅层进行平坦化，并去除所述氮化硅层硬掩膜和所述硅层201上表面的氧化硅层。
再请参阅图5至图8，执行所述步骤S2：形成多晶硅保护层206于所述半导体层的预设区域表面，所述多晶硅保护层206未遮盖所述第一沟槽202。
本实施例中，所述多晶硅保护层遮盖所述第二沟槽202a。
具体的，如图5所示，于加热腔体例如炉管内，采用化学气相沉积法、物理气相沉积法或其它合适的方法形成多晶硅保护层206于所述半导体层表面。
如图6所示，于光刻设备内，采用旋涂或其它合适的方法形成光刻胶层207于所述多晶硅保护层206表面，并采用曝光、显影等光刻工艺图形化所述光刻胶层207以显露所述多晶硅保护层206的部分表面。
作为示例，显影后暴露的区域为功率器件的单元（Cell）区域。在其它实施例中，被显露的区域可以根据需要进行调整。
如图7所示，以所述光刻胶层207为掩膜，干法刻蚀所述多晶硅保护层206以去除所述多晶硅保护层206未被所述光刻胶层207遮盖的区域，所述多晶硅保护层206被所述光刻胶层207遮盖的区域被保留下来以保护其下方的结构。
如图8所示，去除所述光刻胶层207。
作为示例，所述多晶硅保护层206优选采用非掺杂多晶硅，以避免引入不必要的杂质。
作为示例，所述多晶硅保护层206的厚度范围是50-500埃，例如100埃。
再请参阅图9，执行所述步骤S3：对所述半导体层进行湿法刻蚀以减薄所述二氧化硅填充层203。
作为示例，所述对所述半导体层进行湿法刻蚀采用的蚀刻液包括氢氟酸溶液及BOE溶液中的至少一种。由于BOE等蚀刻液与所述多晶硅保护层206是不会产生反应的，且所述多晶硅保护层206与所述硅层201的硅为同源物质，可以很好的粘合在一起而不会有缝隙存在，所以所述多晶硅保护层206作为阻挡层可以完美的挡住不需要被刻蚀的部分，蚀刻液不会从侧面渗透进去使原本不需要被刻蚀的二氧化硅被蚀刻掉而造成器件质量出现问题。
再请参阅图10，执行所述步骤S4：在加热腔体（例如炉管）中氧化所述多晶硅保护层206以得到二氧化硅牺牲层208。
再请参阅图11，执行所述步骤S5：去除所述二氧化硅牺牲层208。
作为示例，采用湿法刻蚀去除所述二氧化硅牺牲层208，对所述二氧化硅牺牲层208的湿法刻蚀采用的蚀刻液包括氢氟酸溶液。相较于其它去除多晶硅的方法，氢氟酸对于二氧化硅的去除反应生成可溶性的H2SiF6，H2SiF6易溶于水形成溶液，可以很好地避免产生颗粒或其它缺陷而影响机台。
作为示例，去除所述二氧化硅牺牲层208之后，可进一步形成第二多晶硅层209于所述第一沟槽202中，所述第二多晶硅层209堆叠于减薄后的所述二氧化硅填充层203上方。
至此，制作得到一种半导体结构，扫描电镜检测结果显示所要刻蚀区域和所需保护区域的交界处数据正常，失效分析结果显示数据正常，颗粒缺陷检测结果显示引入的颗粒数量大幅下降，最高可下降95%以上。
综上所述，本发明的半导体结构的制作方法采用多晶硅保护层代替光阻作为阻挡层，由于蚀刻液与多晶硅不会产生反应，且多晶硅与硅层为同源物质，可以很好地粘合在一起，不会有缝隙存在，所以多晶硅保护层作为阻挡层可以完美地挡住不需要被刻蚀的部分，蚀刻液不会从侧面渗透进去使原本不需要被刻蚀的二氧化硅被蚀刻掉而造成器件质量出现问题。此外，相对于直接去除多晶硅保护层的方案，本发明将多晶硅保护层氧化后再去除的方案可以很好地避免产生颗粒或其它缺陷而影响机台。也就是说，本发明可以很好地解决蚀刻液的渗透侧掏问题以及引入颗粒等缺陷的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供一半导体层，所述半导体层包括位于顶层的硅层，所述硅层中设有第一沟槽，所述第一沟槽中设有二氧化硅填充层；
形成多晶硅层于所述半导体层表面；
形成光刻胶层于所述多晶硅层表面，并图形化所述光刻胶层以显露所述多晶硅层的部分表面；
以所述光刻胶层为掩膜干法刻蚀所述多晶硅层以去除所述多晶硅层未被所述光刻胶层遮盖的区域，所述多晶硅层被所述光刻胶层遮盖的区域被保留作为多晶硅保护层，所述多晶硅保护层未遮盖所述第一沟槽；
去除所述光刻胶层；
对所述半导体层进行湿法刻蚀以减薄所述二氧化硅填充层；
氧化所述多晶硅保护层以得到二氧化硅牺牲层；
去除所述二氧化硅牺牲层，去除所述二氧化硅牺牲层的方法包括湿法刻蚀，对所述二氧化硅牺牲层的湿法刻蚀采用的蚀刻液包括氢氟酸溶液。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述半导体层还包括氧化硅共形层及第一多晶硅层，所述氧化硅共形层覆盖所述第一沟槽的内壁，所述第一多晶硅层填充于所述第一沟槽中，所述第一沟槽内的所述第一多晶硅层位于所述二氧化硅填充层下方。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于：所述硅层中还设有与所述第一沟槽间隔设置的第二沟槽，所述多晶硅保护层遮盖所述第二沟槽，所述氧化硅共形层还覆盖所述第二沟槽的内壁，所述第一多晶硅层还填充于所述第二沟槽中。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述多晶硅保护层选用非掺杂多晶硅。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述多晶硅保护层的厚度范围是50-500埃。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述对所述半导体层进行湿法刻蚀采用的蚀刻液包括氢氟酸溶液及BOE溶液中的至少一种。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于：去除所述二氧化硅牺牲层之后，还包括形成第二多晶硅层于所述第一沟槽中的步骤，所述第二多晶硅层位于减薄后的所述二氧化硅填充层上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210413418.XA CN114512400B (zh) | 2022-04-20 | 2022-04-20 | 一种半导体结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210413418.XA CN114512400B (zh) | 2022-04-20 | 2022-04-20 | 一种半导体结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114512400A CN114512400A (zh) | 2022-05-17 |
| CN114512400B true CN114512400B (zh) | 2022-07-22 |
Family
ID=81555506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210413418.XA Active CN114512400B (zh) | 2022-04-20 | 2022-04-20 | 一种半导体结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114512400B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113223933A (zh) * | 2021-04-28 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 |
| CN114050109A (zh) * | 2022-01-12 | 2022-02-15 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
| CN114334661A (zh) * | 2022-03-09 | 2022-04-12 | 广州粤芯半导体技术有限公司 | 一种沟槽型双层栅功率mosfet及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013191674A (ja) * | 2012-03-13 | 2013-09-26 | Elpida Memory Inc | 半導体装置の製造方法 |
| CN104867831B (zh) * | 2014-02-20 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件结构的制作方法 |
| CN107871787B (zh) * | 2017-10-11 | 2021-10-12 | 矽力杰半导体技术(杭州)有限公司 | 一种制造沟槽mosfet的方法 |
| WO2019178765A1 (en) * | 2018-03-21 | 2019-09-26 | Texas Instruments Incorporated | Semiconductor device having polysilicon field plate for power mosfets |
| US11469313B2 (en) * | 2020-01-16 | 2022-10-11 | Ipower Semiconductor | Self-aligned trench MOSFET and IGBT structures and methods of fabrication |
-
2022
- 2022-04-20 CN CN202210413418.XA patent/CN114512400B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113223933A (zh) * | 2021-04-28 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 |
| CN114050109A (zh) * | 2022-01-12 | 2022-02-15 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
| CN114334661A (zh) * | 2022-03-09 | 2022-04-12 | 广州粤芯半导体技术有限公司 | 一种沟槽型双层栅功率mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114512400A (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753561A (en) | Method for making shallow trench isolation structure having rounded corners | |
| JP4455670B1 (ja) | 半導体基板の表面処理装置 | |
| JP3802507B2 (ja) | 半導体装置の製造方法 | |
| US20080318392A1 (en) | Shallow trench isolation structure and method for forming the same | |
| JP5424848B2 (ja) | 半導体基板の表面処理装置及び方法 | |
| JPH11265982A (ja) | 使い捨てハ―ド・マスクを使用したトレンチ型キャパシタの製造 | |
| CN106206597B (zh) | 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法 | |
| JP3743905B2 (ja) | 半導体装置の製造方法 | |
| JPH07201980A (ja) | 集積回路装置の製造方法 | |
| CN114512400B (zh) | 一种半导体结构的制作方法 | |
| JP2006216662A (ja) | 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP2003173951A (ja) | 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス | |
| KR100539257B1 (ko) | 패턴 형성을 위한 반도체 구조 및 패턴 형성 방법 | |
| KR20130008730A (ko) | 반도체 소자의 ｓｔｉ 트렌치 형성 방법 | |
| TWI298117B (en) | Method of stabilizing reticle film on reticle | |
| JP2006286775A (ja) | エッチング方法 | |
| KR100551336B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR100713343B1 (ko) | 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법 | |
| KR100382549B1 (ko) | 반도체 소자의 제조방법 | |
| CN110534412A (zh) | 避免磷掺杂多晶硅缺陷的方法及存储器单元的制造方法 | |
| KR20040006424A (ko) | 반도체 소자의 제조 방법 | |
| JP5674304B2 (ja) | Ｓｏｉウェハの製造方法 | |
| KR20070069891A (ko) | 웨이퍼 에지의 드롭 파티클 감소 방법 | |
| JP2009260128A (ja) | 半導体装置の製造方法 | |
| KR20090106010A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |