CN114050109A - 屏蔽栅沟槽功率器件的制造方法 - Google Patents

屏蔽栅沟槽功率器件的制造方法 Download PDF

Info

Publication number
CN114050109A
CN114050109A CN202210029445.7A CN202210029445A CN114050109A CN 114050109 A CN114050109 A CN 114050109A CN 202210029445 A CN202210029445 A CN 202210029445A CN 114050109 A CN114050109 A CN 114050109A
Authority
CN
China
Prior art keywords
layer
trench
gate
oxide layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210029445.7A
Other languages
English (en)
Other versions
CN114050109B (zh
Inventor
龙思阳
朱红波
唐斌
欧志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210029445.7A priority Critical patent/CN114050109B/zh
Publication of CN114050109A publication Critical patent/CN114050109A/zh
Application granted granted Critical
Publication of CN114050109B publication Critical patent/CN114050109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种屏蔽栅沟槽功率器件的制造方法，在对第二沟槽中的第二氧化层进行湿法刻蚀之前，先形成图形化的阻挡层以覆盖衬底和第一沟槽中的第一氧化层，所述图形化的阻挡层的材质与所述第二氧化层的材质不同，故在对所述第二氧化层进行湿法刻蚀时，不会对图形化的阻挡层造成刻蚀，由此能够对湿法刻蚀的刻蚀溶液进行阻挡，从而可以防止第一沟槽中的第一氧化层被侧向侵蚀的问题。如此一来，可以有效避免电极连接栅与栅极之间出现短路现象，保证了器件的性能。

Description

屏蔽栅沟槽功率器件的制造方法
技术领域
本发明涉及半导体器件制造领域，特别涉及一种屏蔽栅沟槽功率器件的制造方法。
背景技术
屏蔽栅沟槽功率器件（Shield Gate Trench Mosfet, SGT），由于其具有较低的栅漏电容Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽沟槽功率器件中，通过在栅极的下方设置屏蔽栅，从而可以大幅降低栅漏电容，并且屏蔽栅沟槽功率器件的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。
请参考图1a至图1d，现有的一种屏蔽栅沟槽功率器件的制造方法包括以下步骤：第一步骤，具体参考图1a所示，提供一衬底10，所述衬底10包括栅极连接区10a和器件单元区10b，所述栅极连接区10a中形成有第一沟槽11a,器件单元区10b中形成有第二沟槽11b。
第二步骤，如图1a和图1b所示，在所述第一沟槽11a和第二沟槽11b中形成第一氧化层20，并在第一沟槽11a中形成电极连接栅31，以及在所述第二沟槽11b中形成屏蔽栅32。
第三步骤，具体参考图1c所示，在第二沟槽11b中填充第二氧化层40。
第四步骤，具体参考图1d所示，湿法刻蚀所述第二沟槽11b中的所述第二氧化层40，以去除部分厚度的第二氧化层40。具体而言，如图1c所示，在湿法刻蚀第二氧化层40之前，通常需要形成一图形化的光刻胶层50，以利用所述图形化的光刻胶层50覆盖第一沟槽11a中的电极连接栅31。以及在湿法刻蚀第二氧化层40时，以所述图形化的光刻胶层50为掩膜进行湿法刻蚀。
然而，虽然第一沟槽11a的上方遮盖有图形化的光刻胶层50，但湿法刻蚀为各向同性刻蚀，故在刻蚀第二氧化层40时，刻蚀溶液仍然会通过图形化的光刻胶层50的侧边侧向侵蚀第一沟槽11a中的第一氧化层20，即会产生钻蚀，从而会在电极连接栅31和第一沟槽11a的侧壁之间形成有孔洞20a（如图1d所示），所述孔洞20a相应的暴露出第一沟槽11a中的电极连接栅31。在后续工艺中，在第二沟槽11b内沉积栅极时，栅极的导电材料也会相应的沉积在所述孔洞20a内，并且填充在所述孔洞中的导电材料会与所述第一沟槽11a中的所述电极连接栅31电性连接，此时，通过孔洞20a中的导电材料相应的会导致电极连接栅31和栅极短接。
发明内容
本发明的目的在于提供一种屏蔽栅沟槽功率器件的制造方法，以解决因湿法刻蚀侧向侵蚀至第一氧化层而导致的电极连接栅与栅极之间的短路问题。
为解决上述技术问题，本发明提供一种屏蔽栅沟槽功率器件的制造方法，所述屏蔽栅沟槽功率器件的制造方法包括：提供衬底，所述衬底包括栅极连接区和器件单元区，所述栅极连接区中形成有第一沟槽，所述器件单元区中形成有第二沟槽，且所述第一沟槽与所述第二沟槽的内表面上形成有第一氧化层；在所述第一沟槽中形成电极连接栅，在所述第二沟槽中形成屏蔽栅，所述电极连接栅的顶表面和所述屏蔽栅的顶表面均低于所述衬底的顶表面；在所述第二沟槽中形成第二氧化层，所述第二氧化层覆盖所述屏蔽栅并填满所述第二沟槽；依次形成图形化的阻挡层和图形化的光刻胶层，所述图形化的阻挡层的材质与所述第二氧化层的材质不同，所述图形化的阻挡层覆盖所述衬底、所述电极连接栅和所述第一沟槽中的第一氧化层，并暴露出所述第二沟槽中的第二氧化层和第一氧化层，所述图形化的光刻胶层覆盖所述图形化的阻挡层；以所述图形化的阻挡层和所述图形化的光刻胶层为掩膜，通过湿法刻蚀工艺去除所述第二沟槽中的部分厚度的第二氧化层和部分厚度的第一氧化层，以在所述第二沟槽中形成第三沟槽；以及，在所述第三沟槽中形成栅极，所述栅极填满所述第三沟槽。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，在所述器件单元区中形成第一沟槽，以及在所述栅极连接区中形成第二沟槽的方法包括：在所述衬底上形成图形化的掩膜层，所述图形化的掩膜层中具有第一开口和第二开口，所述第一开口暴露出部分所述栅极连接区，所述第二开口暴露出部分所述器件单元区；以所述图形化的掩膜层为掩膜，通过干法刻蚀工艺刻蚀所述第一开口暴露的栅极连接区以形成第一沟槽，并刻蚀所述第二开口暴露的器件单元区以形成第二沟槽；以及，去除所述图形化的掩膜层。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，在所述第一沟槽中形成电极连接栅，在所述第二沟槽中形成屏蔽栅的方法包括：通过低压化学气相沉积工艺形成第一多晶硅层，所述第一多晶硅层填充所述第一沟槽和所述第二沟槽并延伸覆盖所述衬底；通过干法刻蚀工艺刻蚀所述第一多晶硅层，以去除所述衬底上的所述第一多晶硅层，并使所述第一沟槽和所述第二沟槽中的第一多晶硅层的顶表面低于所述衬底的顶表面；形成图形化的保护层，所述图形化的保护层覆盖所述第一沟槽中的第一多晶硅层，并暴露出所述第二沟槽中的第一多晶硅层；以及，以所述图形化的保护层为掩膜，通过回刻蚀工艺对所述第二沟槽中的第一多晶硅层进行回刻蚀，以去除所述第二沟槽中部分厚度的所述第一多晶硅层，利用所述第二沟槽中剩余的第一多晶硅层形成屏蔽栅，利用所述第一沟槽中剩余的第一多晶硅层形成所述电极连接栅，所述电极连接栅与所述屏蔽栅电连接；以及，去除所述图形化的保护层。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，在形成所述第二氧化层时，还在第一沟槽中形成第三氧化层，所述第三氧化层覆盖所述电极连接栅并填满所述第一沟槽，所述第三氧化层的顶表面与所述第二氧化层的顶表面平齐，且所述第三氧化层的厚度小于所述第二氧化层的厚度；以及，所述图形化的阻挡层还覆盖所述第三氧化层。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，所述图形化的阻挡层的材质为多晶硅，所述图形化的阻挡层和所述图形化的光刻胶层的形成方法包括：通过化学气相沉积工艺形成阻挡层，所述阻挡层覆盖所述衬底、所述二氧化层、所述第三氧化层和所述第一氧化层；在所述阻挡层上形成所述图形化的光刻胶层，所述图形化的光刻胶层具有对准所述第二沟槽的光刻胶开口；以及，以所述图形化的光刻胶层为掩膜，刻蚀所述阻挡层以形成所述图形化的阻挡层，所述图形化的阻挡层暴露出所述第二沟槽中的第二氧化层以及第一氧化层。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，所述图形化的阻挡层的材质为单晶硅，所述图形化的阻挡层的形成方法包括：通过外延生长工艺形成阻挡材料层，所述阻挡材料层覆盖所述衬底、所述第二氧化层、所述第三氧化层和所述第一氧化层，所述阻挡材料层中覆盖所述衬底的部分的材质为单晶硅，所述阻挡材料层中覆盖所述第二氧化层、所述第三氧化层和所述第一氧化层的部分的材质为多晶硅；对所述阻挡材料层执行热退火工艺，以使所述阻挡材料层中的多晶硅转变为单晶硅而形成阻挡层；在所述阻挡层上形成所述图形化的光刻胶层，所述图形化的光刻胶层具有对准所述第二沟槽的光刻胶开口；以及，以所述图形化的光刻胶层为掩膜，刻蚀所述阻挡层以形成所述图形化的阻挡层，所述图形化的阻挡层暴露出所述第二沟槽中的第二氧化层的第一氧化层。
可选择，在所述的屏蔽栅沟槽功率器件的制造方法中，在通过湿法刻蚀工艺去除所述第二沟槽中暴露的所述第一氧化层之后，在所述第三沟槽中形成栅极之前，还包括：通过灰化工艺或湿法刻蚀工艺去除所述图形化的光刻胶层，以及通过湿法刻蚀工艺去除所述图形化的阻挡层。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，在通过湿法刻蚀工艺去除所述图形化的阻挡层时，采用的湿法刻蚀溶液包括硝酸和氢氟酸。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，在去除所述图形化的光刻胶层和所述图形化的阻挡层之后，在所述第三沟槽中形成栅极之前，还包括通过热氧化工艺形成栅氧化层，所述栅氧化层覆盖所述第三沟槽的侧壁。
可选的，在所述的屏蔽栅沟槽功率器件的制造方法中，在所述第三沟槽中形成栅极的方法包括：形成第二多晶硅层，所述第二多晶硅层至少填满所述第三沟槽；以及，通过化学机械抛光工艺对所述第二多晶硅层的顶表面进行平坦化，直至暴露出所述第三沟槽外围的衬底表面，和/或，对所述第二多晶硅层进行回刻蚀直至预定厚度，以形成所述栅极。
在本发明提供的屏蔽栅沟槽功率器件的制造方法中，在对第二沟槽中的第二氧化层进行湿法刻蚀之前，先形成图形化的阻挡层以覆盖衬底和第一沟槽中的第一氧化层，所述图形化的阻挡层的材质与所述第二氧化层的材质不同，故在对第二沟槽中的第二氧化层进行湿法刻蚀时，不会对图形化的阻挡层造成刻蚀，由此能够对湿法刻蚀的溶液进行阻挡，从而可以防止第一沟槽中的第一氧化层被侧向侵蚀的问题。如此一来，可以有效避免第一沟槽中的电极连接栅与第二沟槽中的栅极之间出现短路现象，保证了器件的性能。
附图说明
图1a~1d是现有技术的屏蔽栅沟槽功率器件在其制造过程中形成的结构示意图。
图2是本发明实施例的屏蔽栅沟槽功率器件的制造方法的流程示意图。
图3a~图3b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第一沟槽和第二沟槽的结构示意图。
图3c是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第一氧化层的结构示意图。
图4a~图4c是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成屏蔽栅和电极连接栅的结构示意图。
图5a~图5b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第二氧化层和第三氧化层的结构示意图。
图6a~图6b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成图形化的阻挡层和图形化的光刻胶层的结构示意图。
图7a是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第三沟槽的结构示意图。
图7b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中去除图形化的阻挡层和图形化的光刻胶层的结构示意图。
图8a~8b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成的栅极结构示意图。
其中，附图标记说明如下：10-衬底；11a-第一沟槽；11b-第二沟槽；20-第一氧化层；20a-孔洞；31-电极连接栅；32-屏蔽栅；40-第二氧化层；50-图形化的光刻胶层；100-衬底；100a-栅极连接区；100b-器件单元区；101-第一沟槽；102-第二沟槽；110-图形化的掩膜层；110a-第一开口；110b-第二开口；111-图形化的第一氧化硅层；112-图形化的氮化硅层；113-图形化的第二氧化硅层；120-第一氧化层；130-第一多晶硅层；130a-电极连接栅；130b-屏蔽栅；140-氧化材料层；140a-第二氧化层；140b-第三氧化层；150-阻挡层；150a-图形化的阻挡层；160-图形化的光刻胶层；160a-光刻胶开口；170-第三沟槽；180-栅氧化层；190-第二多晶硅层；190a-栅极。
具体实施方式
以下结合附图和具体实施例对本发明提出的屏蔽栅沟槽功率器件的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本发明实施例的屏蔽栅沟槽功率器件的制造方法的流程示意图。如图2所示，本实施例提供的屏蔽栅沟槽功率器件的制造方法包括如下步骤：步骤S1：提供衬底，所述衬底包括栅极连接区和器件单元区，所述栅极连接区中形成有第一沟槽，所述器件单元区中形成有第二沟槽，且所述第一沟槽与所述第二沟槽的内表面上形成有第一氧化层；步骤S2：在所述第一沟槽中形成电极连接栅，在所述第二沟槽中形成屏蔽栅，所述电极连接栅的顶表面和所述屏蔽栅的顶表面均低于所述衬底的顶表面；步骤S3：在所述第二沟槽中形成第二氧化层，所述第二氧化层覆盖所述屏蔽栅并填满所述第二沟槽；步骤S4：依次形成图形化的阻挡层和图形化的光刻胶层，所述图形化的阻挡层的材质与所述第二氧化层的材质不同，所述图形化的阻挡层覆盖所述衬底、所述电极连接栅和所述第一沟槽中的第一氧化层，并暴露出所述第二沟槽中的第二氧化层和第一氧化层，所述图形化的光刻胶层覆盖所述图形化的阻挡层；步骤S5：以所述图形化的阻挡层和所述图形化的光刻胶层为掩膜，通过湿法刻蚀工艺去除所述第二沟槽中的部分厚度的第二氧化层和部分厚度的第一氧化层，以在所述第二沟槽中形成第三沟槽；以及，步骤S6：在所述第三沟槽中形成栅极，所述栅极填满所述第三沟槽。
图3a~图3b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第一沟槽和第二沟槽的结构示意图。图3c是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第一氧化层的结构示意图。图4a~图4c是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成屏蔽栅和电极连接栅的结构示意图。图5a~图5b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第二氧化层和第三氧化层的结构示意图。图6a~图6b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成图形化的阻挡层和图形化的光刻胶层的结构示意图。图7a是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成第三沟槽的结构示意图。图7b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中去除图形化的阻挡层和图形化的光刻胶层的结构示意图。图8a~8b是本发明实施例的屏蔽栅沟槽功率器件的制造方法中形成的栅极结构示意图。下文将结合附图3a~图8b对发明所提供的屏蔽栅沟槽功率器件的制造方法进行更详细的说明。
在步骤S1中，参考图3a~图3c所示，提供衬底100，所述衬底100可以为硅衬底，衬底100包括栅极连接区100a和器件单元区100b，所述栅极连接区100a中形成有第一沟槽101，所述器件单元区100b中形成有第二沟槽102，且第一沟槽101与第二沟槽102的内表面上形成有第一氧化层120。
其中，第一沟槽101用于容纳电极连接栅130a；第二沟槽102用于容纳屏蔽栅130b和栅极190a。可以理解的是，第一沟槽101和第二沟槽102之间的交界处对应于器件单元区100b和栅极连接区100a之间的交界处。基于此，在后续形成屏蔽栅130b和电极连接栅130a时，则位于器件单元区100b的屏蔽栅130b相应的和位于栅极连接区100a的电极连接栅130a电连接，从而可以通过栅极连接区100a中的电极连接栅130a实现器件单元区100b的屏蔽栅130b的电性传输。
本实施例中，在栅极连接区100a中形成第一沟槽101，以及在器件单元区100b中形成第二沟槽102的方法包括：首先，如图3a所示，在衬底100上依次形成图形化的掩膜层110，图形化的掩膜层110中具有第一开口110a和第二开口110b，第一开口110a暴露出部分栅极连接区100a，第二开口110b暴露出部分器件单元区100b。
图形化的掩膜层110的形成方法包括：在衬底100上形成掩膜层（未图示），掩膜层包括自下而上依次层叠的第一氧化硅层、氮化硅层和第二氧化硅层，第一氧化硅层和第二氧化硅层的形成工艺不同，第一氧化硅层例如可通过热氧化工艺形成，第二氧化硅层例如可通过正硅酸乙酯(TEOS)低压气相沉积(LPCVD)工艺形成。然后，如图3a所示，对掩膜层进行刻蚀以形成图形化的掩膜层110，图形化的第一掩膜层包括图形化的第一氧化硅层111、图形化的氮化硅层112和图形化的第二氧化硅层113。
接着，如图3b所示，以图形化的掩膜层110为掩膜，通过干法刻蚀工艺刻蚀第一开口110a暴露的栅极连接区100a以形成第一沟槽101，并刻蚀第二开口110b暴露的器件单元区100b以形成第二沟槽102。在形成第一沟槽101和第二沟槽102之后，可以先保留所述图形化的掩膜层110，以在后续对氧化材料层进行平坦化的步骤中将所述图形化的掩膜层110一起去除，可以节省工艺步骤。
之后，如图3c所示，在第一沟槽101和第二沟槽102的内表面上形成第一氧化层120，即第一氧化层120覆盖第一沟槽101和第二沟槽102的侧壁和底壁，此外，第一氧化层120还覆盖图形化的掩膜层110。本实施例中，第一氧化层120的材料例如可以为氧化硅（SiO2），第一氧化层120可以通过热氧化工艺形成，或者通过热氧化工艺加化学气相沉积工艺（CVD）的方式形成。
需说明的是，第一氧化层120的厚度可以根据所形成的屏蔽栅沟槽功率器件的耐压性能对应调整，此处不做具体限制。例如，当所形成的屏蔽栅沟槽功率器件为高压器件时，则可以形成厚度较大的第一氧化层(例如，第一氧化层120的厚度尺寸大于等于2500埃，例如2600埃、2700埃或者3500埃等)，以实现高压器件的耐压性能；或者，当所形成的屏蔽栅沟槽功率器件为低压器件时，则可以形成厚度较小的第一氧化层120(例如，第一氧化层120的厚度尺寸大于等于800埃，例如800埃、900埃或者1000埃等)。
在步骤S2中，具体参考图4a~图4c所示，在第一沟槽101中形成电极连接栅130a，在第二沟槽102中形成屏蔽栅130b，即在第一沟槽101中的第一氧化层120上形成电极连接栅130a，以及在第二沟槽102中的第一氧化层120上形成屏蔽栅130b。屏蔽栅130b与电极连接栅130a电连接，从而可以利用栅极连接区100a的电极连接栅130a实现器件单元区100b的屏蔽栅130b的电性传输。
本实施例中，电极连接栅130a的顶表面和屏蔽栅130b的顶表面均低于衬底100的顶表面，屏蔽栅130b的顶表面低于电极连接栅130a的顶表面。如此一来，后续在第二沟槽102中形成第二氧化层140a时，还能够在栅极连接区100a的第一沟槽101中形成第三氧化层140b，第三氧化层140b可与第一氧化层120配合，从而保护电极连接栅130a，可以并可避免电极连接栅130a和第一沟槽101侧壁之间的第一氧化层120被刻蚀损伤，从而避免出现漏电的问题。
本实施例中，屏蔽栅130b和电极连接栅130a的形成方法包括：第一步骤，如图4a所示，通过低压化学气相沉积工艺形成第一多晶硅层130，所述第一多晶硅层130填充第一沟槽101和第二沟槽102，并延伸覆盖所述衬底100。
第二步骤，如图4b所示，通过干法刻蚀工艺刻蚀所述第一多晶硅层130，以去除所述衬底100上的所述第一多晶硅130，并使第一沟槽101和第二沟槽102中的第一多晶硅层130的顶表面低于衬底100的顶表面。以及通过原位掺杂工艺对第一多晶硅层130进行掺杂。在完成原位掺杂工艺之后，第一多晶硅层130中具有N型离子掺杂或者P型离子掺杂，以使第一多晶硅层130具有电性传输性能。其中，N型离子例如是磷、砷、锑、锗等中的至少一种，P型离子例如是硼或铟等。
第三步骤，形成图形化的保护层（未图示），所述图形化的保护层覆盖所述第一沟槽101中的第一多晶硅层130，并暴露出所述第二沟槽102中的第一多晶硅层130，其中，所述图形化的保护层可以为图形化的光刻胶层，其用于保护第一沟槽101中的第一多晶硅层130。
第四步骤，如图4c所示，以所述图形化的保护层为掩膜，通过回刻蚀工艺（例如干法刻蚀）对第二沟槽102中的第一多晶硅层130进行回刻蚀，以去除所述第二沟槽102中部分厚度的第一多晶硅层130，从而进一步降低第二沟槽102中的第一多晶硅层130的高度，利用第二沟槽102中剩余的第一多晶硅层130形成屏蔽栅130b。利用第一沟槽101中剩余的第一多晶硅层130形成所述电极连接栅130a，所述电极连接栅130a与所述屏蔽栅130b电连接。所述电极连接栅130a顶表面高于屏蔽栅130b的顶表面，即本实施例中，电极连接栅130a的顶表面与屏蔽栅130b的顶表面为非齐平设置。
第五步骤，去除所述图形化的保护层，以暴露出所述第一沟槽101中的电极连接栅130a，其中，可以采用灰化工艺去除所述图形化的保护层。
在步骤S3中，参考图5a和图5b所示，在第二沟槽102中形成第二氧化层140a，第二氧化层140a覆盖屏蔽栅130b并填满第二沟槽102。此外，在形成第二氧化层140a时，还在第一沟槽101中形成第三氧化层140b，第三氧化层140b覆盖电极连接栅130a并填满第三沟槽170。
其中，如图5b所示，第三氧化层140b的顶表面与第二氧化层140a的顶表面平齐，如此一来，在后续的湿法刻蚀中，可通过第三氧化层140b保护第一沟槽101中的电极连接栅130a。由于，屏蔽栅130b的顶表面低于电极连接栅130a的顶表面，故在第三氧化层140b的顶表面与第二氧化层140a的顶表面平齐的前提下，第三氧化层140b的厚度小于第二氧化层140a的厚度。
本实施例中，所述第二氧化层140a与所述第三氧化层140b的材质均为氧化硅，在第二沟槽102中形成第二氧化层140a以及在第一沟槽101中形成第三氧化层140b的方法包括：首先，如图5a所示，通过化学气相沉积工艺形成氧化材料层140，例如低压化学气相沉积工艺（LPCVD）或者常压化学气相沉积工艺（APCVD），氧化材料层140填充第一沟槽101和第二沟槽102并延伸覆盖图形化的掩膜层110。然后，如图5b所示，对氧化材料层140进行平坦化工艺，以去除氧化材料层140中位于第一沟槽101之外和位于第二沟槽102之外的部分，直至氧化材料层140的顶表面与衬底100的顶表面平齐。其中，第一沟槽101中剩余的氧化材料层140构成第三氧化层140b，第二沟槽102中剩余的氧化材料层140构成第二氧化层140a。
在对氧化材料层140进行平坦化工艺时，平坦化工艺可以为化学机械研磨工艺和/或干法刻蚀工艺。由于，在进行平坦化的过程中，屏蔽栅130b和电极连接栅130a的顶表面均低于衬底100的顶表面，故电极连接栅130a上始终覆盖有氧化材料层140，进而使包覆电极连接栅130a的第一氧化层120并不会在氧化材料层140中暴露出，从而可有效避免第一沟槽101的侧壁上的第一氧化层120的刻蚀损伤，防止电极连接栅130a和第一沟槽101侧壁之间形成有孔洞。
本实施例中，可以利用同一工艺步骤同时刻蚀氧化材料层140，以形成第二氧化层140a和第三氧化层140b，此时即可以省略一道光罩(例如，不需要对栅极连接区100a的第一沟槽101进行遮盖)，进一步实现工艺简化和节省成本。
此外，如图5b所示，本实施例中，在对氧化材料层140进行平坦化工艺的过程中，还可以进一步去除衬底100上的第一氧化层120（即第一氧化层120中位于第一沟槽101外和第二沟槽102外的部分）及图形化的掩膜层110，暴露出衬底100。
在步骤S4中，参考图6a和图6b所示，依次形成图形化的阻挡层150a和图形化的光刻胶层160，图形化的阻挡层150a的材质与第二氧化层140a的材质不同，图形化的阻挡层150a覆盖衬底100、屏蔽栅130b和第一沟槽101中的第一氧化层120，并暴露出所述第二沟槽102中的第二氧化层140a和第一氧化层120，所述图形化的光刻胶层160覆盖图形化的阻挡层150a。
优选的方案中，图形化的阻挡层150a的材质可以为非掺杂的多晶硅，好处在于，多晶硅与衬底100中的硅具有部分相同的材质，有利于提高阻挡层150与衬底100之间的粘附性。以及利用多晶硅所形成的图形化的阻挡层150a与衬底100之间的粘附性优于衬底100与光刻胶层之间的粘附性，能够使图形化的阻挡层150a与衬底100之间具有形成良好的界面接触。在后续湿法刻蚀第二氧化层140a的过程中，可以避免湿法刻蚀的溶液从图形化的阻挡层150a的侧壁侧向侵蚀到第一沟槽101中的第一氧化层120中，从而可以防止第一沟槽101中的第一氧化层120被侧向侵蚀的问题，将在后续步骤中，进行详细说明。
本实施例中，图形化的阻挡层150a的材质为非掺杂的多晶硅，则图形化的阻挡层150a的形成方法包括：首先，如图6a所示，通过化学气相沉积工艺形成阻挡层150，阻挡层150覆盖衬底100、第二氧化层140a、第三氧化层140b和第一氧化层120的顶表面，阻挡层150的材质为非掺杂的多晶硅。其中，化学气相沉积工艺为等离子体化学气相沉积工艺或者低压化学气相沉积工艺。本实施优选的采用等离子体化学气相沉积工艺的方式形成阻挡层150，好处在于，采用等离子体化学气相沉积工艺的方式形成阻挡层150具有较佳的致密性，阻挡层150的密度较高，能够更好的阻挡后续的湿法刻蚀溶液，进一步避免湿法刻蚀溶液侵蚀至第一沟槽101中的第一氧化层120。
进一步的，采用等离子体化学气相沉积工艺形成阻挡层150的方法包括：采用硅烷（SiH4）和氢气（H2）作为反应气体，其中，硅烷（SiH4）的气体流量为950sccm～980sccm，氢气的气体流量可以为920sccm～950sccm，源射频功率为100W～200W，偏置射频功率为60W～70W，腔室压强为10mtorr～15mtorr，温度为300摄氏度～400摄氏度。采用低压化学气相沉积工艺形成阻挡层150的方法包括：采用三氯硅烷作为反应气体，气体流量为500sccm~600sccm。
可选的，在形成阻挡层150之后，还可对阻挡层150进行退火处理，以改善阻挡层150对衬底100的应力，进一步增加阻挡层150与衬底100之间的粘附性，避免后续湿法刻蚀的刻蚀溶液侵蚀至阻挡层150与衬底100之间，而进一步侵蚀至第一氧化层120中。退火处理的温度可以为：1050℃~1100℃，例如，可以是1000℃、1050℃或者1100℃，退火处理的气体为氢气，氢气的流量为50slm~70slm，例如，可以为55slm、60slm或者65slm，退火处理的时间为20s~100s，例如，可以为40s、60s或者80s。
在另一实施例中，阻挡层150的材质可以为单晶硅，好处在于，阻挡层150的材质与衬底100的材质相同，故阻挡层150与衬底100之间的应力非常小，粘附性较高，但形成工艺较阻挡层的材质为多晶硅的形成工艺复杂。
图形化的阻挡层150a的材质为单晶硅，则图形化的阻挡层150a的形成方法包括：首先，通过外延生长工艺形成阻挡材料层，阻挡材料层覆盖衬底100、第二氧化层140a、第三氧化层140b和第一沟槽101中的第一氧化层120，阻挡材料层中覆盖衬底100的部分的材质为单晶硅，阻挡材料层中覆盖第二氧化层140a、第三氧化层140b和第一氧化层120的部分的材质为多晶硅（即利用外延生长工艺通常能够在单晶硅表面生长单晶硅，但是在其他膜层表面生长的为多晶硅）。
接着，对阻挡材料层执行热退火工艺，以使阻挡材料层中的多晶硅转变为单晶硅而形成阻挡层150。热退火工艺为常规的退火工艺，其温度可以为1000℃～1100℃，经过热退火工艺之后，阻挡材料层中的多晶硅将变成单晶硅，从而构成阻挡层150。
如图6a所示，在形成阻挡层150之后，在阻挡层150上形成图形化的光刻胶层160，图形化的光刻胶层160具有对准第二沟槽102的光刻胶开口160a；以及，如图6b所示，以图形化的光刻胶层160为掩膜，利用干法刻蚀工艺刻蚀阻挡层150以形成图形化的阻挡层150a，图形化的阻挡层150a暴露出第二沟槽102中的第二氧化层140a以及第一氧化层120。
本实施例中，图形化的阻挡层150a的厚度为80埃~200埃，较佳的，图形化的阻挡层150a的厚度例如可以为100埃。在此，需说明的是，图形化的阻挡层150a的厚度不能太厚，例如其厚度不能大于200埃，如果图形化的阻挡层150a的厚度太厚，后续去除图形化的阻挡层150a时较容易有残留，从而对衬底100造成污染。图形化的阻挡层150a的厚度也不能太薄，例如其厚度不能小于80埃，如果图形化的阻挡层150a的厚度太薄，刻蚀溶液可能会侵蚀进图形化的阻挡层150a中，从而会进一步侵蚀到第一沟槽101中的第一氧化层120中，导致第一氧化层120被损伤，即无法起到阻挡湿法刻蚀的刻蚀溶液的作用。故本实施例中采用的图形化的阻挡层150a的厚度为80埃~200埃，以保证图形化的阻挡层150a能够充分阻挡湿法刻蚀的刻蚀溶液，并避免后阻挡层150的残留。
在步骤S5中，参考图7a所示，以图形化的阻挡层150a和图形化的光刻胶层160为掩膜，通过湿法刻蚀工艺去除所述第二沟槽102中的部分厚度的第二氧化层140a和部分厚度的第一氧化层120，以在第二沟槽102中形成第三沟槽170，以及使第二沟槽102中的第一氧化层120的顶表面与第二氧化层140a的顶表面平齐。
具体的，在第二沟槽102中形成第三沟槽170的方法包括：通过湿法刻蚀工艺刻蚀第二沟槽102中的第二氧化层140a和第一氧化层120，以至少使第二氧化层140a的顶表面和第一氧化层120的顶表面低于电极连接栅130a的顶表面，进而在第二沟槽102中形成第三沟槽170。其中，湿法刻蚀工艺所采用的刻蚀溶液为BOE溶液（氟化铵（NH4F）和氢氟酸（HF）的混合溶液）。
由于衬底100及第一氧化层120的顶表面上不仅覆盖有图形化的光刻胶层160，还覆盖有图形化的阻挡层150a，且由于图形化的阻挡层150a与第二氧化层140a的材质不同，故用于刻蚀第二氧化层140a的刻蚀溶液（BOE溶液）不会对图形化的阻挡层150a造成刻蚀，由此能够对湿法刻蚀的溶液进行阻挡，从而可以防止第一沟槽101中的第一氧化层120被侧向侵蚀的问题。此外，由于图形化的光刻胶层160与衬底100之间形成有图形化的阻挡层150a，图形化的阻挡层150a与衬底100之间具有较好的粘附性，故可进一步防止刻蚀溶液从图形化的阻挡层150a的侧边侧向侵蚀第一沟槽101中的第一氧化层101。如此一来，可以有效避免电极连接栅130a与栅极190a之间出现短路现象，保证了器件的性能。
之后，参考图7b所示，通过灰化工艺或湿法刻蚀工艺去除图形化的光刻胶层160，以及通过湿法刻蚀工艺去除图形化的阻挡层150a，以暴露出衬底100、第一沟槽101中的第三氧化层140b以及暴露出第一沟槽101中的第一氧化层120。本实施例中，采用湿法刻蚀工艺去除图形化的光刻胶层160，湿法刻蚀溶液可以为 SPM溶液（硫酸和双氧水的混合溶液），在去除图形化的光刻胶层160时，图形化的光刻胶层160下方具有图形化的阻挡层150a，故在图形化的阻挡层150a的保护下，不会造成衬底100及第一氧化层120的损伤。在通过湿法刻蚀工艺去除图形化的阻挡层150a时，采用的湿法刻蚀溶液包括硝酸和氢氟酸，以使图形化的阻挡层150a的刻蚀速率高于氧化层的刻蚀速率，提高图形化的阻挡层150a的刻蚀选择比。
接着，如图8a所示，通过热氧化工艺形成栅氧化层180，栅氧化层180覆盖第三沟槽170的侧壁。栅氧化层180用于后续所形成的栅极190a与衬底100之间的隔离。此外，在本步骤中，由于衬底100被暴露出，故在进行热氧化工艺时，衬底100的顶表面也会被热氧化而形成氧化层（未图示）。
在步骤S6中，参考图8b所示，在第三沟槽170中形成栅极190a，栅极190a填满第三沟槽170。即栅极190a的顶表面与衬底100的顶表面平齐。栅极190a的形成方法包括：如图8a所示，先沉积第二多晶硅层190，第二多晶硅层190至少填满第三沟槽170，即第二多晶硅层190还可覆盖衬底100、第一氧化层120、第二氧化层140a和第三氧化层140b；然后，如图8b所示，通过化学机械抛光工艺对第二多晶硅层190的顶表面进行平坦化，直至暴露出第三沟槽170外围的衬底100表面，和/或，对第二多晶硅层190进行回刻蚀直至预定厚度，以形成栅极190a。此时，第三沟槽170中剩余的第二多晶硅层190构成栅极190a。此外，在沉积第二多晶硅层190之后，可以对第二多晶硅层190进行N型离子或者P型离子的掺杂。
如上所示，在刻蚀第二氧化层140a的过程中，在所述图形化的阻挡层150a的保护下，第一沟槽101中的第一氧化层120中不会产生孔洞，即电极连接栅130a和第一沟槽101侧壁之间不会出现孔洞，因此在形成栅极190a时，可避免电极连接栅130a与栅极190a之间出现短路现象，保证了器件的性能。
综上可见，在本发明提供的屏蔽栅沟槽功率器件的制造方法中，在对第二沟槽中的第二氧化层进行湿法刻蚀之前，先形成图形化的阻挡层以覆盖衬底和第一氧化层，所述图形化的阻挡层的材质与所述第二氧化层的材质不同，故在对所述第二氧化层进行湿法刻蚀时，不会对图形化的阻挡层造成刻蚀，由此能够对湿法刻蚀的溶液进行阻挡，从而可以防止第一沟槽中的第一氧化层被侧向侵蚀的问题。如此一来，可以有效避免电极连接栅与栅极之间出现短路现象，保证了器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，所述屏蔽栅沟槽型功率器件的制造方法包括：
提供衬底，所述衬底包括栅极连接区和器件单元区，所述栅极连接区中形成有第一沟槽，所述器件单元区中形成有第二沟槽，且所述第一沟槽与所述第二沟槽的内表面上形成有第一氧化层；
在所述第一沟槽中形成电极连接栅，在所述第二沟槽中形成屏蔽栅，所述电极连接栅的顶表面和所述屏蔽栅的顶表面均低于所述衬底的顶表面；
在所述第二沟槽中形成第二氧化层，所述第二氧化层覆盖所述屏蔽栅并填满所述第二沟槽；
依次形成图形化的阻挡层和图形化的光刻胶层，所述图形化的阻挡层的材质与所述第二氧化层的材质不同，所述图形化的阻挡层覆盖所述衬底、所述电极连接栅和所述第一沟槽中的第一氧化层，并暴露出所述第二沟槽中的第二氧化层和第一氧化层，所述图形化的光刻胶层覆盖所述图形化的阻挡层；
以所述图形化的阻挡层和所述图形化的光刻胶层为掩膜，通过湿法刻蚀工艺去除所述第二沟槽中的部分厚度的第二氧化层和部分厚度的第一氧化层，以在所述第二沟槽中形成第三沟槽；以及，
在所述第三沟槽中形成栅极，所述栅极填满所述第三沟槽。
2.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，在所述器件单元区中形成第一沟槽，以及在所述栅极连接区中形成第二沟槽的方法包括：
在所述衬底上形成图形化的掩膜层，所述图形化的掩膜层中具有第一开口和第二开口，所述第一开口暴露出部分所述栅极连接区，所述第二开口暴露出部分所述器件单元区；
以所述图形化的掩膜层为掩膜，通过干法刻蚀工艺刻蚀所述第一开口暴露的栅极连接区以形成第一沟槽，并刻蚀所述第二开口暴露的器件单元区以形成第二沟槽；以及，
去除所述图形化的掩膜层。
3.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，在所述第一沟槽中形成电极连接栅，在所述第二沟槽中形成屏蔽栅的方法包括：
通过低压化学气相沉积工艺形成第一多晶硅层，所述第一多晶硅层填充所述第一沟槽和所述第二沟槽并延伸覆盖所述衬底；
通过干法刻蚀工艺刻蚀所述第一多晶硅层，以去除所述衬底上的所述第一多晶硅层，并使所述第一沟槽和所述第二沟槽中的第一多晶硅层的顶表面低于所述衬底的顶表面；
形成图形化的保护层，所述图形化的保护层覆盖所述第一沟槽中的第一多晶硅层，并暴露出所述第二沟槽中的第一多晶硅层；
以所述图形化的保护层为掩膜，通过回刻蚀工艺对所述第二沟槽中的第一多晶硅层进行回刻蚀，以去除所述第二沟槽中部分厚度的所述第一多晶硅层，利用所述第二沟槽中剩余的第一多晶硅层形成屏蔽栅，利用所述第一沟槽中剩余的第一多晶硅层形成所述电极连接栅，所述电极连接栅与所述屏蔽栅电连接；以及，
去除所述图形化的保护层。
4.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，在形成所述第二氧化层时，还在第一沟槽中形成第三氧化层，所述第三氧化层覆盖所述电极连接栅并填满所述第一沟槽，所述第三氧化层的顶表面与所述第二氧化层的顶表面平齐，且所述第三氧化层的厚度小于所述第二氧化层的厚度；
以及，所述图形化的阻挡层还覆盖所述第三氧化层。
5.如权利要求4所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，所述图形化的阻挡层的材质为多晶硅，所述图形化的阻挡层和所述图形化的光刻胶层的形成方法包括：
通过化学气相沉积工艺形成阻挡层，所述阻挡层覆盖所述衬底、所述二氧化层、所述第三氧化层和所述第一氧化层；
在所述阻挡层上形成所述图形化的光刻胶层，所述图形化的光刻胶层具有对准所述第二沟槽的光刻胶开口；以及，
以所述图形化的光刻胶层为掩膜，刻蚀所述阻挡层以形成所述图形化的阻挡层，所述图形化的阻挡层暴露出所述第二沟槽中的第二氧化层以及第一氧化层。
6.如权利要求4所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，所述图形化的阻挡层的材质为单晶硅，所述图形化的阻挡层的形成方法包括：
通过外延生长工艺形成阻挡材料层，所述阻挡材料层覆盖所述衬底、所述第二氧化层、所述第三氧化层和所述第一氧化层，所述阻挡材料层中覆盖所述衬底的部分的材质为单晶硅，所述阻挡材料层中覆盖所述第二氧化层、所述第三氧化层和所述第一氧化层的部分的材质为多晶硅；
对所述阻挡材料层执行热退火工艺，以使所述阻挡材料层中的多晶硅转变为单晶硅而形成阻挡层；
在所述阻挡层上形成所述图形化的光刻胶层，所述图形化的光刻胶层具有对准所述第二沟槽的光刻胶开口；以及，
以所述图形化的光刻胶层为掩膜，刻蚀所述阻挡层以形成所述图形化的阻挡层，所述图形化的阻挡层暴露出所述第二沟槽中的第二氧化层和第一氧化层。
7.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，在通过湿法刻蚀工艺去除所述第二沟槽中暴露的所述第一氧化层之后，在所述第三沟槽中形成栅极之前，还包括：通过灰化工艺或湿法刻蚀工艺去除所述图形化的光刻胶层，以及通过湿法刻蚀工艺去除所述图形化的阻挡层。
8.如权利要求7所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，在通过湿法刻蚀工艺去除所述图形化的阻挡层时，采用的湿法刻蚀溶液包括硝酸和氢氟酸。
9.如权利要求7所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，在去除所述图形化的光刻胶层和所述图形化的阻挡层之后，在所述第三沟槽中形成栅极之前，还包括通过热氧化工艺形成栅氧化层，所述栅氧化层覆盖所述第三沟槽的侧壁。
10.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，在所述第三沟槽中形成栅极的方法包括：
形成第二多晶硅层，所述第二多晶硅层至少填满所述第三沟槽；
通过化学机械抛光工艺对所述第二多晶硅层的顶表面进行平坦化，直至暴露出所述第三沟槽外围的衬底表面，和/或，对所述第二多晶硅层进行回刻蚀直至预定厚度，以形成所述栅极。
CN202210029445.7A 2022-01-12 2022-01-12 屏蔽栅沟槽功率器件的制造方法 Active CN114050109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210029445.7A CN114050109B (zh) 2022-01-12 2022-01-12 屏蔽栅沟槽功率器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210029445.7A CN114050109B (zh) 2022-01-12 2022-01-12 屏蔽栅沟槽功率器件的制造方法

Publications (2)

Publication Number Publication Date
CN114050109A true CN114050109A (zh) 2022-02-15
CN114050109B CN114050109B (zh) 2022-04-15

Family

ID=80196264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210029445.7A Active CN114050109B (zh) 2022-01-12 2022-01-12 屏蔽栅沟槽功率器件的制造方法

Country Status (1)

Country Link
CN (1) CN114050109B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512400A (zh) * 2022-04-20 2022-05-17 广州粤芯半导体技术有限公司 一种半导体结构的制作方法
CN115692319A (zh) * 2022-10-31 2023-02-03 上海功成半导体科技有限公司 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件
WO2023201887A1 (zh) * 2022-04-22 2023-10-26 上海积塔半导体有限公司 屏蔽栅沟槽型场效应晶体管的制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040223A (en) * 1999-08-13 2000-03-21 Taiwan Semiconductor Manufacturing Company Method for making improved polysilicon FET gate electrodes having composite sidewall spacers using a trapezoidal-shaped insulating layer for more reliable integrated circuits
US20030003678A1 (en) * 2001-06-29 2003-01-02 International Business Machines Corporation Method of forming shallow trench isolation for thin silicon-on-insulator substrates
US20060289929A1 (en) * 2005-06-24 2006-12-28 Andrews John T Structure and method for forming laterally extending dielectric layer in a trench-gate FET
JP2009103848A (ja) * 2007-10-23 2009-05-14 Nippon Zeon Co Ltd 偏光素子
US20120146090A1 (en) * 2010-12-14 2012-06-14 Alpha And Omega Semiconductor Incorporated Self aligned trench mosfet with integrated diode
US20150021672A1 (en) * 2011-09-15 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
JP2017174920A (ja) * 2016-03-23 2017-09-28 ローム株式会社 電極内蔵基板およびその製造方法、インダクタンス素子、インターポーザ、シールド基板およびモジュール
CN108389800A (zh) * 2018-01-31 2018-08-10 华润微电子（重庆）有限公司 屏蔽栅沟槽场效应晶体管的制造方法
CN108735605A (zh) * 2018-01-23 2018-11-02 西安龙腾新能源科技发展有限公司 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法
CN111081540A (zh) * 2019-12-30 2020-04-28 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法
CN112133637A (zh) * 2020-11-30 2020-12-25 中芯集成电路制造(绍兴)有限公司 具有屏蔽栅沟槽的半导体器件的制造方法
CN112701043A (zh) * 2020-12-28 2021-04-23 广州粤芯半导体技术有限公司 一种半导体器件的制造方法
CN113013027A (zh) * 2021-03-24 2021-06-22 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN113192841A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN113327860A (zh) * 2021-08-03 2021-08-31 绍兴中芯集成电路制造股份有限公司 屏蔽栅沟槽型mos器件的制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040223A (en) * 1999-08-13 2000-03-21 Taiwan Semiconductor Manufacturing Company Method for making improved polysilicon FET gate electrodes having composite sidewall spacers using a trapezoidal-shaped insulating layer for more reliable integrated circuits
US20030003678A1 (en) * 2001-06-29 2003-01-02 International Business Machines Corporation Method of forming shallow trench isolation for thin silicon-on-insulator substrates
US20060289929A1 (en) * 2005-06-24 2006-12-28 Andrews John T Structure and method for forming laterally extending dielectric layer in a trench-gate FET
JP2009103848A (ja) * 2007-10-23 2009-05-14 Nippon Zeon Co Ltd 偏光素子
US20120146090A1 (en) * 2010-12-14 2012-06-14 Alpha And Omega Semiconductor Incorporated Self aligned trench mosfet with integrated diode
US20150021672A1 (en) * 2011-09-15 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
JP2017174920A (ja) * 2016-03-23 2017-09-28 ローム株式会社 電極内蔵基板およびその製造方法、インダクタンス素子、インターポーザ、シールド基板およびモジュール
CN108735605A (zh) * 2018-01-23 2018-11-02 西安龙腾新能源科技发展有限公司 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法
CN108389800A (zh) * 2018-01-31 2018-08-10 华润微电子（重庆）有限公司 屏蔽栅沟槽场效应晶体管的制造方法
CN111081540A (zh) * 2019-12-30 2020-04-28 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法
CN112133637A (zh) * 2020-11-30 2020-12-25 中芯集成电路制造(绍兴)有限公司 具有屏蔽栅沟槽的半导体器件的制造方法
CN112701043A (zh) * 2020-12-28 2021-04-23 广州粤芯半导体技术有限公司 一种半导体器件的制造方法
CN113013027A (zh) * 2021-03-24 2021-06-22 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN113192841A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN113327860A (zh) * 2021-08-03 2021-08-31 绍兴中芯集成电路制造股份有限公司 屏蔽栅沟槽型mos器件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512400A (zh) * 2022-04-20 2022-05-17 广州粤芯半导体技术有限公司 一种半导体结构的制作方法
CN114512400B (zh) * 2022-04-20 2022-07-22 广州粤芯半导体技术有限公司 一种半导体结构的制作方法
WO2023201887A1 (zh) * 2022-04-22 2023-10-26 上海积塔半导体有限公司 屏蔽栅沟槽型场效应晶体管的制备方法
CN115692319A (zh) * 2022-10-31 2023-02-03 上海功成半导体科技有限公司 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件

Also Published As

Publication number Publication date
CN114050109B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
CN114050109B (zh) 屏蔽栅沟槽功率器件的制造方法
KR100473731B1 (ko) 반도체 소자의 제조 방법
CN113594039B (zh) 半导体结构及其形成方法
CN112750752A (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
CN101770974A (zh) 浅沟槽隔离结构的制造方法
TWI759878B (zh) 半導體元件及其製造方法
KR100611076B1 (ko) 스택형 반도체 장치 및 그 제조 방법
CN113555285A (zh) 半导体结构的形成方法
CN114335144A (zh) 一种SiC MOSFET结构及其制造方法
CN112786524B (zh) 半导体器件的形成方法
CN113903808B (zh) 半导体结构及其形成方法
CN114446891A (zh) 一种半导体结构的形成方法、结构以及存储器
CN110571266B (zh) Finfet器件及其制备方法
CN109300844B (zh) 鳍式晶体管及其形成方法
CN113838934A (zh) 半导体结构及其形成方法
CN112117192A (zh) 半导体结构的形成方法
CN116053298B (zh) 一种半导体器件的制作方法
CN115360193B (zh) 一种半导体结构及其制造方法
CN112201660B (zh) 闪存器件的形成方法
CN113113486B (zh) 半导体器件及其形成方法
CN110034069B (zh) 半导体结构及其形成方法
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
KR20080071809A (ko) 반도체 소자의 형성 방법
CN108878528B (zh) 半导体结构及其形成方法
CN117832089A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder