CN112750752A - 深沟槽隔离结构的形成方法及半导体器件的形成方法 - Google Patents

深沟槽隔离结构的形成方法及半导体器件的形成方法 Download PDF

Info

Publication number
CN112750752A
CN112750752A CN202110090016.6A CN202110090016A CN112750752A CN 112750752 A CN112750752 A CN 112750752A CN 202110090016 A CN202110090016 A CN 202110090016A CN 112750752 A CN112750752 A CN 112750752A
Authority
CN
China
Prior art keywords
layer
isolation structure
trench isolation
forming
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110090016.6A
Other languages
English (en)
Other versions
CN112750752B (zh
Inventor
刘张李
蒙飞
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110090016.6A priority Critical patent/CN112750752B/zh
Publication of CN112750752A publication Critical patent/CN112750752A/zh
Application granted granted Critical
Publication of CN112750752B publication Critical patent/CN112750752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种深沟槽隔离结构的形成方法及半导体器件的形成方法，在所述深沟槽隔离结构的形成方法中，通过先形成浅沟槽隔离结构，然后，在第二绝缘层和所述浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构，并且所述开口的宽度小于所述浅沟槽隔离结构的宽度；接着，以所述图形化的光刻胶层为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和第一绝缘层，以形成深沟槽，由于，在刻蚀浅沟槽隔离结构和第一绝缘层时，采用湿法刻蚀工艺，由此，可以避免产生副产物，从而可以避免形成的深沟槽隔离结构与所述半导体衬底之间存在副产物，进而可以避免造成污染。

Description

深沟槽隔离结构的形成方法及半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种深沟槽隔离结构的形成方法及半导体器件的形成方法。
背景技术
随着集成电路的内部元件的积集度(integration)不断地提升，相邻元件之间的距离缩短，相邻元件之间电子干扰的可能性也随之提高，为此，必须有适当的隔离结构，以避免电子元件之间的互相干扰。通常将深度为3μm以上的沟槽称为深沟槽。深沟槽隔离结构在现今的半导体技术中得到较为广泛的应用，深沟槽隔离结构具有良好的隔离性，可以使得各种器件例如模拟、数字和高压等集成在一起，而不会引起干扰。例如，深沟槽隔离结构可以隔绝不同操作电压的电子器件。
参考附图1～3所示，图1～图3为现有的深沟槽隔离结构的形成方法中形成的结构示意图。现有的深沟槽隔离结构形成的方法通常包括：首先，如图1所示，提供一半导体衬底10，所述半导体衬底10上形成有氧化层11；接着，如图2所示，对所述氧化层11进行刻蚀，以在氧化层11中形成深沟槽12，接着，如图3所示，在所述深沟槽12中填充隔离层，以形成深沟槽隔离结构13。但在上述步骤中，特别是在对所述氧化层11进行刻蚀时，通常会采用干法刻蚀，但由于形成的深沟槽12具有一定的深度，因此，对氧化层11的刻蚀量较大，由此，在刻蚀所述氧化层11的过程中，会形成较多的副产物，形成的副产物会阻挡所述深沟槽12的刻蚀，特别是在刻蚀氧化层11的底部时，副产物会阻挡刻蚀，从而导致深沟槽12无法完全贯穿氧化层11，进而影响后续形成的深沟槽隔离结构的性能，并且产生的副产物在后续会对半导体衬底10造成污染，甚至会影响半导体器件的电学连接性能(例如接触结构与半导体衬底之间的连接等)。
发明内容
本发明的目的在于提供一种深沟槽隔离结构的形成方法及半导体器件的形成方法，以解决现有的深沟槽隔离结构在形成过程中产生的副产物较多，以及因所述副产物造成的污染及影响半导体器件的电学连接性能的问题。
为解决上述技术问题，本发明提供一种深沟槽隔离结构的形成方法，包括：提供一半导体衬底，所述半导体衬底上依次形成有第一绝缘层、半导体层和第二绝缘层，所述第一绝缘层覆盖所述半导体衬底；
形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述第二绝缘层和所述半导体层；
在所述第二绝缘层和所述浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构，并且所述开口的宽度小于所述浅沟槽隔离结构的宽度；
以所述图形化的光刻胶层为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和所述第一绝缘层，以形成深沟槽；以及
在所述深沟槽中填充隔离层，以形成深沟槽隔离结构。
可选的，在所述的深沟槽隔离结构的形成方法中，所述深沟槽隔离结构的宽度小于所述浅沟槽隔离结构的宽度。
可选的，在所述的深沟槽隔离结构的形成方法中，在采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和所述第一绝缘层时，采用的刻蚀溶液为酸性溶液，刻蚀时间为100s～180s。
可选的，在所述的深沟槽隔离结构的形成方法中，所述第一绝缘层和所述第二绝缘层的材质均为氧化硅，所述半导体层的材质为硅。
可选的，在所述的深沟槽隔离结构的形成方法中，在形成所述深沟槽之后，在所述深沟槽中填充隔离层之前，所述深沟槽隔离结构的形成方法还包括：
依次去除所述图形化的光刻胶层及所述第二绝缘层，暴露出所述半导体层；
形成金属硅化物层，所述金属硅化物层覆盖所述半导体层及所述深沟槽的底壁。
可选的，在所述的深沟槽隔离结构的形成方法中，在所述深沟槽中填充隔离层的方法包括：
形成一阻挡层，所述阻挡层覆盖所述金属硅化物层和所述深沟槽的侧壁；
形成隔离材料层，所述隔离材料层覆盖所述阻挡层并填充所述第一开口；
平坦化所述隔离材料层至所述阻挡层的顶面，以形成所述隔离层。
可选的，在所述的深沟槽隔离结构的形成方法中，所述阻挡层的材质为氮化硅。
基于同一发明构思，本发明还提供一种半导体器件的形成方法，包括：
采用如上所述的深沟槽隔离结构的形成方法形成深沟槽隔离结构。
可选的，在所述的半导体器件的形成方法中，在形成所述深沟槽隔离结构之后，所述半导体器件的形成方法还包括：
形成层间膜层，所述层间膜层覆盖所述阻挡层和所述深沟槽隔离结构；
形成接触结构，所述接触结构包括多个第一接触结构和多个第二接触结构，所述第一接触结构贯穿所述层间膜层、所述深沟槽隔离结构和所述阻挡层；所述第二接触结构贯穿所述层间膜层和所述阻挡层，并对准金属硅化物层。
可选的，在所述的半导体器件的形成方法中，所述半导体器件包括射频开关器件。
在本发明提供的深沟槽隔离结构的形成方法及半导体器件的形成方法中，通过先形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿第二绝缘层和半导体层，然后，在所述第二绝缘层和所述浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构，并且所述开口的宽度小于所述浅沟槽隔离结构的宽度，接着，以所述图形化的光刻胶层为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和第一绝缘层，以形成深沟槽，由于所述开口的宽度小于所述浅沟槽隔离结构的宽度，由此，在形成深沟槽后，所述深沟槽的侧壁上可以保留部分所述浅沟槽隔离结构，即在刻蚀所述浅沟槽隔离结构的过程中，所述半导体层的侧壁上可以保留部分所述浅沟槽隔离结构，由此可以保护所述半导体层，避免湿法刻蚀的横向钻刻损伤的所述半导体层。进一步的，通过所述湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和第一绝缘层，可以避免产生副产物，由此，在刻蚀第一绝缘层的底部时，可以避免副产物阻挡刻蚀，并可以进一步的避免所述深沟槽隔离结构与所述半导体衬底之间存在副产物，从而可以避免副产物造成的污染。进一步的，在半导体器件的形成方法中，由于采用本发明提供的所述深沟槽隔离结构的形成方法形成的深沟槽隔离结构，可以避免深沟槽隔离结构与半导体衬底之间存在副产物，由此可以使得形成的半导体器件获得较好的电学连接性能，例如，接触结构与半导体衬底之间可以获得较好的电学连接性能。
附图说明
图1～图3是现有技术的深沟槽隔离结构的形成方法中形成的结构示意图；
图4是本发明实施例提供的深沟槽隔离结构的形成方法的流程示意图；
图5～图16是本发明实施例提供的深沟槽隔离结构的形成方法中形成的结构示意图；
其中，附图标记说明如下：
10-半导体衬底；11-氧化层；12-深沟槽；13-深沟槽隔离结构；
100-半导体衬底；110-第一绝缘层；120-半导体层；130-第二绝缘层；131-浅沟槽隔离结构；140-图形化的光刻胶层；141-开口；150-深沟槽；151-金属硅化物层；160-阻挡层；170-隔离材料层；171-深沟槽隔离结构；180-层间膜层；190-接触结构；191-第一接触结构；192-第二接触结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的深沟槽隔离结构的形成方法及半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4，其为本发明提供的深沟槽隔离结构的形成方法的流程示意图。如图4所示，本发明提供一种深沟槽隔离结构的形成方法，包括：
步骤S1：提供一半导体衬底，所述半导体衬底上依次形成有第一绝缘层、半导体层和第二绝缘层，所述第一绝缘层覆盖所述半导体衬底；
步骤S2：形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述第二绝缘层和所述半导体层；
步骤S3：在所述第二绝缘层和所述浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构，并且所述开口的宽度小于所述浅沟槽隔离结构的宽度；
步骤S4，以所述图形化的光刻胶层为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和所述第一绝缘层，以形成深沟槽；以及
步骤S5：在所述深沟槽中填充隔离层，以形成深沟槽隔离结构。
接下去，将结合附图5～图16对以上步骤进行更详细的说明。其中图5～图16是本发明实施例提供的深沟槽隔离结构的形成方法中形成的结构示意图。
首先，执行步骤S1，参考图5，提供一半导体衬底100，所述半导体衬底100上依次形成有第一绝缘层110、半导体层120和第二绝缘层130，所述第一绝缘层110覆盖所述半导体衬底100。具体的，所述半导体衬底100可以为硅衬底或硅锗衬底等，在本实施例中，所述半导体衬底100为硅衬底。
所述第一绝缘层110用于将所述半导体衬底100和所述半导体层120隔离。所述半导体层120内掺杂有掺杂离子，可以在半导体层120上制备器件，例如栅极。所述第二绝缘层130可以缓冲后续形成的停止层的应力。其中，所述第一绝缘层110和所述第二绝缘层130的材质均为氧化硅，以避免各工艺层之间的不同而导致的应力不匹配的问题，所述半导体层120的材质为硅，在本申请的其他实施例中，所述半导体层120的材质也可以为锗。
接着，执行步骤S2，参考图6，形成浅沟槽隔离结构131，所述浅沟槽隔离结构131贯穿所述第二绝缘层130和所述半导体层120，所述浅沟槽隔离结构131用于在所述半导体层120中定义出有源区。
具体的，所述浅沟槽隔离结构131的方法包括：首先，在所述第二绝缘层130上形成垫氮化层，所述垫氮化层用于后续的化学机械研磨工艺的停止层；接着，采用干法刻蚀工艺和/或湿法刻蚀工艺刻蚀所述垫氮化层、所述第二绝缘层130和所述半导体层120，以形成浅沟槽，所述浅沟槽贯穿所述垫氮化层、所述第二绝缘层130和所述半导体层120；然后，形成浅沟槽隔离材料层，所述浅沟槽隔离材料层填充所述浅沟槽并延伸覆盖所述垫氮化层的顶面；最后，平坦化所述浅沟槽隔离材料层至所述垫氮化层的顶面，以形成浅沟槽隔离结构131；最后，去除所述垫氮化层。
进一步的，所述浅沟槽隔离结构131的宽度可以大于所述第二绝缘层130、所述半导体层120和所述第一绝缘层110三者的总厚度，如此，可以使后续形成的深沟槽隔离结构171的宽度小于所述浅沟槽隔离结构131的宽度。
此外，在形成所述浅沟槽隔离结构131以后，可以在所述半导体层120上形成栅极，以及可以对所述栅极两侧的半导体层进行离子注入，以分别形成源区和漏区。为了更好地理解本发明的主旨，本实施例中省略了对各步骤中的栅极、源区和漏区的变化的描述，同时，也在图5～图16中省略了栅极、源区和漏区的图示。
接着，执行步骤S3，如图7所示，在所述第二绝缘层130和所述浅沟槽隔离结构131上形成图形化的光刻胶层140，所述图形化的光刻胶层140中具有一开口141，所述开口141对准所述浅沟槽隔离结构131，并且所述开口141的宽度小于所述浅沟槽隔离结构131的宽度。进一步的，所述开口141的宽度可以小于1/2倍的所述浅沟槽隔离结构131的宽度，如此，可以使得后续形成的深沟槽150的宽度小于所述浅沟槽隔离结构131的宽度。
接着，执行步骤S4，以所述图形化的光刻胶层140为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构131和所述第一绝缘层110，以形成深沟槽150，所述深沟槽150贯穿浅沟槽隔离结构131和所述第一绝缘层110。
优选的，在依次刻蚀所述浅沟槽隔离结构131和所述第一绝缘层110时，采用各向同性刻蚀，以避免形成的深沟槽150的深宽比较大(例如深宽比大于1.1)，如果形成的深沟槽150的深宽比较大，后续在所述深沟槽150中填充隔离层时，会导致隔离层中出现孔洞，从而会影响后续形成的深沟槽隔离结构171的性能。
进一步的，在采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构131和所述第一绝缘层110时，采用的刻蚀溶液为酸性溶液，比如氢氟酸，以提高刻蚀选择比。以及，采用到达时间刻蚀停止的方法进行刻蚀，刻蚀时间为100s～180s，所述刻蚀时间可以根据所述浅沟槽隔离结构131的厚度与所述第一绝缘层110的厚度设置，以避免刻蚀时间过长而刻蚀过多的膜层。其中，在以所述图形化的光刻胶层140为掩膜依次刻蚀所述浅沟槽隔离结构131和所述第一绝缘层110时，可以采用浸泡或者喷射的方式进行刻蚀。
此外，如图8所示，在进行所述湿法刻蚀工艺时，会存在横向钻刻，即会刻蚀掉所述图形化的光刻胶层140下方的部分所述浅沟槽隔离结构131和所述第一绝缘层110，如果横向钻刻的所述浅沟槽隔离结构131较多，会刻蚀损伤所述半导体层120的侧壁，因此，在本实施例中，使所述图形化的光刻胶层140中的开口141的宽度小于所述浅沟槽隔离结构131的宽度，如此，在形成所述深沟槽150后，所述深沟槽150的侧壁上可以保留部分所述浅沟槽隔离结构131，即在刻蚀所述浅沟槽隔离结构131的过程中，可以保留位于所述半导体层120侧壁上的部分所述浅沟槽隔离结构131，由此可以保护所述半导体层120的侧壁，避免横向钻刻至所述半导体层120的侧壁，从而避免对所述半导体层120造成刻蚀损伤。
进一步的，在采用所述湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构131和第一绝缘层110时，采用所述湿法刻蚀工艺可以避免产生副产物，由此，在刻蚀至所述第一绝缘层110的底部时，可以避免副产物阻挡刻蚀，从而可以形成贯穿所述浅沟槽隔离结构131和所述第一绝缘层110的深沟槽150，并可以避免后续形成的深沟槽隔离结构与所述半导体衬底100之间存在副产物，从而可以避免副产物对所述半导体衬底100造成污染。
接着，参考图9～图10，依次去除所述图形化的光刻胶层140和所述第二绝缘层130，暴露出半导体层120。具体的方法包括：首先，如图9所示，通过等离子体灰化或者剥离的方法去除所述图形化的光刻胶层140，暴露出所述第二绝缘层130；然后，如图10所示，通过干法刻蚀工艺和/或湿法刻蚀工艺去除所述第二绝缘层130。
接着，参考图11，形成金属硅化物层151，所述金属硅化物层151覆盖所述半导体层120及所述深沟槽150的底壁。具体的，所述金属硅化物层151的形成方法包括：首先，形成金属层，所述金属层覆盖所述半导体层120及所述深沟槽150的底壁；然后，执行退火工艺，以使所述金属层与所述半导体层120及所述深沟槽150的底壁(半导体衬底)中的硅反应，并去除未反应的金属层，从而形成金属硅化物层151。其中，在执行所述退火工艺时，采用的退火温度可以为800℃～1500℃。
接着，执行步骤S5，参考图12～图14，在所述深沟槽150中填充隔离层，以形成深沟槽隔离结构171。
具体的，在所述深沟槽150中填充隔离层的方法包括：首先，参考图12，形成一阻挡层160，所述阻挡层160覆盖所述金属硅化物层151和所述深沟槽150的侧壁。在此，所述阻挡层160可以通过化学气相沉积的方法形成，在后续的刻蚀工艺中，所述阻挡层160可以作为刻蚀工艺的停止层，所述阻挡层160的材质为氮化硅，在本发明的其他实施例中，所述阻挡层160的材质也可以为氮氧化硅。
接着，如图13所示，形成隔离材料层170，所述隔离材料层170覆盖所述阻挡层160并填充所述深沟槽150；接着，如图14所示，平坦化所述隔离材料层170至所述阻挡层160顶面，即平坦化所述隔离材料层170至位于所述半导体层120上的所述阻挡层160的顶面，以形成所述隔离层，从而形成深沟槽隔离结构171。其中，所述隔离层材料层170的材质包括氧化硅。
通过本发明提供的深沟槽隔离结构的形成方法形成的深沟槽隔离结构171，可以贯穿所述浅沟槽隔离结构131和所述第一绝缘层110，如此可以避免深沟槽隔离结构171与所述半导体衬底100之间存在副产物，从而可以避免污染，由此，可以使所述深沟槽隔离结构130具有较好的隔离性能，相比现有技术，可以提高深沟槽隔离结构130的隔离性能。
基于同一发明构思，本发明还提供一种半导体器件的形成方法，所述半导体器件包括射频开关器件。所述半导体器件的形成方法包括：
步骤S10:采用本发明提供的深沟槽隔离结构的形成方法形成深沟槽隔离结构171。
步骤S20:参考图15，形成层间膜层180，所述层间膜层180覆盖所述阻挡层160和所述深沟槽隔离结构171；其中，所述层间膜层180可以通过化学气相沉积的方法形成，所述层间膜层180的材质可以为氧化硅，其用于将后续形成的多个第一接触结构与多个第二接触结构隔离。
步骤S30:参考图16，形成接触结构190，所述接触结构190包括多个第一接触结构191和多个第二接触结构192，所述第一接触结构191贯穿所述层间膜层180、所述深沟槽隔离结构171和所述阻挡层160；所述第二接触结构192贯穿所述层间膜层180所述阻挡层160，并对准金属硅化物层151。所述接触结构190与所述金属硅化物层151电连接。
由于，采用本发明提供的所述深沟槽隔离结构的形成方法形成的深沟槽隔离结构，可以避免深沟槽隔离结构171与半导体衬底100之间存在副产物，由此可以使得形成的半导体器件获得较好的电学连接性能，例如，所述接触结构190与所述半导体衬底100之间可以获得较好的电学连接性能。
具体的，形成所述接触结构190的方法包括：首先，在所述层间膜层180中形成多个贯穿的第一接触孔和多个第二接触孔；然后，在所述第一接触孔中和所述第二接触孔中填充导电层，以形成第一接触结构191和第二接触结构192。
综上可见，在本发明提供的深沟槽隔离结构及半导体器件的形成方法，通过先形成浅沟槽隔离结构，然后，在半导体层和浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构，并且所述开口的宽度小于所述浅沟槽隔离结构的宽度，接着，以所述图形化的光刻胶层为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和第一绝缘层，以形成深沟槽，由于所述开口的宽度小于所述浅沟槽隔离结构的宽度，在形成所述深沟槽时，可以保留位于所述半导体层的侧壁上的部分所述浅沟槽隔离结构，如此可以保护所述半导体层的侧壁，避免横向钻刻到所述半导体层的侧壁，进一步的，通过所述湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和第一绝缘层，可以避免产生副产物，由此，在刻蚀第一绝缘层的底部时可以避免副产物阻挡刻蚀，从而可以避免深沟槽隔离结构与半导体衬底之间存在副产物，进而可以避免污染。进一步的，在半导体器件的形成方法中，由于采用本发明提供的所述深沟槽隔离结构的形成方法形成的深沟槽隔离结构，可以避免深沟槽隔离结构与半导体衬底之间存在副产物，由此可以使得形成的半导体器件获得较好的电学连接性能，例如，接触结构与半导体衬底之间可以获得较好的电学连接性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种深沟槽隔离结构的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上依次形成有第一绝缘层、半导体层和第二绝缘层，所述第一绝缘层覆盖所述半导体衬底；
形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述第二绝缘层和所述半导体层；
在所述第二绝缘层和所述浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构，并且所述开口的宽度小于所述浅沟槽隔离结构的宽度；
以所述图形化的光刻胶层为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和所述第一绝缘层，以形成深沟槽；以及
在所述深沟槽中填充隔离层，以形成深沟槽隔离结构。
2.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述深沟槽隔离结构的宽度小于所述浅沟槽隔离结构的宽度。
3.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，在采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和所述第一绝缘层时，采用的刻蚀溶液为酸性溶液，刻蚀时间为100s～180s。
4.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述第一绝缘层和所述第二绝缘层的材质均为氧化硅，所述半导体层的材质为硅。
5.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，在形成所述深沟槽之后，在所述深沟槽中填充隔离层之前，所述深沟槽隔离结构的形成方法还包括：
依次去除所述图形化的光刻胶层及所述第二绝缘层，暴露出所述半导体层；
形成金属硅化物层，所述金属硅化物层覆盖所述半导体层及所述深沟槽的底壁。
6.如权利要求5所述的深沟槽隔离结构的形成方法，其特征在于，在所述深沟槽中填充隔离层的方法包括：
形成一阻挡层，所述阻挡层覆盖所述金属硅化物层和所述深沟槽的侧壁；
形成隔离材料层，所述隔离材料层覆盖所述阻挡层并填充所述第一开口；
平坦化所述隔离材料层至所述阻挡层的顶面，以形成所述隔离层。
7.如权利要求6所述的深沟槽隔离结构的形成方法，其特征在于，所述阻挡层的材质为氮化硅。
8.一种半导体器件的形成方法，其特征在于，包括：
采用如权利要求6或7所述的深沟槽隔离结构的形成方法形成深沟槽隔离结构。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，在形成所述深沟槽隔离结构之后，所述半导体器件的形成方法还包括：
形成层间膜层，所述层间膜层覆盖所述阻挡层和所述深沟槽隔离结构；
形成接触结构，所述接触结构包括多个第一接触结构和多个第二接触结构，所述第一接触结构贯穿所述层间膜层、所述深沟槽隔离结构和所述阻挡层；所述第二接触结构贯穿所述层间膜层和所述阻挡层，并对准金属硅化物层。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述半导体器件包括射频开关器件。
CN202110090016.6A 2021-01-22 2021-01-22 深沟槽隔离结构的形成方法及半导体器件的形成方法 Active CN112750752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110090016.6A CN112750752B (zh) 2021-01-22 2021-01-22 深沟槽隔离结构的形成方法及半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110090016.6A CN112750752B (zh) 2021-01-22 2021-01-22 深沟槽隔离结构的形成方法及半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN112750752A true CN112750752A (zh) 2021-05-04
CN112750752B CN112750752B (zh) 2023-06-02

Family

ID=75652933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110090016.6A Active CN112750752B (zh) 2021-01-22 2021-01-22 深沟槽隔离结构的形成方法及半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN112750752B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490246A (zh) * 2020-11-06 2021-03-12 长江存储科技有限责任公司 半导体器件及其制备方法
CN113611659A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 射频器件及其形成方法
CN113611660A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN115410915A (zh) * 2022-11-03 2022-11-29 广州粤芯半导体技术有限公司 半导体结构的制备方法
CN115472554A (zh) * 2021-06-11 2022-12-13 和舰芯片制造(苏州)股份有限公司 一种深沟槽二氧化硅填充方法及晶圆
CN116598254A (zh) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221736B1 (en) * 1999-12-09 2001-04-24 United Semiconductor Corp. Fabrication method for a shallow trench isolation structure
US6316329B1 (en) * 1998-12-30 2001-11-13 Nec Corporation Forming a trench mask comprising a DLC and ASH protecting layer
CN106505029A (zh) * 2015-09-08 2017-03-15 中芯国际集成电路制造（天津）有限公司 浅沟槽隔离结构及其形成方法、cmos图像传感器
CN109166817A (zh) * 2018-08-20 2019-01-08 上海华虹宏力半导体制造有限公司 深沟槽隔离的制造方法
US20190259651A1 (en) * 2018-02-21 2019-08-22 Texas Instruments Incorporated Apparatus with overlapping deep trench and shallow trench and method of fabricating the same with low defect density
CN111883476A (zh) * 2020-09-18 2020-11-03 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的形成方法及半导体器件的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316329B1 (en) * 1998-12-30 2001-11-13 Nec Corporation Forming a trench mask comprising a DLC and ASH protecting layer
US6221736B1 (en) * 1999-12-09 2001-04-24 United Semiconductor Corp. Fabrication method for a shallow trench isolation structure
CN106505029A (zh) * 2015-09-08 2017-03-15 中芯国际集成电路制造（天津）有限公司 浅沟槽隔离结构及其形成方法、cmos图像传感器
US20190259651A1 (en) * 2018-02-21 2019-08-22 Texas Instruments Incorporated Apparatus with overlapping deep trench and shallow trench and method of fabricating the same with low defect density
CN109166817A (zh) * 2018-08-20 2019-01-08 上海华虹宏力半导体制造有限公司 深沟槽隔离的制造方法
CN111883476A (zh) * 2020-09-18 2020-11-03 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的形成方法及半导体器件的形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490246A (zh) * 2020-11-06 2021-03-12 长江存储科技有限责任公司 半导体器件及其制备方法
CN112490246B (zh) * 2020-11-06 2024-04-05 长江存储科技有限责任公司 半导体器件及其制备方法
CN115472554A (zh) * 2021-06-11 2022-12-13 和舰芯片制造(苏州)股份有限公司 一种深沟槽二氧化硅填充方法及晶圆
CN113611659A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 射频器件及其形成方法
CN113611660A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN113611659B (zh) * 2021-07-30 2024-02-27 上海华虹宏力半导体制造有限公司 射频器件及其形成方法
CN113611660B (zh) * 2021-07-30 2024-03-22 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN115410915A (zh) * 2022-11-03 2022-11-29 广州粤芯半导体技术有限公司 半导体结构的制备方法
CN116598254A (zh) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法
CN116598254B (zh) * 2023-07-19 2023-09-29 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法

Also Published As

Publication number Publication date
CN112750752B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN112750752B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
KR100810409B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
KR20070077386A (ko) 반도체 소자의 제조 방법
KR100668838B1 (ko) 반도체 소자의 게이트 형성방법
KR20130134139A (ko) 반도체 소자 및 그 형성 방법
CN113594039A (zh) 半导体结构及其形成方法
KR100845103B1 (ko) 반도체소자의 제조방법
KR101809463B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
CN113809007B (zh) 半导体结构及其形成方法
KR20070007451A (ko) 리세스 게이트를 갖는 반도체 장치 및 이의 제조 방법
CN112786524B (zh) 半导体器件的形成方法
KR102051961B1 (ko) 메모리 장치 및 이의 제조 방법
KR100824152B1 (ko) 플래시 메모리 소자의 제조 방법
CN114388616A (zh) 半导体结构及其形成方法
KR20080071809A (ko) 반도체 소자의 형성 방법
KR101133523B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR101012438B1 (ko) 반도체 소자의 제조방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR100548536B1 (ko) 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100859222B1 (ko) 반도체 소자의 제조방법
KR100953040B1 (ko) 플래시 메모리 소자의 제조방법
KR20090070965A (ko) 반도체 소자의 제조방법
KR20100048762A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant