CN110571266B - Finfet器件及其制备方法 - Google Patents
Finfet器件及其制备方法 Download PDFInfo
- Publication number
- CN110571266B CN110571266B CN201810570125.6A CN201810570125A CN110571266B CN 110571266 B CN110571266 B CN 110571266B CN 201810570125 A CN201810570125 A CN 201810570125A CN 110571266 B CN110571266 B CN 110571266B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric material
- finfet device
- source
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 85
- 239000003989 dielectric material Substances 0.000 claims abstract description 80
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- -1 nitrogen ions Chemical class 0.000 claims description 7
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 20
- 239000000463 material Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005108 dry cleaning Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种FINFET器件及其形成方法。在形成栅极导电层之后，对暴露出的介质材料层执行氮化工艺，以形成具有较低刻蚀速率的氮化物层，从而在后续的工艺中，能够加强对鳍片的保护力度，同时还是有效改善侧向侵蚀的问题，避免栅极导电层下方的介质材料层被消耗，提高栅极导电层与源漏层之间的隔离效果，进而确保栅极导电层和源漏层之间不会发生桥接的问题，有效改善了所形成的FINFET器件的漏电流现象。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种FINFET器件及其制备方法。
背景技术
随着半导体技术的发展，金属氧化物半导体晶体管(MOSFET)的特征尺寸也一直遵循着摩尔定律按比例持续缩小，由半导体器件作为元件的集成电路(IC)的电路集成度、性能以及功耗也不断提高。为了进一步提高半导体器件的速度，近些年来提出了不同于传统的平面型MOSFET的三维结构或非平面结构的MOSFET，即，发展出水平多面栅结构、纵向多面栅结构等三维结构。其中就包括鳍式场效应晶体管(FinField-effect transistor，FinFET)，与平面场效应晶体管相比，FINFET器件的关键尺寸由栅极结构的高度和宽度两个因素同时结构。
现有的FINFET器件包括多个鳍片和在所述鳍片的上方和两侧上覆盖有一栅极结构。即，在所述鳍片的顶壁和两侧的侧壁与栅极结构相接触的部分均构成了沟道区，使所述一个FINFET器件可同时实现多个栅的功效，从而可有效增大驱动电流，其相对于平面型晶体管而言具有更好的性能。然而，根据现有的工艺方法所形成的FINFET器件的电学性能仍不稳定，从而对FINFET器件的性能造成影响，例如，现有的FINFET器件中普遍存在漏电流的现象。
发明内容
本发明的目的在于提供一种FINFET器件的形成方法，以解决现有的形成方法中，容易导致所形成的FINFET器件存在有漏电流的问题。
为解决上述技术问题，本发明提供一种FINFET器件，包括：
提供一衬底，所述衬底中形成至少一个鳍片；
在所述衬底上形成一介质材料层，所述介质材料层覆盖所述鳍片的顶壁和侧壁；
在所述介质材料层上形成图形化的栅极导电层；
对暴露出的所述介质材料层执行氮化工艺，以使暴露出的介质材料层转变为氮化物层；
形成侧墙，所述侧墙形成在所述氮化物层上并覆盖所述栅极导电层的侧壁；以及，
执行回刻蚀工艺，以部分去除所述氮化物层和位于所述栅极导电层两侧的鳍片，以及在刻蚀后的鳍片上形成一源漏层。
可选的，对暴露出的所述介质材料层执行氮化工艺包括：在氮气的气氛中，对所述介质材料层执行热退火工艺。
可选的，对暴露出的所述介质材料层执行氮化工艺包括：在暴露出的所述介质材料层中掺杂氮离子。
可选的，在形成所述侧墙之后，以及对所述鳍片执行回刻蚀工艺之前，还包括：
执行离子注入工艺，以在所述栅极导电层两侧的鳍片中分别形成一源漏缓冲区。
可选的，在部分去除所述鳍片之后以及在形成所述源漏层之前，还包括对刻蚀后的鳍片执行清洗工艺。例如，所述清洗工艺包括HF清洗和SiCoNi清洗。
可选的，所述FINFET器件的栅极结构采用后栅工艺形成，所述栅极导电层和位于所述栅极导电层下方的所述介质材料层构成伪栅极结构；在形成所述源漏层之后，还包括：
在所述衬底上形成隔离介质层，所述隔离介质层围绕在所述伪栅极结构的外围并覆盖所述源漏层；
去除所述伪栅极结构，以形成一栅极沟槽；以及，
在所述栅极沟槽中形成栅极结构。
可选的，所述源漏层中掺杂有导电离子。
可选的所述鳍片用于形成FINFET器件的P型晶体管，所述源漏层的材质包括锗硅。
可选的，所述鳍片用于形成FINFET器件的N型晶体管，所述源漏层的材质包括磷硅。
本发明的另一目的在于，提供一种FINFET器件，包括：
衬底，所述衬底中形成有至少一个鳍片；
介质材料层，形成在所述衬底的所述鳍片上；
栅极导电层，形成在所述栅极介质层上，并且所述介质材料层中未被所述栅极导电层覆盖的部分转变为氮化物层；
侧墙，形成在所述氮化物层上并覆盖所述栅极导电层的侧壁；以及，
源漏层，形成在所述栅极导电层两侧的鳍片中。
可选的，所述FINFET器件还包括：
源漏缓冲区，形成在所述栅极导电层两侧的鳍片中，所述源漏层位于源漏缓冲区远离所述栅极导电层的一侧，并与所述源漏缓冲区连接。
可选的，所述鳍片用于构成FINFET器件的P型晶体管，所述源漏层的材质包括锗硅。
可选的，所述鳍片用于构成FINFET器件的N型晶体管，所述源漏层的材质包括磷硅。
在本发明提供的FINFET器件的形成方法中，在形成栅极导电层之后，对暴露出的介质材料层执行氮化工艺，以使暴露出的介质材料层转变为氮化物层，并且后续工艺中的刻蚀剂对所形成的氮化物层具有较小的刻蚀速率，从而可缓解氮化物层在后续的工艺中的消耗量，进而能够强化对鳍片的保护力度。以及，由于氮化物层的存在，还能够有效缓解刻蚀剂侧向侵蚀介质材料层的问题(例如，在回刻蚀鳍片时不会改善刻蚀剂侧向侵蚀介质材料层的问题)，从而可避免栅极导电层和源漏层之间相互桥架的问题，有效改善了所形成的FINFET器件的漏电流现象。
附图说明
图1a～图1d为一种FINFET器件在其制备过程中的结构示意图；
图2为本发明一实施例中的FINFET器件的形成方法的流程示意图；
图3a～图3h为本发明一实施例中的FINFET器件的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
10/100-衬底；
11/11’/110/110’-鳍片；
120-隔离结构；
20/200-介质材料层；
200’-氮化物层；
30/300-栅极导电层；
40/400-侧墙；
50/600-源漏层；
500-源漏缓冲区；
700-隔离介质层；
800a-栅极沟槽；
800-栅极结构；
810-高K介质层；
820-金属扩散阻挡层；
830-金属栅极。
具体实施方式
如背景技术所述，根据现有的制备方法所形成的FINFET器件中，存在漏电流较大的问题，从而对器件的性能造成影响。图1a～图1d为一种FINFET器件在其制备过程中的结构示意图，以下结合图1a～图1d对传统额FINFET器件的形成方法进行说明。
首先，参考图1a所示，提供一衬底10，所述衬底10中形成有至少一个鳍片11。
接着，接续参考图1a所示，在所述衬底10上形成介质材料层20，所述介质材料层20覆盖所述鳍片11的顶壁和侧壁，以对所述鳍片11进行保护，避免后续的工艺对鳍片11造成影响。
接着，参考图1b所示，在所述介质材料层20上形成图形化的栅极导电层30和侧墙40，所述侧墙40覆盖所述栅极导电层30的侧壁。此外，在形成栅极导电层30和侧墙40之后，还可进一步包括其他的工艺流程，此处不做赘述。
接着，参考图1c所示，依次刻蚀暴露出的介质材料层20和鳍片11，以部分去除介质材料层和鳍片，从而使刻蚀后的鳍片11’的高度降低。
接着，参考图1d所示，在刻蚀后的鳍片11’上生长源漏层50。
本申请的发明人通过研究发现，在形成栅极导电层30之后的后续工艺中，包括多个利用腐蚀性气体或液体的制程，该腐蚀性气体/液体会同时侵蚀鳍片11上的介质材料层20，导致在部分去除所述鳍片11之前，鳍片上的介质材料层就已经被消耗殆尽，从而使鳍片11暴露出而容易受到损伤。
另外，由于介质材料层20容易被侵蚀，进而会导致栅极导电层30下方的介质材料层20也相应的会受到侧向侵蚀的问题。以及，在依次刻蚀介质材料层20和鳍片11时，也会发生侧向侵蚀的问题，即，栅极导电层30正下方的介质材料层20和鳍片11会受到侵蚀(例如图1c的圆形虚线处)，从而使栅极导电层30从其底部暴露出。或者说，靠近栅极导电层30的介质材料层20被消耗，从而使栅极导电层20和后续形成的源漏层之间的隔离效果较差，如此一来，在后续形成在源漏层50时，则极易引发源漏层50和栅极导电层30相互桥架的现象，进而导致所形成的FINFET的漏电流现象。
为此，本发明提供了一种FINFET器件的形成方法，以加强FINFET器件的制备过程中对鳍片的保护强度，并避免在制备FINFET器件的过程中栅极导电层与源漏层之间的隔离效果较差而发生桥接的现象，有效改善所形成的FINFET器件的漏电流。
以下结合附图和具体实施例对本发明提出的FINFET器件及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例中的FINFET器件的形成方法的流程示意图，图3a～图3h为本发明一实施例中的FINFET器件的形成方法在其制备过程中的结构示意图。以下结合附图，对本实施例中的FINFET器件的形成方法进行详细说明。
首先执行步骤S100，具体参考图3a所示，提供一衬底100，所述衬底100中形成有至少一个鳍片110。其中，所述衬底100可以为硅衬底或者为锗硅衬底。
如图3a所示，本实施例中仅示意性的示出了一个鳍片110，然而应当认识到，在其他实施例中，衬底100可形成有多个鳍片110，以及相邻的鳍片110之间可利用隔离结构120相互隔离。
具体的，多个鳍片110的形成方法包括：在所述衬底100中形成多个沟槽，并由所述沟槽围绕出多个鳍片110；接着，在所述沟槽中填充隔离材料以形成隔离结构120，以利用隔离结构120隔离相邻的鳍片110。应当认识到，所述隔离材料未完成填充所述沟槽，以在衬底上定义出多个鳍片110。
接着执行步骤S200，继续参考图3a所示，在所述鳍片110上形成一介质材料层200，所述介质材料层200覆盖所述鳍片110的顶壁和侧壁。所述介质材料层200的材料例如包括氧化硅。
其中，所述介质材料层200例如可采用热氧化等工艺形成。具体的，所述热氧化工艺中，其氧气(O2)的流量例如为1slm～30slm，其氢气(H2)的流量例如为0.1slm～2slm；所述热氧化工艺可进一步在700℃～1000℃的温度中，以及1Torr～15Torr的腔体压力下进行；以及，热氧化的时间例如为5s～90s。
所述介质材料层200覆盖所述鳍片110，从而在后续的工艺中，可用于对鳍片110进行保护，以阻挡后续的工艺气体和工艺液体与所述鳍片110接触，进而避免对鳍片110造成损伤。
接着执行步骤S300，具体参考图3b所示，在所述栅极介质层200上形成栅极导电层300。其中，所述栅极导电层300为经过图形化工艺之后的膜层，因此所述栅极导电层300可暴露出部分所述介质材料层200。
可以理解的是，所述栅极导电层300和位于所述栅极导电层300正下方的介质材料层可构成栅极结构。此外，本实施例中，所述FINFET器件的栅极结构采用后栅工艺形成，则所述栅极导电层300和位于所述栅极导电层300正下方的介质材料层构成了伪栅极结构，所述伪栅极结构定义出后续需形成的栅极结构的形成区域。
接着执行步骤S400，对暴露出的所述介质材料层执行氮化工艺，以形成氮化物层200’。其中，所述氮化物层200’的氮含量大于所述介质材料层200的氮含量。
即，通过对介质材料层执行氮化工艺形成氮化物层200’之后，由于所述氮化物层200’相对于执行氮化工艺之前的介质材料层而言，具备更小的刻蚀速率，从而在后续的工艺中，即可有效缓解覆盖在片110的氮化物层200’被大量消耗的问题。如此，一方面能够加强氮化物层200’对鳍片的保护力度，确保在对鳍片110进行回刻蚀工艺之前，所述鳍片110上还覆盖有氮化物层200’；另一方面，由于氮化物层200’不容易被消耗，从而可相应的保护栅极导电层300下方的介质材料层200，即，栅极导电层300下方的介质材料层200被氮化物层200’围绕在内部，从而能够在氮化物层200’的阻挡下，避免栅极导电层300下方的介质材料层200受到侧向侵蚀而被消耗。
具体的，本实施例中，所述介质材料层为氧化硅层，则所形成的氮化物层200’即可相应为氮氧化硅层(SINO)。在后续的工艺中，例如对形成有栅极导电层300的衬底执行氢氟酸(HF)刻蚀，其中，所述氢氟酸对氮氧化硅层的刻蚀速率较小(例如小于等于
/min)，而氢氟酸对氧化硅的刻蚀速率较大(例如大于等于
/min)，即，相比于氧化硅，氢氟酸对氮氧化硅的刻蚀速率大大减小，从而可缓解氮氧化硅的消耗量。或者，在后续的工艺中还包括对对形成有栅极导电层300的衬底执行SiCoNi刻蚀，其中，SiCoNi对氧化硅的刻蚀速率例如为大于
/min，然而SiCoNi对氮氧化硅的刻蚀速率可降低至小于等于
/min，类似的，相比于氧化硅，SiCoNi对氮氧化硅的消耗量大大减小。
进一步的，对暴露出的所述介质材料层执行氮化工艺例如包括：在氮气的气氛中，对所述介质材料层执行热退火工艺。或者，在暴露出的所述介质材料层中掺杂氮离子，当然在注入氮离子之后，还可进一步执行热退火工艺。具体的，在掺杂氮离子的过程中，其氮气(N2)流量介于10sccm～300sccm，其氦气(He)流量介于20sccm～500sccm，其功率例如为600W～2000W，其腔体压力为5Torr～500mTorr。以及，在掺杂工艺之后的热退火工艺中，其退火温度为900℃～1100℃。
接着执行步骤S500，具体参考图3d所述，形成侧墙400，所述侧墙400形成在氮化物层200’上并覆盖所述栅极导电层300。具体的，所述侧墙400的材质例如包括氮化硅(SiN)等。
进一步的，所述侧墙400的形成方法例如包括：首先，在所述衬底100上沉积一侧墙材料层，所述侧墙材料层覆盖所述栅极导电层300的顶壁和侧壁，以及覆盖所述鳍片110；接着，执行回刻蚀工艺，去除侧墙材料层中位于栅极导电层300顶壁的部分，以及覆盖所述鳍片110的部分，并保留侧墙材料层中覆盖栅极导电层300侧壁的部分，以构成侧墙400。
需说明的，在刻蚀侧墙材料层中覆盖鳍片110的部分时，由于鳍片110上覆盖有氮化物层200’，从而可避免刻蚀剂侵蚀鳍片110，防止鳍片110被消耗。
继续参考图3d所示，在形成所述侧墙400之后，还包括：执行离子注入工艺，以在所述栅极导电层300两侧的鳍片110中分别形成一源漏缓冲区500。
其中，在执行离子注入工艺之后，还可进一步执行热退火工艺，以激活注入离子并使注入的离子扩散，从而使所形成的源漏缓冲区500扩展至所述栅极导电层300的下方。
接着执行步骤S600，具体参考图3e和图3f所述，执行回刻蚀工艺，以部分去除所述氮化物层200’和位于所述栅极导电层300两侧的鳍片，以及在刻蚀后的鳍片110’上形成一源漏层600。
需说明的是，由于在刻蚀过程中对氮化物层200’的刻蚀速率较小，因此能够有效缓解氮化物层200’受到侧向侵蚀的问题，即，氮化物层200’中位于侧墙400下方的部分能够被大量的保留，从而可继续对栅极导电层300下方的介质材料层200进行保护，使栅极导电层300下方的介质材料层200能够被完整的保留，有效避免了栅极导电层300从其底部暴露出的问题，以及能够确保栅极导电层300和源漏区之间具备较好的隔离效果。
进一步的，在形成所述源漏层600之前，还包括对刻蚀后的鳍片110’执行清洗工艺，所述清洗工艺可包括湿法清洗和气相干法清洗，其中，湿法清洗可采用氢氟酸(HF)溶液进行清洗，所述氢氟酸溶液例如包括49％的氢氟酸(HF)。所述气相干法清洗可例如可以为SiCoNi清洗。
具体的，可优先执行HF清洗，以去除刻蚀后的鳍片110’的表面上由于刻蚀所造成的刻蚀损伤的缺陷以及刻蚀之后的残余物等；接着，可执行气相干法清洗(例如SiCoNi清洗)，以去除刻蚀后的鳍片110’表面上的氧化物并清洁刻蚀后的鳍片110’表面上的污染物等，使刻蚀后的鳍片110’具有较好的表面形态，以利于后续的源漏层的制备。其中，所述SiCoNi清洗中，三氟化氮(NF3)气体的流量例如为3sccm～60sccm，氨气(NH3)的流量例如为10sccm～500sccm。以及，在所述SiCoNi清洗中，其清洗压力可介于1Torr～10Torr，其等离子功率优选介于15W～50W，以及清洗时间例如为3s～60s。
需说明的是，在执行HF清洗和SiCoNi清洗的过程中，虽然也有微量的侵蚀性能，然而如上所述，其对氮化物层200’的刻蚀速率较小，因此不会对氮化物层200’造成影响，进而在氮化物层200’的保护作用下也相应的可确保栅介质层210的完整性。
在对刻蚀后的鳍片110’进行清洗之后，即可在刻蚀后的鳍片110’上形成源漏层600。具体的，所述源漏层600例如可采用外延工艺形成。此外，可根据所形成的晶体管类型选择相应的材质构成所述源漏层600，例如，当所述鳍片用于形成FINFET器件的P型晶体管时，则所述源漏层600的材质可包括锗硅(SiGe)；当所述鳍片用于形成FINFET器件的N型晶体管，所述源漏层600的材质包括磷硅(SiP)或碳化硅(SiC)等。
优选的方案中，所述源漏层600还可以为掺杂有导电离子的膜层，例如，当所述鳍片用于形成FINFET器件的P型晶体管时，则所述源漏层600中还可掺杂有硼离子；当所述鳍片用于形成FINFET器件的N型晶体管，所述源漏层600中还可掺杂有磷离子。
此外，本实施例中FINFET器件的栅极结构采用后栅工艺形成，即栅极导电层300和位于所述栅极导电层300下方的介质材料层200构成了伪栅极结构。因此，在形成所述源漏层600之后，还包括如下步骤：
步骤一，具体参考图3g所示，在所述衬底100上形成隔离介质层700，所述隔离介质层700围绕在所述伪栅极结构的外围，并覆盖所述源漏层600。即，所述隔离介质层700覆盖所述侧墙400远离所述栅极电极层300的一侧。
步骤二，继续参考图3g所示，去除所述栅极导电层和介质材料层(即，去除伪栅极结构)，以形成一栅极沟槽800a。需说明的是，由于侧墙400下方还保留有部分氮化物层200’，并且在去除介质材料层200时，所述氮化物层200’不会被消耗，因此能够有效避免栅极沟槽800a和源漏区相互穿通的问题，并且，由于侧墙400下方的氮化物层200’的存在，能够有效提高后续形成的栅极结构与源漏区之间的隔离效果。
在传统的形成方法中，栅极导电层下方的介质材料层和所述侧墙400下方的介质材料层，两者的材质相同(例如，均为氧化硅)，因此，在刻蚀栅极导电层下方的介质材料层时，由于侧向侵蚀常常会导致侧墙400下方的介质材料层也被去除，从而会引发栅极沟槽和源漏区相互穿通的问题，或者，会使所形成的栅极结构与源漏区之间的隔离效果较差，极易导致源漏区中的离子游离至栅极结构中，进而使所形成的FINFET器件产生较大的漏电流现象。
可见，相比于传统的形成方法，本实施例中，通过对介质材料层中非对应栅极导电层的部分进行氮化处理，以形成氮化物层200’，不仅在形成源漏层600时，能够改善由源漏区至栅极方向的侧向侵蚀问题，并且在形成栅极结构时，还能够进一步改善由栅极至源漏区方向的侧向侵蚀问题，从而使最终所形成的栅极结构和源漏层之间具有较好的隔离性能，减小漏电流现象。
步骤三，具体参考图3h所示，在所述栅极沟槽800a中形成栅极结构800。所述栅极结构800例如包括：依次形成在栅极沟槽800a中的高K介质层810、金属扩散阻挡层820和金属栅极830。
基于以上所述的FINFET器件的形成方法，本发明还提供了一种FINFET器件，例如可参考图3f所示，所述FINFET器件包括：
衬底100，所述衬底100中形成有至少一个鳍片110’；
介质材料层200，形成在所述衬底100的所述鳍片110’上；
氮化物层200’，形成在所述衬底100的所述鳍片110’上，并位于所述介质材料层200的外围
栅极导电层300，形成在所述介质材料层200上，并且所述栅极导电层300未覆盖所述氮化物层200’；
侧墙400，形成在所述氮化物层200’上并覆盖所述栅极导电层300的侧壁；以及，
源漏层600，形成在所述栅极导电层300两侧的鳍片110’中。
进一步的，所述FINFET器件还包括源漏缓冲区500，所述源漏缓冲区500形成在所述栅极导电层300两侧的鳍片110’中，并且所述源漏层600位于源漏缓冲区500远离所述栅极导电层300的一侧，并与所述源漏缓冲区500连接。
其中，所述源漏层600的材质可根据其所构成的晶体管的类型选择相应的材质。例如，当所述鳍片用于构成FINFET器件的P型晶体管(可以理解为源漏层用于构成P型晶体管)，所述源漏层600的材质包括锗硅；当所述鳍片用于构成FINFET器件的N型晶体管，所述源漏层600的材质包括磷硅。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (14)
1.一种FINFET器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有至少一个鳍片；
在所述衬底上形成一介质材料层，所述介质材料层覆盖所述鳍片的顶壁和侧壁；
在所述介质材料层上形成栅极导电层，所述栅极导电层暴露出部分所述介质材料层；
对暴露出的所述介质材料层执行氮化工艺，以使暴露出的介质材料层转变为氮化物层，所述氮化物层的氮含量大于所述介质材料层的氮含量；
形成侧墙，所述侧墙形成在所述氮化物层上并覆盖所述栅极导电层的侧壁；以及，
执行回刻蚀工艺，以部分去除所述氮化物层和位于所述栅极导电层两侧的鳍片，以使刻蚀后的鳍片产生有内陷区域，以及在刻蚀后的鳍片的内陷区域中形成一源漏层。
2.如权利要求1所述的FINFET器件的制备方法，其特征在于，对暴露出的所述介质材料层执行氮化工艺包括：在氮气的气氛中，对所述介质材料层执行热退火工艺。
3.如权利要求1所述的FINFET器件的制备方法，其特征在于，对暴露出的所述介质材料层执行氮化工艺包括：在暴露出的所述介质材料层中掺杂氮离子。
4.如权利要求1所述的FINFET器件的制备方法，其特征在于，在形成所述侧墙之后，以及对所述鳍片执行回刻蚀工艺之前，还包括：
执行离子注入工艺，以在所述栅极导电层两侧的鳍片中分别形成一源漏缓冲区。
5.如权利要求1所述的FINFET器件的制备方法，其特征在于，在部分去除所述鳍片之后以及在形成所述源漏层之前，还包括对刻蚀后的鳍片执行清洗工艺。
6.如权利要求5所述的FINFET器件的制备方法，其特征在于，所述清洗工艺包括湿法清洗和气相干法清洗。
7.如权利要求1所述的FINFET器件的制备方法，其特征在于，所述FINFET器件的栅极结构采用后栅工艺形成，所述栅极导电层和位于所述栅极导电层下方的所述介质材料层构成伪栅极结构；在形成所述源漏层之后，还包括：
在所述衬底上形成隔离介质层，所述隔离介质层围绕在所述伪栅极结构的外围并覆盖所述源漏层；
去除所述伪栅极结构，以形成一栅极沟槽；以及，
在所述栅极沟槽中形成栅极结构。
8.如权利要求1所述的FINFET器件的制备方法，其特征在于，所述源漏层中掺杂有导电离子。
9.如权利要求1所述的FINFET器件的制备方法，其特征在于，所述鳍片用于形成FINFET器件的P型晶体管，所述源漏层的材质包括锗硅。
10.如权利要求1所述的FINFET器件的制备方法，其特征在于，所述鳍片用于形成FINFET器件的N型晶体管，所述源漏层的材质包括磷硅。
11.一种FINFET器件，其特征在于，包括：
衬底，所述衬底中形成有至少一个鳍片；
介质材料层，形成在所述衬底的所述鳍片上；
氮化物层，形成在所述衬底的所述鳍片上，并位于所述介质材料层的外围；
栅极导电层，形成在所述介质材料层上，并且所述栅极导电层未覆盖所述氮化物层；
侧墙，形成在所述氮化物层上并覆盖所述栅极导电层的侧壁；以及，
源漏层，形成在所述栅极导电层两侧的鳍片中。
12.如权利要求11所述的FINFET器件，其特征在于，还包括：
源漏缓冲区，形成在所述栅极导电层两侧的鳍片中，所述源漏层位于源漏缓冲区远离所述栅极导电层的一侧，并与所述源漏缓冲区连接。
13.如权利要求11所述的FINFET器件，其特征在于，所述鳍片用于构成FINFET器件的P型晶体管，所述源漏层的材质包括锗硅。
14.如权利要求11所述的FINFET器件，其特征在于，所述鳍片用于构成FINFET器件的N型晶体管，所述源漏层的材质包括磷硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810570125.6A CN110571266B (zh) | 2018-06-05 | 2018-06-05 | Finfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810570125.6A CN110571266B (zh) | 2018-06-05 | 2018-06-05 | Finfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110571266A CN110571266A (zh) | 2019-12-13 |
| CN110571266B true CN110571266B (zh) | 2023-03-14 |
Family
ID=68772289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810570125.6A Active CN110571266B (zh) | 2018-06-05 | 2018-06-05 | Finfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571266B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896033B (zh) * | 2018-09-13 | 2023-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2652108B2 (ja) * | 1991-09-05 | 1997-09-10 | 三菱電機株式会社 | 電界効果トランジスタおよびその製造方法 |
| JPH0964362A (ja) * | 1995-08-21 | 1997-03-07 | Ricoh Co Ltd | Ｍｏｓ型半導体装置とその製造方法 |
| JPH1079506A (ja) * | 1996-02-07 | 1998-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP5232261B2 (ja) * | 2011-03-25 | 2013-07-10 | 株式会社東芝 | 電界効果トランジスタ及びその製造方法 |
-
2018
- 2018-06-05 CN CN201810570125.6A patent/CN110571266B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110571266A (zh) | 2019-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11626508B2 (en) | Structure of a fin field effect transistor (FinFET) | |
| KR100772114B1 (ko) | 반도체 소자의 제조방법 | |
| US11133401B2 (en) | Fin structures having varied fin heights for semiconductor device | |
| CN107799591A (zh) | Ldmos及其形成方法 | |
| CN109979880B (zh) | 半导体结构及其形成方法 | |
| CN101677088A (zh) | 半导体装置的制造方法 | |
| US9865709B2 (en) | Selectively deposited spacer film for metal gate sidewall protection | |
| CN113594039B (zh) | 半导体结构及其形成方法 | |
| TW201916122A (zh) | 半導體元件的製造方法 | |
| TWI759878B (zh) | 半導體元件及其製造方法 | |
| CN106952816B (zh) | 鳍式晶体管的形成方法 | |
| CN107039272B (zh) | 鳍式晶体管的形成方法 | |
| US10741672B2 (en) | Gate structure for semiconductor device | |
| CN109148296B (zh) | 半导体结构及其形成方法 | |
| CN110571266B (zh) | Finfet器件及其制备方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| KR20090103055A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| CN106409765B (zh) | 半导体结构及其形成方法 | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| CN110571259B (zh) | Finfet器件及其制备方法 | |
| CN113838934A (zh) | 半导体结构及其形成方法 | |
| CN115863396B (zh) | 一种半导体器件及其制作方法 | |
| CN112864016B (zh) | 半导体结构及其形成方法 | |
| CN110034069B (zh) | 半导体结构及其形成方法 | |
| CN109994548B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |