CN110571259B - Finfet器件及其制备方法 - Google Patents
Finfet器件及其制备方法 Download PDFInfo
- Publication number
- CN110571259B CN110571259B CN201810570891.2A CN201810570891A CN110571259B CN 110571259 B CN110571259 B CN 110571259B CN 201810570891 A CN201810570891 A CN 201810570891A CN 110571259 B CN110571259 B CN 110571259B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- dielectric material
- finfet device
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000003989 dielectric material Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 abstract description 6
- 125000006850 spacer group Chemical group 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种FINFET器件及其形成方法。在形成栅极导电层之后，去除介质材料层中覆盖鳍片顶壁且未被栅极导电层覆盖的部分，以缓解栅极导电层下方的介质材料层受到侧向侵蚀的问题，并利用侧墙同时覆盖栅极导电层和栅极介质层，从而在后续刻蚀鳍片时，能够进一步避免栅极介质层被刻蚀消耗的问题。如此，即可防止栅极导电层从其底部暴露出，进而确保栅极导电层和源漏层之间不会发生桥接的问题，有效改善了所形成的FINFET器件的漏电流现象。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种FINFET器件及其制备方法。
背景技术
随着半导体技术的发展，金属氧化物半导体晶体管(MOSFET)的特征尺寸也一直遵循着摩尔定律按比例持续缩小，由半导体器件作为元件的集成电路(IC)的电路集成度、性能以及功耗也不断提高。为了进一步提高半导体器件的速度，近些年来提出了不同于传统的平面型MOSFET的三维结构，即，发展出水平多面栅结构、纵向多面栅结构等三维结构。其中就包括鳍式场效应晶体管(FinField-effect transistor，FINFET)，与平面场效应晶体管相比，FINFET器件的关键尺寸由栅极结构的高度和宽度两个因素同时结构。
现有的FINFET器件包括多个鳍片和在所述鳍片的上方和两侧上覆盖的一栅极结构。即，在所述鳍片的顶壁和两侧的侧壁与栅极结构相接触的部分均构成了沟道区，使所述一个FINFET器件可同时实现多个栅的功效，从而可有效增大驱动电流，其相对于平面型晶体管而言具有更好的性能。然而，根据现有的工艺方法所形成的FINFET器件的电学性能仍不稳定，从而对FINFET器件的性能造成影响，例如，现有的FINFET器件中普遍存在漏电流的现象。
发明内容
本发明的目的在于提供一种FINFET器件的形成方法，以解决现有的形成方法中，容易导致所形成的FINFET器件存在有漏电流的问题。
为解决上述技术问题，本发明提供一种FINFET器件，包括：
提供一衬底，所述衬底中形成至少一个鳍片；
在所述衬底上形成一介质材料层，所述介质材料层覆盖所述鳍片的顶壁和侧壁；
在所述栅极介质层上形成图形化的栅极导电层；
对所述介质材料层执行回刻蚀工艺，以去除所述介质材料层中覆盖在所述鳍片顶壁且未被所述栅极导电层覆盖的部分，所述介质材料层中位于所述栅极导电层下方的部分构成栅极介质层；
形成侧墙，所述侧墙覆盖所述栅极导电层和所述栅极介质层的侧壁；以及，
对所述鳍片执行回刻蚀工艺，以部分去除位于所述栅极导电层两侧的鳍片，并在刻蚀后的鳍片上形成一源漏层。
可选的，对所述介质材料层执行回刻蚀工艺之后，所述介质材料层中覆盖所述鳍片侧壁的部分仍被保留，以构成阻挡介质层；并且，在形成所述侧墙之后，以及对所述鳍片执行回刻蚀工艺之前，还包括：
执行离子注入工艺，以在所述栅极导电层两侧的鳍片中分别形成一源漏缓冲区。
可选的，对所述介质材料层执行的回刻蚀工艺为采用各向异性刻蚀工艺，以沿着高度方向垂向消耗所述介质材料层。
可选的，在部分去除所述鳍片之后以及在形成所述源漏层之前，还包括对刻蚀后的鳍片执行清洗工艺。例如，所述清洗工艺包括HF清洗和SiCoNi 清洗。
可选的，所述FINFET器件的栅极结构采用后栅工艺形成，所述栅极导电层和所述介质材料层构成伪栅极结构，用于定义出后续需形成的所述栅极结构的形成区域。
可选的，所述鳍片用于形成FINFET器件的P型晶体管，所述源漏层的材质包括锗硅。
可选的，所述鳍片用于形成FINFET器件的N型晶体管，所述源漏层的材质包括磷硅。
本发明的另一目的在于，提供一种FINFET器件，包括：
衬底，所述衬底中形成有至少一个鳍片；
栅极介质层，形成在所述衬底的所述鳍片上；
栅极导电层，形成在所述栅极介质层上；
侧墙，覆盖所述栅极导电层和所述栅极介质层的侧壁；以及，
源漏层，形成在所述栅极导电层两侧的鳍片中。
可选的，所述FINFET器件还包括：
源漏缓冲区，形成在所述栅极导电层两侧的鳍片中，所述源漏层位于源漏缓冲区远离所述栅极导电层的一侧，并与所述源漏缓冲区连接。
可选的，所述鳍片用于构成FINFET器件的P型晶体管，所述源漏层的材质包括锗硅。
可选的，所述鳍片用于构成FINFET器件的N型晶体管，所述源漏层的材质包括磷硅。
在本发明提供的FINFET器件的形成方法中，在形成侧墙之前，优先利用回刻蚀工艺，去除介质材料层中覆盖在所述鳍片顶壁且未被所述栅极导电层覆盖的部分，以缓解栅极导电层下方的介质材料层受到刻蚀损伤的问题，从而可完整的保留栅极导电层正下方的栅极介质层，并使后续形成的侧墙能够同时覆盖栅极导电层和栅极介质层的侧壁，以利用侧墙保护栅极介质层，或者说可以利用侧墙和栅极介质层从栅极导电层的底部包覆栅极导电层。如此一来，在后续刻蚀鳍片时，可避免栅极介质层被侧向侵蚀，防止栅极导电层暴露出，进而确保栅极导电层和源漏层之间不会发生桥接的问题，有效改善了所形成的FINFET器件的漏电流现象。
附图说明
图1a～图1d为一种FINFET器件在其制备过程中的结构示意图；
图2为本发明一实施例中的FINFET器件的形成方法的流程示意图；
图3a～图3f为本发明一实施例中的FINFET器件的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
10/100-衬底；
11/11’/110/110’-鳍片；
120-隔离结构；
20/200-介质材料层；
210/栅极介质层；
220-阻挡介质层；
30/300-栅极导电层；
40/400-侧墙；
50/600-源漏层；
500-源漏缓冲区。
具体实施方式
如背景技术所述，根据现有的制备方法所形成的FINFET器件中，存在漏电流较大的问题，从而对器件的性能造成影响。图1a～图1d为一种FINFET 器件在其制备过程中的结构示意图，以下结合图1a～图1d对传统额FINFET 器件的形成方法进行说明。
首先，参考图1a所示，提供一衬底10，所述衬底10中形成有至少一个鳍片11。
接着，接续参考图1a所示，在所述衬底10上形成介质材料层20，所述介质材料层20覆盖所述鳍片11的顶壁和侧壁。
接着，参考图1b所示，在所述介质材料层20上形成图形化的栅极导电层30和侧墙40，所述侧墙40覆盖所述栅极导电层30的侧壁。
接着，执行离子注入工艺，以在鳍片11中形成源漏缓冲区，由于在鳍片11的表面上覆盖有介质材料层20，从而可阻挡注入的离子溢出。
接着，参考图1c所示，依次刻蚀暴露出的介质材料层20和鳍片11，以部分去除介质材料层和鳍片，从而使刻蚀后的鳍片11’的高度降低。
接着，参考图1d所示，在刻蚀后的鳍片11’上生长源漏层50。
本申请的发明人通过研究发现，在依次刻蚀介质材料层20和鳍片11 时，常常会发生侧向侵蚀的问题，即，栅极导电层30正下方的介质材料层 20和鳍片11会受到侵蚀(例如图1c的圆形虚线处)，从而使栅极导电层30从其底部暴露出。如此一来，在后续形成在源漏层50时，则极易引发源漏层50和栅极导电层30相互桥架的现象，进而导致所形成的FINFET的漏电流现象。
为此，本发明提供了一种FINFET器件的形成方法，以避免在制备FINFET 器件的过程中栅极导电层暴露出而与源漏层发生桥接的现象，有效改善所形成的FINFET器件的漏电流。
以下结合附图和具体实施例对本发明提出的FINFET器件及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例中的FINFET器件的形成方法的流程示意图，图 3a～图3f为本发明一实施例中的FINFET器件的形成方法在其制备过程中的结构示意图。以下结合附图，对本实施例中的FINFET器件的形成方法进行详细说明。
首先执行步骤S100，具体参考图3a所示，提供一衬底100，所述衬底 100中形成有至少一个鳍片110。本实施例中仅示意性的示出了一个鳍片，然而应当认识到，在其他实施例中，衬底100可形成有多个鳍片110，以及相邻的鳍片110之间可利用隔离结构120相互隔离。
具体的，多个鳍片110的形成方法包括：在所述衬底100中形成多个沟槽，并由所述沟槽围绕出多个鳍片110；接着，在所述沟槽中填充隔离材料以形成隔离结构120，以利用隔离结构120隔离相邻的鳍片110。应当认识到，所述隔离材料未完成填充所述沟槽，以在衬底上定义出多个鳍片 110。
接着执行步骤S200，继续参考图3a所示，在所述鳍片110上形成一介质材料层200，所述介质材料层200覆盖所述鳍片110的顶壁和侧壁。具体的，所述介质材料层200例如可采用热氧化等工艺形成。
其中，所述介质材料层200中覆盖所述鳍片110侧壁的部分，可用于在后续的离子注入工艺中，对注入到鳍片中的注入离子进行阻挡，以避免注入的离子溢出。
接着执行步骤S300，具体参考图3b所示，在所述介质材料层200上形成栅极导电层300。其中，所述栅极导电层300为经过图形化工艺之后的膜层，因此所述栅极导电层300可暴露出部分所述介质材料层200。
可以理解的是，所述栅极导电层300和位于所述栅极导电层300正下方的介质材料层构成了栅极结构。此外，当采用后栅工艺形成所述FINFET 器件时，则所述栅极导电层300和位于所述栅极导电层300正下方的介质材料层构成了伪栅极结构，所述伪栅极结构定义出后续需形成的栅极结构的形成区域。
接着执行步骤S300，具体参考图3c所示，对所述介质材料层200执行回刻蚀工艺，以去除所述介质材料层200中覆盖所述鳍片110顶壁且未被所述栅极导电层300覆盖的部分。其中，所述介质材料层中位于所述栅极导电层300下方的部分构成栅极介质层210。
即，利用回刻蚀工艺时，能够去除介质材料层中位于鳍片顶壁且未被所述栅极导电层300的部分，并能够有效改善侧向侵蚀的问题，防止栅极导电层300正下方的栅极介质层210被消耗，避免了栅极导电层300从其下方暴露出的问题。此外，即使在回刻蚀的过程中也会发生侧向侵蚀的问题，然而由于介质材料层的厚度较薄，因此回刻蚀的时间较短，从而使回刻蚀的量大大减小，而不会对栅极导电层300正下方的栅极介质层210造成影响。
优选的方案中，对所述介质材料层执行的回刻蚀工艺为采用各向异性刻蚀工艺，以沿着高度方向垂向消耗所述介质材料层。如此一来，能够更进一步改善介质材料层被侧向侵蚀的问题，确保栅极导电层300正下方的栅极介质层210的完整性。
进一步的，所述介质材料层中覆盖所述鳍片110侧壁的部分仍被保留以构成阻挡介质层220，从而在后续的离子注入工艺中，用于阻挡注入的离子溢出。可见，在对介质材料层执行回刻蚀工艺时，不会使暴露出的介质材料层全部被去除，而是能够使介质材料层中位于鳍片110侧壁的部分仍被保留，从而可保证后续的离子注入的品质。
接着执行步骤S400，具体参考图3d所述，形成侧墙400，所述侧墙 400覆盖所述栅极导电层300和所述栅极介质层210的侧壁。具体的，所述侧墙400的材质例如包括氮化硅(SiN)等。
即，利用所述侧墙400保护栅极导电层300和所述栅极介质层210，可以理解为，所述侧墙400和所述栅极介质层210在栅极导电层300的底部相互连接，从而可利用侧墙400和栅极介质层210从栅极导电层300的底部包覆所述栅极导电层300，避免栅极导电层300从其底部暴露出。
此外，如上所述，即使在回刻蚀介质材料层而形成栅极介质层210时，所述栅极介质层210存在轻微的侧向侵蚀而形成有微小的空洞的问题，然而在形成侧墙400时，所述侧墙400能够填充所述空洞而覆盖所述栅极介质层210的侧壁，如此仍然能够避免栅极导电层300暴露出。
继续参考图3d所示，在形成所述侧墙400之后，还包括：执行离子注入工艺，以在所述栅极导电层300两侧的鳍片110中分别形成一源漏缓冲区500。
其中，在执行离子注入工艺之后，还可进一步执行热退火工艺，以激活注入离子并使注入的离子扩散，从而使所形成的源漏缓冲区500扩展至所述栅极导电层300的下方。
如上所述，位于鳍片110侧壁上的介质材料层被保留而构成阻挡介质层220，在所述阻挡介质层220的阻挡作用下，能够避免注入的离子溢出。在传统的形成工艺中，在执行离子注入工艺以形成源漏缓冲区时，所述鳍片的顶壁和侧壁上均覆盖有介质材料层，以避免离子溢出。然而，本申请的发明人通过研究发现，注入到鳍片110中的离子其发生溢出的主要位置在鳍片110的侧壁区域，因此当鳍片110侧壁上覆盖有阻挡介质层220时，仍然能够保证离子注入的品质。
接着执行步骤S500，具体参考图3e和图3f所述，对所述鳍片110执行回刻蚀工艺，以部分去除位于所述栅极导电层300两侧的鳍片，并在刻蚀后的鳍片100’上形成一源漏层600。
需说明的是，由于所述栅极导电层300下方具有完整的栅极介质层 210，并且栅极介质层210还受到了侧墙400的保护，因此，在利用刻蚀剂对所述鳍片110执行回刻蚀的过程中，刻蚀剂无法侵蚀到所述栅极介质层 210，从而可避免栅极导电层300从其底部暴露出。
进一步的，在形成所述源漏层600之前，还包括对刻蚀后的鳍片110’执行清洗工艺，所述清洗工艺可包括氢氟酸(HF)清洗和SiCoNi清洗。
具体的，可优先执行HF清洗，以去除刻蚀后的鳍片110’的表面上由于刻蚀所造成的刻蚀损伤的缺陷；接着，可执行SiCoNi清洗，以对刻蚀后的鳍片110’进行表面修饰，使刻蚀后的鳍片110’具有较好的表面形态，以利于后续的源漏层的制备。其中，所述SiCoNi清洗中，三氟化氮(NF3) 气体的流量例如为3sccm～60sccm，氨气(NH3)的流量例如为 10sccm～500sccm。以及，在所述SiCoNi清洗中，其清洗压力可介于1Torr ～50Torr，其等离子功率优选介于5W～50W，其清洗温度介于5℃～40℃，以及清洗时间例如为3s～60s。
在对刻蚀后的鳍片110’进行清洗之后，即可在刻蚀后的鳍片110’上形成源漏层600。具体的，所述源漏层600例如可采用外延工艺形成。此外，可根据所形成的晶体管类型选择相应的材质构成所述源漏层600，例如，当所述鳍片用于形成FINFET器件的P型晶体管时，则所述源漏层600 的材质可包括锗硅(SiGe)；当所述鳍片用于形成FINFET器件的N型晶体管，所述源漏层600的材质包括磷硅(SiP)。
基于以上所述的FINFET器件的形成方法，本发明还提供了一种FINFET 器件，例如可参考图3f所示，所述FINFET器件包括：
衬底100，所述衬底100中形成有至少一个鳍片110’；
栅极介质层210，形成在所述衬底100的所述鳍片110’上；
栅极导电层300，形成在所述栅极介质层210上；
侧墙400，覆盖所述栅极导电层300和所述栅极介质层210的侧壁；以及，
源漏层600，形成在所述栅极导电层300两侧的鳍片110’中。
进一步的，所述FINFET器件还包括源漏缓冲区500，所述源漏缓冲区 500形成在所述栅极导电层300两侧的鳍片110’中，并且所述源漏层600 位于源漏缓冲区500远离所述栅极导电层300的一侧，并与所述源漏缓冲区500连接。
其中，所述源漏层600的材质可根据其所构成的晶体管的类型选择相应的材质。例如，当所述鳍片用于构成FINFET器件的P型晶体管(可以理解为源漏层用于构成P型晶体管)，所述源漏层600的材质包括锗硅；当所述鳍片用于构成FINFET器件的N型晶体管，所述源漏层600的材质包括磷硅。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种FINFET器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有至少一个鳍片；
在所述衬底上形成一介质材料层，所述介质材料层覆盖所述鳍片的顶壁和侧壁；
在所述介质材料层上形成栅极导电层，所述栅极导电层暴露出部分所述介质材料层；
对所述介质材料层执行回刻蚀工艺，以去除所述介质材料层中覆盖在所述鳍片顶壁且未被所述栅极导电层覆盖的部分，所述介质材料层中位于所述栅极导电层下方的部分构成栅极介质层，所述介质材料层中覆盖所述鳍片侧壁的部分仍被保留以构成阻挡介质层；
形成侧墙，所述侧墙覆盖所述栅极导电层和所述栅极介质层的侧壁；
执行离子注入工艺，以在所述栅极导电层两侧的鳍片中分别形成源漏缓冲区；以及，
对所述鳍片执行回刻蚀工艺，以部分去除位于所述栅极导电层两侧的鳍片，并在刻蚀后的鳍片上形成一源漏层。
2.如权利要求1所述的FINFET器件的制备方法，其特征在于，对所述介质材料层执行的回刻蚀工艺为采用各向异性刻蚀工艺，以沿着高度方向垂向消耗所述介质材料层。
3.如权利要求1所述的FINFET器件的制备方法，其特征在于，在部分去除所述鳍片之后以及在形成所述源漏层之前，还包括对刻蚀后的鳍片执行清洗工艺。
4.如权利要求3所述的FINFET器件的制备方法，其特征在于，所述清洗工艺包括HF清洗和SiCoNi清洗。
5.如权利要求1所述的FINFET器件的制备方法，其特征在于，所述FINFET器件的栅极结构采用后栅工艺形成，所述栅极导电层和所述介质材料层构成伪栅极结构，用于定义出后续需形成的所述栅极结构的形成区域。
6.如权利要求1所述的FINFET器件的制备方法，其特征在于，所述鳍片用于形成FINFET器件的P型晶体管，所述源漏层的材质包括锗硅。
7.如权利要求1所述的FINFET器件的制备方法，其特征在于，所述鳍片用于形成FINFET器件的N型晶体管，所述源漏层的材质包括磷硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810570891.2A CN110571259B (zh) | 2018-06-05 | 2018-06-05 | Finfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810570891.2A CN110571259B (zh) | 2018-06-05 | 2018-06-05 | Finfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110571259A CN110571259A (zh) | 2019-12-13 |
| CN110571259B true CN110571259B (zh) | 2023-04-07 |
Family
ID=68771844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810570891.2A Active CN110571259B (zh) | 2018-06-05 | 2018-06-05 | Finfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571259B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102171794A (zh) * | 2008-12-11 | 2011-08-31 | 英特尔公司 | 用于应变半导体器件的渐变高锗化合物膜 |
| TW201340280A (zh) * | 2012-03-23 | 2013-10-01 | Taiwan Semiconductor Mfg | 半導體元件的接觸結構、金氧半場效電晶體、與製作半導體元件的方法 |
| TW201344913A (zh) * | 2012-04-25 | 2013-11-01 | Taiwan Semiconductor Mfg | 場效電晶體、半導體元件及場效電晶體之製作方法 |
| CN105428237A (zh) * | 2014-08-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
-
2018
- 2018-06-05 CN CN201810570891.2A patent/CN110571259B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102171794A (zh) * | 2008-12-11 | 2011-08-31 | 英特尔公司 | 用于应变半导体器件的渐变高锗化合物膜 |
| TW201340280A (zh) * | 2012-03-23 | 2013-10-01 | Taiwan Semiconductor Mfg | 半導體元件的接觸結構、金氧半場效電晶體、與製作半導體元件的方法 |
| TW201344913A (zh) * | 2012-04-25 | 2013-11-01 | Taiwan Semiconductor Mfg | 場效電晶體、半導體元件及場效電晶體之製作方法 |
| CN105428237A (zh) * | 2014-08-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110571259A (zh) | 2019-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772114B1 (ko) | 반도체 소자의 제조방법 | |
| US9799564B2 (en) | Semiconductor structure having contact holes between sidewall spacers and fabrication method there of | |
| KR101466846B1 (ko) | Ｍｏｓ 트랜지스터 및 그 형성 방법 | |
| JP2007073831A (ja) | 半導体装置の製造方法 | |
| CN104733315A (zh) | 半导体结构的形成方法 | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| CN104425520A (zh) | 半导体器件及形成方法 | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN110571259B (zh) | Finfet器件及其制备方法 | |
| CN110571266B (zh) | Finfet器件及其制备方法 | |
| US8198161B2 (en) | Vertical transistor and method for forming the same | |
| CN114497215A (zh) | 半导体结构及其形成方法 | |
| CN113838934A (zh) | 半导体结构及其形成方法 | |
| CN109841527B (zh) | 半导体结构及其形成方法 | |
| CN117672856A (zh) | 半导体结构的形成方法 | |
| KR20080029266A (ko) | 반도체 소자의 제조방법 | |
| CN114203697A (zh) | 半导体结构及其形成方法 | |
| CN114242589A (zh) | 半导体结构的形成方法 | |
| KR100861280B1 (ko) | 반도체 소자의 제조방법 | |
| CN116959986A (zh) | 半导体结构的形成方法 | |
| CN114497214A (zh) | 半导体结构及其形成方法 | |
| CN114530379A (zh) | 半导体结构的形成方法 | |
| CN115692415A (zh) | 半导体结构及其形成方法 | |
| KR100833594B1 (ko) | 모스펫 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |