CN116959986A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN116959986A
CN116959986A CN202210405828.XA CN202210405828A CN116959986A CN 116959986 A CN116959986 A CN 116959986A CN 202210405828 A CN202210405828 A CN 202210405828A CN 116959986 A CN116959986 A CN 116959986A
Authority
CN
China
Prior art keywords
layer
forming
gate
dielectric layer
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210405828.XA
Other languages
English (en)
Inventor
李凤美
李政宁
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210405828.XA priority Critical patent/CN116959986A/zh
Publication of CN116959986A publication Critical patent/CN116959986A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区和第二区；在衬底上形成介质层、第一侧墙、第二侧墙、第一栅介质层及第二栅介质层；在介质层上和第一栅极开口内形成暴露出第二栅极开口的牺牲层；对第二侧墙进行补偿处理，在各个第二侧墙内掺杂补偿离子，使得刻蚀工艺对各个第二侧墙的刻蚀速率差在预设范围内。通过在各个第二侧墙内掺杂补偿离子，以弥补若干第二侧墙因前序制程所带来的材料差异，提高在刻蚀第二栅介质层时，对各个第二侧墙的刻蚀均一性，进而保证被去除的各个第二侧墙的高度保持均衡，使得后续形成的第二栅极层的高度保持均衡，以此减少在第二区上形成的各个晶体管结构的性能差异，以提升最终形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一， MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构， 所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面 的栅电极层；位于栅极结构两侧半导体衬底上的轻掺杂区和位于栅极结构两 侧半导体衬底上的源漏区。
形成所述MOS晶体管的方法为：提供半导体衬底，在所述半导体衬底表 面形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层以及栅 介质层表面的栅电极层；在所述栅极结构侧壁表面形成偏移侧墙，以偏移侧 墙和栅极结构为掩膜，对栅极结构两侧的半导体衬底进行轻掺杂漏(Lightly Doped Drain，LDD)注入，形成轻掺杂区；在偏移侧墙表面形成间隙侧墙；以 栅极结构、偏移侧墙和间隙侧墙为掩膜，对栅极结构两侧的半导体衬底进行 源漏区注入工艺，形成源漏区。
然而，现有技术中形成的MOS晶体管的性能和可靠性较差。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提升半导 体结构的性能。
为解决上述问题，本发明的技术方案提供一种半导体结构的形成方法， 包括：提供衬底，所述衬底包括第一区和第二区；在所述衬底上形成介质层， 所述介质层内具有位于所述第一区上的第一栅极开口、以及位于所述第二区 上的第二栅极开口，所述第一栅极开口侧壁具有第一侧墙，所述第二栅极开 口侧壁具有第二侧墙，所述第一栅极开口底部具有第一栅介质层，所述第二 栅极开口底部具有第二栅介质层；在所述介质层上、所述第一栅极开口内以 及所述第二栅极开口内形成初始牺牲层；对所述初始牺牲层进行图形化处理， 在所述介质层上和所述第一栅极开口内形成暴露出所述第二栅极开口的牺牲 层；以所述牺牲层为掩膜，对所述第二侧墙进行补偿处理，在各个所述第二 侧墙内掺杂补偿离子；在所述补偿处理之后，刻蚀所述第二栅介质层，刻蚀 工艺对各个所述第二侧墙的刻蚀速率差在预设范围内。
可选的，对所述初始牺牲层进行图形化处理包括：在所述初始牺牲层上 形成图形化层，所述图形化层暴露出位于所述第二区上的所述初始牺牲层的 顶部表面；以所述图形化层为掩膜，采用等离子体刻蚀处理，去除位于所述 第二区上的所述初始牺牲层，形成所述牺牲层。
可选的，在所述等离子体刻蚀处理之后，残留于所述第二侧墙内的离子 包括：氮离子和氢离子中的一种或多种。
可选的，在各个所述第二侧墙内掺杂的补偿离子包括：氮离子和氢离子 中的一种或多种。
可选的，在所述补偿处理之后，各个所述第二侧墙内残留的离子体和掺 杂的补偿离子的浓度范围为：0％～80％。
可选的，所述等离子体刻蚀处理中的等离子体包括：NH3、NF3、N2和 H2中的一种或多种；所述等离子体刻蚀处理中的惰性气体包括：He和Ar中 的一种或多种。
可选的，所述补偿处理中的等离子体包括：NH3、NF3、N2和H2中的一 种或多种；所述等离子体刻蚀处理中的惰性气体包括：He和Ar中的一种或 多种。
可选的，所述第一侧墙和所述第二侧墙的材料包括：低K材料；所述低 K材料包括：SiOC、SiOCN或SiBCN。
可选的，所述介质层、所述第一侧墙、所述第二侧墙、所述第一栅介质 层、第二栅介质层、第一栅极开口以及第二栅极开口的形成方法包括：在所 述衬底上形成若干所述第一栅介质层和若干所述第二栅介质层，若干所述第 一栅介质层位于所述第一区，若干所述第二栅介质层位于所述第二区；在所 述第一栅介质层上形成第一伪栅层、以及在所述第二栅介质层上形成第二伪 栅层；在所述第一栅介质层和所述第一伪栅层的侧壁形成所述第一侧墙、以 及在所述第二栅介质层和所述第二伪栅层的侧壁形成所述第二侧墙；在所述衬底上形成所述介质层，所述介质层覆盖所述第一伪栅层和所述第二伪栅层 的侧壁；去除若干所述第一伪栅层和若干所述第二伪栅层，在所述介质层内 形成若干所述第一栅极开口和若干所述第二栅极开口。
可选的，在形成所述介质层、所述第一侧墙、所述第二侧墙、所述第一 栅介质层以及所述第二栅介质层的过程中还包括：以所述第一侧墙、第二侧 墙、第一伪栅层和第二伪栅层为掩膜，分别刻蚀所述第一区和所述第二区， 在所述第一区内形成第一源漏开口，在所述第二区内形成第二源漏开口；在 所述第一源漏开口内形成第一源漏掺杂层、以及在所述第二源漏开口内形成 第二源漏掺杂层。
可选的，所述初始牺牲层的材料包括：光刻胶。
可选的，在去除所述第二栅介质层之后，还包括：去除所述牺牲层；在 去除所述牺牲层之后，在所述第一栅极开口内形成第一栅极层，由所述第一 栅介质层、第一侧墙以及第一栅极层构成第一栅极结构；在所述第二栅极开 口内形成第二栅极层，由所述第二侧墙以及所述第二栅极层构成第二栅极结 构。
可选的，去除所述牺牲层的工艺包括：灰化工艺。
可选的，所述衬底包括基底。
可选的，所述衬底包括基底以及位于所述基底上的鳍部结构，所述鳍部 结构横跨所述第一区和所述第二区。
可选的，在形成所述鳍部结构之后，还包括：在所述衬底上形成隔离层， 所述隔离层覆盖所述鳍部结构的部分侧壁，且所述隔离层的顶部表面低于所 述鳍部结构的顶部表面。
可选的，所述鳍部结构为单层结构。
可选的，所述鳍部结构包括：若干层沿所述基底表面法线方向重叠的沟 道层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的半导体结构的形成方法中，通过以所述牺牲层为掩膜， 对所述第二侧墙进行补偿处理，在各个所述第二侧墙内掺杂补偿离子，以弥 补若干所述第二侧墙因前序制程所带来的材料差异，提高在刻蚀所述第二栅 介质层时，对各个所述第二侧墙的刻蚀均一性，进而保证被去除的各个所述 第二侧墙的高度保持均衡，使得后续形成的第二栅极层的高度保持均衡，以 此减少在所述第二区上形成的各个晶体管结构的性能差异，以提升最终形成 的半导体结构的性能。
附图说明
图1和图2是一种半导体结构的形成方法各步骤结构示意图；
图3至图14是本发明实施例中半导体结构的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的MOS晶体管的性能和可靠性较差。 以下将结合附图进行具体说明。
图1和图2是一种半导体结构的形成方法各步骤结构示意图。
请参考图1，提供衬底100，所述衬底100包括第一区I和第二区II，所 述第一区I上具有第一鳍部101，所述第二区II上具有第二鳍部102；在所述 衬底100上形成介质层103、若干第一侧墙104和若干第二侧墙105，若干所 述第一侧墙104横跨所述第一鳍部101，若干所述第二侧墙105横跨所述第二 鳍部102，所述介质层103覆盖所述第一侧墙104和所述第二侧墙105的侧壁， 所述介质层103内具有第一栅极开口和第二栅极开口(未标示)，所述第一栅 极开口暴露出所述第一侧墙104，所述第二栅极开口暴露出所述第二侧墙105， 且所述第一栅极开口的底部表面具有第一栅介质层106，所述第二栅极开口的 底部表面具有第二栅介质层107；在所述衬底100上形成初始牺牲层(未图示)， 所述初始牺牲层覆盖所述介质层103、若干所述第一侧墙104和若干所述第二 侧墙105；采用等离子体刻蚀处理，去除位于所述第二区II上的所述初始牺 牲层，形成牺牲层108；
请参考图2，以所述牺牲层108为掩膜，去除所述第二栅介质层107；在 去除所述第二栅介质层107之后，去除所述牺牲层108；在去除所述牺牲层 108之后，在所述第一栅极开口内形成第一栅极层109、以及在所述第二栅极 开口内形成第二栅极层110。
在本实施例中，根据电学结构的设计需求，所述第一区I和所述第二区 II上形成的晶体管结构的阈值不同，因此通过将位于所述第二栅介质层107 进行去除，以满足在所述第一区I和所述第二区II上形成的晶体管结构的阈 值电压不同。
由于采用的是等离子体刻蚀处理去除所述初始牺牲层，在去除过程中， 部分等离子体会注入至所述第二侧墙105内，进而对所述第二侧墙105造成 改性。在去除所述第二栅介质层107时，被改性之后的所述第二侧墙105也 会被部分去除。然而，在所述等离子体刻蚀处理时，所述等离子体的浓度分 布是不均匀的，使得各个所述第二侧墙105内含有的等离子体浓度也不同， 进而使得各个所述第二侧墙105被去除的高度也不相同，使得形成的所述第 二栅极层110的高度也不同，进而导致形成在所述第二区II上的各个晶体管 结构的性能存在较大差异，影响最终形成的半导体结构的性能。
在此基础上，本发明提供一种半导体结构的形成方法，通过以所述牺牲 层为掩膜，对所述第二侧墙进行补偿处理，在各个所述第二侧墙内掺杂补偿 离子，以弥补若干所述第二侧墙因前序制程所带来的材料差异，提高在刻蚀 所述第二栅介质层时，对各个所述第二侧墙的刻蚀均一性，进而保证被去除 的各个所述第二侧墙的高度保持均衡，使得后续形成的第二栅极层的高度保 持均衡，以此减少在所述第二区上形成的各个晶体管结构的性能差异，以提 升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细地说明。
图3至图14是本发明实施例中半导体结构的形成方法各步骤结构示意图。
请参考图3，提供衬底，所述衬底包括第一区I和第二区II。
在本实施例中，所述衬底包括：基底200以及位于所述基底200上的鳍 部结构201，所述鳍部结构201横跨所述第一区I和所述第二区II。在其他实 施例中，所述衬底还可以只包括基底。
在本实施例中，所述鳍部结构201为单层结构。在其他实施例中，所述 鳍部结构还可以为：若干层沿所述基底表面法线方向重叠的沟道层。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底 的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部结构201的材料为硅；在其他实施例中，所述 鳍部结构的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述衬底的形成方法可以包括：提供初始衬底(未图示)， 在所述衬底上形成图形化层(未图示)，所述图形化层暴露出所述初始衬底的 顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底，且所 述衬底包括基底200以及位于所述基底200上的鳍部结构201。
请参考图4，在所述衬底上形成隔离层202，所述隔离层202覆盖所述鳍 部结构201的部分侧壁，且所述隔离层202的顶部表面低于所述鳍部结构201 的顶部表面。
在本实施例中，所述隔离层202的形成方法包括：在所述衬底上形成初 始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层202， 所述隔离层202顶部表面低于所述鳍部结构201的顶部表面。
所述隔离层202的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧 化硅；在本实施例中，所述隔离层202的材料采用氧化硅。
在本实施例中，在形成所述隔离层202之后，还包括：在所述衬底上形 成介质层，所述介质层内具有位于所述第一区上的第一栅极开口、以及位于 所述第二区上的第二栅极开口，所述第一栅极开口侧壁具有第一侧墙，所述 第二栅极开口侧壁具有第二侧墙，所述第一栅极开口底部具有第一栅介质层， 所述第二栅极开口底部具有第二栅介质层。具体形成过程请参考图5至图9。
请参考图5，在所述衬底上形成若干所述第一栅介质层203和若干所述第 二栅介质层204，若干所述第一栅介质层203位于所述第一区I，若干所述第 二栅介质层204位于所述第二区II；在所述第一栅介质层203上形成第一伪 栅层205、以及在所述第二栅介质层204上形成第二伪栅层206。
在本实施例中，所述第一栅介质层203、所述第二栅介质层204、所述第 一伪栅层205以及所述第二伪栅层206的形成方法包括：在衬底上形成栅介 质材料层(未图示)，所述栅介质材料层覆盖所述鳍部结构201的侧壁和顶部 表面；在所述栅介质材料层上形成伪栅材料层(未图示)；对所述栅介质材料 层和所述伪栅材料层进行图形化处理，形成所述第一栅介质层203、所述第二 栅介质层204、所述第一伪栅层205以及所述第二伪栅层206。
在本实施例中，所述第一栅介质层203和所述第二栅介质层204的材料 采用氧化硅；在其他实施例中，所述第一栅介质层和所述第二栅介质层材料 还可以采用氮氧化硅。
在本实施例中，所述第一伪栅层205和所述第二伪栅层206的材料采用 多晶硅。
请参考图6，在所述第一栅介质层203和所述第一伪栅层205的侧壁形成 所述第一侧墙207、以及在所述第二栅介质层204和所述第二伪栅层206的侧 壁形成所述第二侧墙208。
在本实施例中，所述第一侧墙207和所述第二侧墙208的形成方法包括： 在所述隔离层202上、所述第一伪栅层205上、所述第二伪栅层206上、所 述第一伪栅层205和所述第一栅介质层203的侧壁、以及所述第二伪栅层206 和所述第二栅介质层204的侧壁形成侧墙材料层(未图示)；回刻蚀所述侧墙 材料层，直至暴露出所述隔离层202、所述第一伪栅层205以及所述第二伪栅 层206的顶部表面为止，形成所述第一侧墙207和所述第二侧墙208。
在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
所述第一侧墙207和所述第二侧墙208的材料包括：低K材料；所述低 K材料包括：SiOC、SiOCN或SiBCN。在本实施例中，所述第一侧墙207和 所述第二侧墙208的材料采用SiOC。
请参考图7，以所述第一侧墙207、第二侧墙208、第一伪栅层205和第 二伪栅层206为掩膜，分别刻蚀所述第一区I和所述第二区II，在所述第一区I内形成第一源漏开口(未标示)，在所述第二区II内形成第二源漏开口(未 标示)；在所述第一源漏开口内形成第一源漏掺杂层209、以及在所述第二源 漏开口内形成第二源漏掺杂层210。
在本实施例中，所述第一源漏掺杂层209和所述第二源漏掺杂层210的 形成方法包括：采用外延生长工艺在所述第一源漏开口内形成第一外延层(未 图示)、以及在所述第二源漏开口内形成第二外延层(未图示)；在形成所述 第一外延层和所述第二外延层的过程中，采用原位掺杂工艺，在所述第一外 延层内掺入第一源漏离子，形成所述第一源漏掺杂层209、以及在所述第二外 延层内掺入第二源漏离子形成所述第二源漏掺杂层210。
所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P 型离子或N型离子。在本实施例中，所述第一源漏离子为N型离子，所述第 二源漏离子为P型离子。
请参考图8，在所述衬底上形成所述介质层211，所述介质层211覆盖所 述第一伪栅层205和所述第二伪栅层206的侧壁。
在本实施例中，所述介质层211的形成方法包括：在所述衬底上形成初 始介质层(未图示)，所述初始介质层覆盖所述第一源漏掺杂层209、第二源 漏掺杂层210、第一伪栅层205以及第二伪栅层206；对所述初始介质层进行 平坦化处理，直至暴露出所述第一伪栅层205和所述第二伪栅层206的顶部 表面为止，形成所述介质层211。
在本实施例中，所述介质层211的材料采用氧化硅；在其他实施例中， 所述介质层的材料还可以为低K介质材料(低K介质材料指相对介电常数低于 3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5 的介质材料)。
请参考图9，去除若干所述第一伪栅层205和若干所述第二伪栅层206， 在所述介质层211内形成若干所述第一栅极开口212和若干所述第二栅极开 口213。
在本实施例中，去除所述第一伪栅层205和所述第二伪栅层206的工艺 采用湿法刻蚀工艺。在其他实施例中，去除所述第一伪栅层和所述第二伪栅 层的工艺还可以采用干法刻蚀工艺。
请参考图10，在所述介质层211上、所述第一栅极开口212内以及所述 第二栅极开口213内形成初始牺牲层214。
在本实施例中，所述初始牺牲层214的材料采用光刻胶材料。
请参考图11，对所述初始牺牲层214进行图形化处理，在所述介质层211 上和所述第一栅极开口212内形成暴露出所述第二栅极开口213的牺牲层215。
在本实施例中，对所述初始牺牲层214进行图形化处理的方法包括：在 所述初始牺牲层214上形成图形化层(未图示)，所述图形化层暴露出位于所 述第二区II上的所述初始牺牲层214的顶部表面；以所述图形化层为掩膜， 采用等离子体刻蚀处理，去除位于所述第二区II上的所述初始牺牲层214， 形成所述牺牲层215。
在本实施例中，在所述等离子体刻蚀处理之后，残留于所述第二侧墙204 内的离子包括：氮离子和氢离子中的一种或多种。
在本实施例中，所述等离子体刻蚀处理中的等离子体包括：NH3、NF3、 N2和H2中的一种或多种；所述等离子体刻蚀处理中的惰性气体包括：He和 Ar中的一种或多种。
请参考图12，以所述牺牲层为掩膜，对所述第二侧墙204进行补偿处理， 在各个所述第二侧墙204内掺杂补偿离子。
在本实施例中，在各个所述第二侧墙204内掺杂的补偿离子包括：氮离 子和氢离子中的一种或多种。
在本实施例中，在所述补偿处理之后，各个所述第二侧墙204内残留的 离子体和掺杂的补偿离子的浓度范围为：0％～80％。
在本实施例中，所述补偿处理中的等离子体包括：NH3、NF3、N2和H2中的一种或多种；所述等离子体刻蚀处理中的惰性气体包括：He和Ar中的 一种或多种。
请参考图13，在所述补偿处理之后，刻蚀所述第二栅介质层206，刻蚀 工艺对各个所述第二侧墙204的刻蚀速率差在预设范围内。
在本实施例中，通过以所述牺牲层215为掩膜，对所述第二侧墙204进 行补偿处理，在各个所述第二侧墙204内掺杂补偿离子，以弥补若干所述第 二侧墙204因前序制程所带来的材料差异，提高在刻蚀所述第二栅介质层206 时，对各个所述第二侧墙204的刻蚀均一性，进而保证被去除的各个所述第 二侧墙204的高度保持均衡，使得后续形成的第二栅极层的高度保持均衡， 以此减少在所述第二区II上形成的各个晶体管结构的性能差异，以提升最终 形成的半导体结构的性能。
在本实施例中，通过去除所述第二栅介质层206，使得最终在所述第一区 I和所述第二区II上形成的晶体管结构的阈值电压不同，以此满足电路设计上 的需求。
请参考图14，在去除所述第二栅介质层206之后，还包括：去除所述牺 牲层215；在去除所述牺牲层215之后，在所述第一栅极开口212内形成第一 栅极层216，由所述第一栅介质层203、第一侧墙207以及第一栅极层216构 成第一栅极结构；在所述第二栅极开口213内形成第二栅极层217，由所述第 二侧墙208以及所述第二栅极层217构成第二栅极结构。
在本实施例中，去除所述牺牲层215的工艺采用灰化工艺。
所述第一栅极层216和所述第二栅极层217的材料包括金属，所述金属 包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述第一栅极 层216和所述第二栅极层217的材料采用钨。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
在所述衬底上形成介质层，所述介质层内具有位于所述第一区上的第一栅极开口、以及位于所述第二区上的第二栅极开口，所述第一栅极开口侧壁具有第一侧墙，所述第二栅极开口侧壁具有第二侧墙，所述第一栅极开口底部具有第一栅介质层，所述第二栅极开口底部具有第二栅介质层；
在所述介质层上、所述第一栅极开口内以及所述第二栅极开口内形成初始牺牲层；
对所述初始牺牲层进行图形化处理，在所述介质层上和所述第一栅极开口内形成暴露出所述第二栅极开口的牺牲层；
以所述牺牲层为掩膜，对所述第二侧墙进行补偿处理，在各个所述第二侧墙内掺杂补偿离子；
在所述补偿处理之后，刻蚀所述第二栅介质层，刻蚀工艺对各个所述第二侧墙的刻蚀速率差在预设范围内。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述初始牺牲层进行图形化处理包括：在所述初始牺牲层上形成图形化层，所述图形化层暴露出位于所述第二区上的所述初始牺牲层的顶部表面；以所述图形化层为掩膜，采用等离子体刻蚀处理，去除位于所述第二区上的所述初始牺牲层，形成所述牺牲层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述等离子体刻蚀处理之后，残留于所述第二侧墙内的离子包括：氮离子和氢离子中的一种或多种。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在各个所述第二侧墙内掺杂的补偿离子包括：氮离子和氢离子中的一种或多种。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述补偿处理之后，各个所述第二侧墙内残留的离子体和掺杂的补偿离子的浓度范围为：0％～80％。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀处理中的等离子体包括：NH3、NF3、N2和H2中的一种或多种；所述等离子体刻蚀处理中的惰性气体包括：He和Ar中的一种或多种。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述补偿处理中的等离子体包括：NH3、NF3、N2和H2中的一种或多种；所述等离子体刻蚀处理中的惰性气体包括：He和Ar中的一种或多种。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙和所述第二侧墙的材料包括：低K材料；所述低K材料包括：SiOC、SiOCN或SiBCN。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层、所述第一侧墙、所述第二侧墙、所述第一栅介质层、第二栅介质层、第一栅极开口以及第二栅极开口的形成方法包括：在所述衬底上形成若干所述第一栅介质层和若干所述第二栅介质层，若干所述第一栅介质层位于所述第一区，若干所述第二栅介质层位于所述第二区；在所述第一栅介质层上形成第一伪栅层、以及在所述第二栅介质层上形成第二伪栅层；在所述第一栅介质层和所述第一伪栅层的侧壁形成所述第一侧墙、以及在所述第二栅介质层和所述第二伪栅层的侧壁形成所述第二侧墙；在所述衬底上形成所述介质层，所述介质层覆盖所述第一伪栅层和所述第二伪栅层的侧壁；去除若干所述第一伪栅层和若干所述第二伪栅层，在所述介质层内形成若干所述第一栅极开口和若干所述第二栅极开口。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述介质层、所述第一侧墙、所述第二侧墙、所述第一栅介质层以及所述第二栅介质层的过程中还包括：以所述第一侧墙、第二侧墙、第一伪栅层和第二伪栅层为掩膜，分别刻蚀所述第一区和所述第二区，在所述第一区内形成第一源漏开口，在所述第二区内形成第二源漏开口；在所述第一源漏开口内形成第一源漏掺杂层、以及在所述第二源漏开口内形成第二源漏掺杂层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始牺牲层的材料包括：光刻胶。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除所述第二栅介质层之后，还包括：去除所述牺牲层；在去除所述牺牲层之后，在所述第一栅极开口内形成第一栅极层，由所述第一栅介质层、第一侧墙以及第一栅极层构成第一栅极结构；在所述第二栅极开口内形成第二栅极层，由所述第二侧墙以及所述第二栅极层构成第二栅极结构。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的工艺包括：灰化工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底以及位于所述基底上的鳍部结构，所述鳍部结构横跨所述第一区和所述第二区。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，在形成所述鳍部结构之后，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述鳍部结构的部分侧壁，且所述隔离层的顶部表面低于所述鳍部结构的顶部表面。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述鳍部结构为单层结构。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述鳍部结构包括：若干层沿所述基底表面法线方向重叠的沟道层。
CN202210405828.XA 2022-04-18 2022-04-18 半导体结构的形成方法 Pending CN116959986A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210405828.XA CN116959986A (zh) 2022-04-18 2022-04-18 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210405828.XA CN116959986A (zh) 2022-04-18 2022-04-18 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN116959986A true CN116959986A (zh) 2023-10-27

Family

ID=88443153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210405828.XA Pending CN116959986A (zh) 2022-04-18 2022-04-18 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN116959986A (zh)

Similar Documents

Publication Publication Date Title
CN110581101B (zh) 半导体器件及其形成方法
CN108573910B (zh) 半导体结构及其形成方法
CN109950205B (zh) 半导体结构及其形成方法
CN114497215A (zh) 半导体结构及其形成方法
CN116959986A (zh) 半导体结构的形成方法
CN110752153B (zh) 半导体结构及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
CN109285876B (zh) 半导体结构及其形成方法
US8222136B2 (en) Method of forming contacts for a semiconductor device
KR20050009482A (ko) 반도체 소자의 제조방법
CN113764273B (zh) 半导体结构及其形成方法
CN113871345B (zh) 半导体结构的形成方法
CN113809176B (zh) 半导体结构的形成方法
KR100399446B1 (ko) 반도체소자의 제조방법
US20220238517A1 (en) Semiconductor structure and fabrication method thereof
KR100574487B1 (ko) 반도체소자의 ｍｏｓ 트랜지스터 제조방법
CN110571259B (zh) Finfet器件及其制备方法
KR100235625B1 (ko) 반도체 소자의 제조 방법
CN114497214A (zh) 半导体结构及其形成方法
CN114068409A (zh) 半导体结构的形成方法
CN114203697A (zh) 半导体结构及其形成方法
CN114530379A (zh) 半导体结构的形成方法
CN117525068A (zh) 半导体结构及其形成方法
CN117672856A (zh) 半导体结构的形成方法
CN114792731A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination