CN114068409A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114068409A
CN114068409A CN202010768546.7A CN202010768546A CN114068409A CN 114068409 A CN114068409 A CN 114068409A CN 202010768546 A CN202010768546 A CN 202010768546A CN 114068409 A CN114068409 A CN 114068409A
Authority
CN
China
Prior art keywords
layer
work function
opening
initial
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010768546.7A
Other languages
English (en)
Inventor
涂武涛
陈建
邱晶
李锦锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010768546.7A priority Critical patent/CN114068409A/zh
Publication of CN114068409A publication Critical patent/CN114068409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，提供基底；在基底上形成介质层，介质层内具有第一开口和第二开口；在第一开口和第二开口内形成初始栅介质层；在第一开口和第二开口内的初始栅介质层表面形成第一初始功函数层；去除第一开口内的第一初始功函数层和部分初始栅介质层，形成第一栅介质层；在第一开口和第二开口内形成第二初始功函数层；去除第二开口内的第一初始功函数层、第二初始功函数层以及部分初始栅介质层，形成第二栅介质层。通过不同的制程步骤分别形成第一栅介质层和第二栅介质层，使得第一栅介质层和第二栅介质层的高度可以分别进行调整控制，进而保证最终形成的第一栅介质层和第二栅介质层的高度一致，以此提升最终形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。MOS包括PMOS晶体管和NMOS晶体管。
为了适应集成电路设计中不同晶体管的开关速度的需要，需要形成具有多阈值电压的晶体管。
为了减小调节PMOS晶体管和NMOS晶体管的阈值电压，会在PMOS晶体管和NMOS晶体管的栅介质层表面形成对应的功函数层。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。在PMOS晶体管和NMOS晶体管中，功函数层的材料不同，以满足各自功函数调节的需要。
然而，现有技术中形成的多阈值电压鳍式场效应晶体管性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，提升形成的多阈值电压鳍式场效应晶体管性能。
为解决上述问题，本发明提供一种形成半导体结构的形成方法，包括：提供基底；在所述基底上形成介质层，所述介质层内具有第一开口和第二开口；分别在所述第一开口和所述第二开口内形成初始栅介质层；分别在所述第一开口和所述第二开口内的初始栅介质层表面形成第一初始功函数层；去除位于所述第一开口内的所述第一初始功函数层和部分所述初始栅介质层，形成第一栅介质层，所述第一栅介质层的顶部表面低于所述介质层的顶部表面；分别在所述第一开口和所述第二开口内形成第二初始功函数层，在所述第一开口内，所述第二初始功函数层位于所述第一栅介质层表面，在所述第二开口内，所述第二初始功函数层位于所述第一初始功函数层表面；去除位于所述第二开口内的所述第一初始功函数层、第二初始功函数层以及部分所述初始栅介质层，形成第二栅介质层，所述第二栅介质的顶部表面低于所述介质层的顶部表面。
可选的，所述第一栅介质层的材料包括高K介质材料。
可选的，所述第二栅介质层的材料包括高K介质材料。
可选的，所述介质层内还具有第三开口和第四开口。
可选的，在所述第一开口和所述第二开口内形成初始栅介质层的过程中，还包括：分别在所述第三开口和所述第四开口内形成所述初始栅介质层。
可选的，在所述第一开口和所述第二开口内形成第一初始功函数层的过程中，还包括：分别在所述第三开口和所述第四开口内的初始栅介质层表面形成所述第一初始功函数层。
可选的，去除位于所述第一开口内的所述第一初始功函数层和部分所述初始栅介质层的方法包括：在所述第一开口内形成第一初始牺牲层；去除位于所述第一开口内的部分所述第一初始牺牲层，形成第一牺牲层，所述第一牺牲层的顶部表面低于所述介质层的顶部表面；以所述第一牺牲层为掩膜刻蚀所述第一初始功函数层和所述初始栅介质层，形成第一栅介质层与第一功函数层；在形成所述第一栅介质层之后，去除所述第一牺牲层和所述第一功函数层。
可选的，所述第一牺牲层的材料包括抗反射材料。
可选的，在所述第一开口和所述第二开口内形成第二初始功函数层的过程中，还包括：分别在所述第三开口和所述第四开口内的初始第一功函数层表面形成所述第二初始功函数层。
可选的，去除位于所述第二开口内的所述第一初始功函数层、第二初始功函数层以及部分所述初始栅介质层的方法包括：在所述第二开口内形成第二初始牺牲层；去除位于所述第二开口内的部分所述第二初始牺牲层，形成第二牺牲层，所述第二牺牲层的顶部表面低于所述介质层的顶部表面；以所述第二牺牲层为掩膜刻蚀所述第二初始功函数层、第一初始功函数层和初始栅介质层，形成第二栅介质层、第二功函数层和第一功函数层；在形成所述第二栅介质层之后，去除所述第二牺牲层、第二功函数层和第一功函数层。
可选的，所述第二牺牲层的材料包括抗反射材料。
可选的，在形成第二栅介质层之后，还包括：分别在所述第一开口、第二开口、第三开口以及第四开口内形成第三初始功函数层，在所述第一开口内，所述第三初始功函数层位于所述第二初始功函数层表面，在所述第二开口内，所述第三初始功函数层位于所述第二栅介质表面，在所述第三开口内，所述第三初始功函数层位于所述第二初始功函数层表面，在所述第四开口内，所述第三初始功函数层位于所述第二初始功函数层表面。
可选的，在形成所述第三初始功函数层之后，还包括：去除位于所述第三开口内的所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及部分所述初始栅介质层，形成第三栅介质层，所述第三栅介质的顶部表面低于所述介质层的顶部表面。
可选的，所述第三栅介质层的材料包括高K介质材料。
可选的，去除位于所述第三开口内的所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及部分所述初始栅介质层的方法包括：在所述第三开口内形成第三初始牺牲层；去除位于所述第三开口内的部分所述第三初始牺牲层，形成第三牺牲层，所述第三牺牲层的顶部表面低于所述介质层的顶部表面；以所述第三牺牲层为掩膜刻蚀所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及初始栅介质层，形成第三栅介质层、第一功函数层、第二功函数层和第三功函数层；在形成所述第三栅介质层之后，去除所述第三牺牲层、第一功函数层、第二功函数层和第三功函数层。
可选的，所述第三牺牲层的材料包括抗反射材料。
可选的，在形成所述第三栅介质层之后，还包括：去除位于所述第四开口内的部分所述第一初始功函数层、部分第二初始功函数层、部分第三初始功函数层以及部分初始栅介质层，形成第四栅介质层、第一功函数层、第二功函数层以及第三功函数层，所述第四栅介质层、第一功函数层、第二功函数层以及第三功函数层的顶部表面低于所述介质层的顶部表面。
可选的，所述第四栅介质层的材料包括高K介质材料。
可选的，去除位于所述第四开口内的部分所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及初始栅介质层的方法包括：在所述第四开口内形成第四初始牺牲层；去除位于所述第四开口内的部分所述第四初始牺牲层，形成第四牺牲层，所述第四牺牲层的顶部表面低于所述介质层的顶部表面；以所述第四牺牲层为掩膜刻蚀所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及初始栅介质层，形成所述第四栅介质层、第一功函数层、第二功函数层和第三功函数层；在形成所述第四栅介质层之后，去除所述第四牺牲层。
可选的，所述第四牺牲层的材料包括抗反射材料。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明技术方案的形成方法中，去除位于所述第一开口的所述第一初始功函数层和部分所述初始栅介质层，形成第一栅介质层；去除位于所述第二开口内的所述第一初始功函数层、第二初始功函数层以及部分所述初始栅介质层，形成第二栅介质层。通过不同的制程步骤分别形成所述第一栅介质层和所述第二栅介质层，使得所述第一栅介质层和所述第二栅介质层的高度可以分别进行调整控制，进而保证最终形成的所述第一栅介质层和所述第二栅介质层的高度一致，以此提升最终形成的半导体结构的性能。
进一步，还包括：采用不同的制程步骤形成所述第三栅介质层和所述第四栅介质层，使得所述第三栅介质层和所述第四栅介质层的高度可以分别进行调整控制，进而保证最终形成的所述第一栅介质层、第二栅介质层、第三栅介质层以及第四栅介质层的高度一致，以此提升最终形成的半导体结构的性能。
进一步，去除位于所述第三开口内的所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及部分所述初始栅介质层的方法包括：在所述第三开口内形成第三初始牺牲层；去除位于所述第三开口内的部分所述第三初始牺牲层，形成第三牺牲层，所述第三牺牲层的顶部表面低于所述介质层的顶部表面；以所述第三牺牲层为掩膜刻蚀所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及初始栅介质层，形成第三栅介质层、第一功函数层、第二功函数层和第三功函数层；在形成所述第三栅介质层之后，去除所述第三牺牲层、第一功函数层、第二功函数层和第三功函数层。
通过先去除部分所述第三初始牺牲层，再以所述第三牺牲层为掩膜刻蚀所述第一初始功函数层、第二初始功函数层、第三初始功函数层和初始栅介质层，在后续去除所述第三牺牲层的过程中，降低了开口的深宽比，保证所述第三牺牲层能够去除完全，避免了所述第三牺牲层的残留。
附图说明
图1至图6是一种半导体结构的结构示意图；
图7至图29是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的多阈值电压鳍式场效应晶体管性能仍有待提升。以下将结合附图进行具体说明。
请参考图1和图2，图1是省略介质层的半导体结构俯视图，图2是沿图1中A-A线剖面示意图，提供基底100；在所述基底100上形成介质层101，所述介质层101内具有第一开口102、第二开口103、第三开口104和第四开口105；分别在所述第一开口102、第二开口103、第三开口104和第四开口105内形成初始栅介质层106以及位于所述初始栅介质层106表面的第一功函数层107，所述第一功函数层107的顶部表面低于所述介质层101和所述初始栅介质层106的顶部表面。
请参考图3，图3和图2的视图方向一致，去除位于所述第一开内的所述第一功函数层107；分别在所述第一开口102、第二开口103、第三开口104和第四开口105内形成第二初始功函数层108，在所述第一开口内，所述第二初始功函数层108位于所述初始栅介质层106的表面，在所述第二开口103内，所述第二初始功函数层108位于所述第一功函数层107和初始栅介质层106的表面，在所述第三开口104内，所述第二初始功函数层108位于所述第一功函数层107和初始栅介质层106的表面，在所述第四开口105内，所述第二初始功函数层108位于所述第一功函数层107和初始栅介质层106的表面。
请参考图4，去除位于所述第二开口103内的所述第二初始功函数层108和所述第一功函数层107；分别在所述第一开口102、第二开口103、第三开口104和第四开口105内形成第三初始功函数层109，在所述第二开口103内，所述第三初始功函数层109位于所述初始栅介质层106的表面，在所述第一开口内，所述第三初始功函数层109位于所述第二初始功函数层108表面，在所述第三开口104内，所述第三初始功函数层109位于所述第二初始功函数层108表面，在所述第四开口105内，所述第三初始功函数层109位于所述第二初始功函数层108表面。
请参考图5，去除位于所述第三开口104内的所述第三初始功函数层109、第二初始功函数层108以及第一功函数层107；分别在所述第一开口102、第二开口103、第三开口104和第四开口105内、以及所述介质层101的顶部表面形成初始牺牲层(未图示)；回刻蚀所述初始牺牲层，分别在所述第一开口102、第二开口103、第三开口104和第四开口105内形成牺牲层110，所述牺牲层110的顶部表面低于所述介质层101的顶部表面。
请参考图6，在所述第一开口102内，以所述牺牲层110为掩膜刻蚀所述第二初始功函数层108、第三初始功函数层109以及初始栅介质层106，形成第二功函数层111、第三功函数层112以及第一栅介质层113；在所述第二开口103内，以所述牺牲层110为掩膜刻蚀所述第三初始功函数层109以及初始栅介质层106，形成第三功函数层112和第二栅介质层114；在所述第三开口104内，以所述牺牲层110为掩膜刻蚀所述初始栅介质层106，形成第三栅介质层115；在所述第四开口105内，以所述牺牲层110为掩膜刻蚀所述第二初始功函数层108、第三初始功函数层109以及初始栅介质层106，形成第二功函数层111、第三功函数层112以及第四栅介质层116；在形成所述第一栅介质层113、第二栅介质层114、第三栅介质层115以及第四栅介质层116之后，去除所述牺牲层110。
在本实施例中，通过在所述第一开口102、第二开口103、第三开口104以及第四开口105内形成不同堆叠层数的功函数层，以此来调节各个晶体管的阈值电压。然而，在形成所述第一栅介质层113、第二栅介质层114、第三栅介质层115以及第四栅介质层116时，回刻蚀所述初始牺牲层，同时形成所述牺牲层110，由于所述第一开口102、第二开口103、第三开口104以及第四开口105内形成的功函数层的层数不同，使得最终所述第一开口102、第二开口103、第三开口104以及第四开口105的深宽比不同，导致深宽比较大的开口刻蚀的所述初始牺牲层的量较少，进而使得在所述第一开口102、第二开口103、第三开口104以及第四开口105内形成的所述牺牲层110的高度不同，在后续以所述牺牲层110为掩膜刻蚀形成的所述第一栅介质层113、第二栅介质层114、第三栅介质层115和第四栅介质层116的高度也不相同，进而会使得不同的器件结构的电学性能差异较大，影响最终形成的半导体结构的性能。
在此基础上，本发明提供一种半导体结构的形成方法，去除位于所述第一开口的所述第一初始功函数层和部分所述初始栅介质层，形成第一栅介质层；去除位于所述第二开口内的所述第一初始功函数层、第二初始功函数层以及部分所述初始栅介质层，形成第二栅介质层。通过不同的制程步骤分别形成所述第一栅介质层和所述第二栅介质层，使得所述第一栅介质层和所述第二栅介质层的高度可以分别进行调整控制，进而保证最终形成的所述第一栅介质层和所述第二栅介质层的高度一致，以此提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图7至图29，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图7和图8，图7是半导体结构俯视图，图8是沿图7中B-B线剖面示意图，提供基底。
在本实施例中，所述基底包括：衬底200以及位于所述衬底200上的若干相互分分立的鳍部201。
在其他实施例中，所述鳍部还可以包括若干层沿所述衬底表面法线方向相隔一定距离排布的沟道层；在其他实施例中，还可以不具有鳍部。
在本实施例中，所述衬底200与所述鳍部201的形成方法包括：提供初始基底(未图示)，所述初始基底上具有掩膜层(未图示)，所述掩膜层暴露出部分所述初始基底的顶部表面；以所述掩膜层为掩膜刻蚀所述初始基底，形成所述衬底200以及位于所述衬底200上的鳍部201。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部201的材料为硅；在其他的实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。
在本实施例中，所述基底包括第一区I、第二区II、第三区III和第四区IV，所述第一区I、第二区II、第三区III和第四区IV用于形成不同阈值电压的晶体管结构。
在其他实施例中，所述基底还可以的区域划分还可以多余或少于4个。
请参考图9，图9和图8的视图方向一致，在所述衬底200上形成隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁，所述隔离层202的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离层202的形成方法包括：在所述衬底200上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层202，所述隔离层202顶部表面低于所述鳍部201顶部表面。
所述隔离层202的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层202的材料采用氧化硅。
在形成所述隔离层202之后，还包括：在所述基底上形成介质层，所述介质层内具有第一开口和第二开口；所述介质层内还具有第三开口和第四开口。所述第一开口、第二开口、第三开口以及第四开口的具体形成过程请参考图10至图13。
请参考图10，在所述衬底200上形成横跨所述鳍部201的第一伪栅结构203、第二伪栅结构204、第三伪栅结构205和第四伪栅结构206，所述第一伪栅结构203位于所述第一区I上，所述第二伪栅结构204位于所述第二区II上，所述第三伪栅结构205位于所述第三区III上，所述第四伪栅结构206位于所述第四区IV上。
需要说明的是，附图中为了方便清晰的描述，将每个区上形成的伪栅结构设置为一个，但是，在实际生产过程中，每个区上形成的伪栅结构可以为多个。
在本实施例中，所述第一伪栅结构203、第二伪栅结构204、第三伪栅结构205和第四伪栅结构206分别包括：伪栅介质层、位于所述伪栅介质层上的伪栅层、以及位于所述伪栅介质层和所述伪栅层侧壁的侧墙(未标示)。
在本实施例中，所述伪栅介质层的材料采用氧化硅；在其他实施例中，所述伪栅介质层材料还可以采用氮氧化硅。
在本实施例中，所述伪栅层的材料采用硅。
在本实施例中，所述第一伪栅结构203、第二伪栅结构204、第三伪栅结构205以及第四伪栅结构206同时形成，能够有效提升生产效率。
请参考图11，在形成所述第一伪栅结构203、第二伪栅结构204、第三伪栅结构205以及第四伪栅结构206之后，以所述第一伪栅结构203、第二伪栅结构204、第三伪栅结构205和第四伪栅结构206为掩膜刻蚀所述鳍部201，在所述鳍部201内形成若干源漏开口(未标示)；在所述源漏开口内形成所述源漏掺杂层207。
在本实施例中，所述源漏掺杂层207的形成方法包括：采用外延生长工艺在所述源漏开口内形成外延层；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入源漏离子，形成所述源漏掺杂层207。
所述源漏离子包括P型离子或N型离子。在本实施例中，所述第一区I、第二区II、第三区III和第四区IV形成的所述源漏掺杂层207的源漏离子类型不同；在其它实施例中，所述第一区、第二区和第三区上形成的所述源漏掺杂层的源漏离子类型也可以相同。
请参考图12，在形成所述源漏掺杂层207之后，在所述衬底200上形成介质层208，所述介质层208覆盖所述第一伪栅结构203、第二伪栅结构204第三伪栅结构205和第四伪栅结构206的侧壁。
在本实施例中，所述介质层208的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以采用低K介质材料(指相对介电常数低于3.9的介质材料)或超低K介质材料(指相对介电常数低于2.5的介质材料)。
请参考图13，在形成所述介质层208之后，去除所述第一伪栅结构203，在所述介质层208内形成第一开口209，所述第一开口209位于所述第一区I上；去除所述第二伪栅结构204，在所述介质层208内形成第二开口210，所述第二开口210位于所述第二区II上；去除所述第三伪栅结构205，在所述介质层208内形成第三开口211，所述第三开口211位于所述第三区III上；去除所述第四伪栅结构206，在所述介质层208内形成第四开口212，所述第四开口212位于所述第四区IV上。
在本实施例中，具体去除所述第一伪栅结构203、第二伪栅结构204、第三伪栅结构205以及第四伪栅结构206的伪栅介质层和伪栅层。
请参考图14，分别在所述第一开口209和所述第二开口210内形成初始栅介质层213。
在本实施例中，在所述第一开口209和所述第二开口210内形成初始栅介质层213的过程中，还包括：分别在所述第三开口211和所述第四开口212内形成所述初始栅介质层213。
请继续参考图14，在形成所述初始栅介质层213之后，还包括：在所述第一开口209、第二开口210、第三开口211以及第四开口212的初始栅介质层213上形成初始停止层214。
所述初始停止层214的作用在于：在后续去除功函数层的过程中，使得去除功函数层刻蚀工艺停止在对应的停止层上，避免刻蚀工艺损伤到栅介质层。
在本实施例中，位于所述第一开口209、第二开口210、第三开口211以及第四开口212内的所述初始栅介质层213和所述初始停止层214通过全局工艺同时形成，有效的提升了生产效率。
在本实施例中，所述初始停止层214的材料采用氮化钽。
请参考图15，分别在所述第一开口209和所述第二开口210内的初始栅介质层213表面形成第一初始功函数层215。
在本实施例中，在所述第一开口209和所述第二开口210内形成第一初始功函数层215的过程中，还包括：分别在所述第三开口211和所述第四开212口内的初始栅介质层213表面形成所述第一初始功函数层215。
在本实施例中，位于所述第一开口209、第二开口210、第三开口211以及第四开口212内的所述第一初始功函数层215通过全局工艺同时形成，有效的提升了生产效率。
在本实施例中，所述初始第一功函数层215的材料采用氮化钛。
在形成所述初始栅介质层213之后，还包括：去除位于所述第一开口209内的所述第一初始功函数层215和部分所述初始栅介质层213，形成第一栅介质层，所述第一栅介质层的顶部表面低于所述介质层208的顶部表面。所述第一栅介质层的具体形成过程请参考图16至图18。
请参考图16，在所述第一开口209内形成第一初始牺牲层216。
在本实施例中，在所述第一开口209内形成所述第一初始牺牲层216的过程中，还包括：在所述第二开口210、第三开口211以及第四开口212内形成所述第一初始牺牲层216。
请参考图17，去除位于所述第一开口209内的部分所述第一初始牺牲层216，形成第一牺牲层217，所述第一牺牲层217的顶部表面低于所述介质层208的顶部表面。
在本实施例中，去除位于所述第一开口209内的部分所述第一初始牺牲层216的方法包括：在所述第一初始牺牲层216上形成暴露出部分所述第一初始牺牲层216顶部表面的第一图形化层(未图示)；以所述第一图形化层为掩膜刻蚀所述第一初始牺牲层216，在所述第一开口209内形成所述第一牺牲层217；在形成所述第一牺牲层217之后，去除所述第一图形化层。
在本实施例中，所述第一牺牲层217的材料采用抗反射材料(BARC)。
请参考图18，以所述第一牺牲层217为掩膜刻蚀所述第一初始功函数层215和所述初始栅介质层213，形成第一栅介质层218与第一功函数层(未图示)；在形成所述第一栅介质层218之后，去除所述第一牺牲层217和所述第一功函数层。
在本实施例中，刻蚀所述第一初始功函数层215和所述初始栅介质层213的过程中，还包括：刻蚀所述初始停止层214，在所述第一开口209内形成第一停止层219。
在本实施例中，去除所述第一牺牲层217和所述第一功函数层的刻蚀工艺停止在所述第一停止层219的表面。
在本实施例中，所述第一栅介质层218的材料采用高K介质材料(介电常数大于3.9)。
请参考图19，分别在所述第一开口209和所述第二开口210内形成第二初始功函数层220，在所述第一开口209内，所述第二初始功函数层220位于所述第一栅介质层218表面，在所述第二开口210内，所述第二初始功函数层220位于所述第一初始功函数层215表面。
在本实施例中，在所述第一开口209和所述第二开口210内形成第二初始功函数层220的过程中，还包括：分别在所述第三开口211和所述第四开口212内的初始第一功函数层215表面形成所述第二初始功函数层220。
在本实施例中，位于所述第一开口209、第二开口210、第三开口211以及第四开口212内的所述第二初始功函数层220通过全局工艺同时形成，有效的提升了生产效率。
在本实施例中，所述第二初始功函数层220的材料采用氮化钛。
在形成所述第二初始功函数层220之后，还包括：去除位于所述第二开口210内的所述第一初始功函数层215、第二初始功函数层220以及部分所述初始栅介质层213，形成第二栅介质层，所述第二栅介质的顶部表面低于所述介质层208的顶部表面。所述第二栅介质层的具体形成过程请参考图20至图22。
请参考图20，在所述第二开口210内形成第二初始牺牲层221。
在本实施例中，在所述第二开口210内形成所述第二初始牺牲层221的过程中，还包括：在所述第一开口209、第三开口211以及第四开口212内形成所述第二初始牺牲层221。
请参考图21，去除位于所述第二开口210内的部分所述第二初始牺牲层221，形成第二牺牲层222，所述第二牺牲层222的顶部表面低于所述介质层208的顶部表面。
在本实施例中，去除位于所述第二开口210内的部分所述第二初始牺牲层221的方法包括：在所述第二初始牺牲层221上形成暴露出部分所述第二初始牺牲层221顶部表面的第二图形化层(未图示)；以所述第二图形化层为掩膜刻蚀所述第二初始牺牲层221，在所述第二开口210内形成所述第二牺牲层222；在形成所述第二牺牲层222之后，去除所述第二图形化层。
在本实施例中，所述第二牺牲层222的材料采用抗反射材料(BARC)。
请参考图22，以所述第二牺牲层222为掩膜刻蚀所述第二初始功函数层220、第一初始功函数层215和初始栅介质层213，形成第二栅介质层223、第二功函数层和第一功函数层(未图示)；在形成所述第二栅介质层223之后，去除所述第二牺牲层222、第二功函数层和第一功函数层。
在本实施例中，刻蚀所述第二初始功函数层220、第一初始功函数层215和所述初始栅介质层213的过程中，还包括：刻蚀所述初始停止层214，在所述第二开口210内形成第二停止层224。
在本实施例中，去除所述第二牺牲层212、第二功函数层和第一功函数层的刻蚀工艺停止在所述第二停止层224的表面。
在本实施例中，所述第二栅介质层223的材料采用高K介质材料(介电常数大于3.9)。
请参考图23，在形成第二栅介质层223之后，分别在所述第一开口209、第二开口210、第三开口211以及第四开口212内形成第三初始功函数层225，在所述第一开口209内，所述第三初始功函数层225位于所述第二初始功函数层220表面，在所述第二开口210内，所述第三初始功函数层225位于所述第二栅介质层223表面，在所述第三开口211内，所述第三初始功函数层225位于所述第二初始功函数层220表面，在所述第四开口212内，所述第三初始功函数层225位于所述第二初始功函数层220表面。
在本实施例中，位于所述第一开口209、第二开口210、第三开口211以及第四开口212内的所述第三初始功函数层225通过全局工艺同时形成，有效的提升了生产效率。
在本实施例中，所述第三初始功函数层225的材料采用氮化钛。
在形成所述第三初始功函数层225之后，还包括：去除位于所述第三开口211内的所述第一初始功函数层215、第二初始功函数层220、第三初始功函数层225以及部分所述初始栅介质层213，形成第三栅介质层，所述第三栅介质的顶部表面低于所述介质层208的顶部表面。所述第三栅介质层的具体形成过程请参考图24至图26。
请参考图24，在所述第三开口211内形成第三初始牺牲层226。
在本实施例中，在所述第三开口211内形成所述第三初始牺牲层226的过程中，还包括：在所述第一开口209、第二开口210以及第四开口212内形成所述第三初始牺牲层226。
请参考图25，去除位于所述第三开口211内的部分所述第三初始牺牲层226，形成第三牺牲层227，所述第三牺牲层227的顶部表面低于所述介质层208的顶部表面。
在本实施例中，去除位于所述第三开口211内的部分所述第三初始牺牲层226的方法包括：在所述第三初始牺牲层226上形成暴露出部分所述第三初始牺牲层226顶部表面的第三图形化层(未图示)；以所述第三图形化层为掩膜刻蚀所述第三初始牺牲层226，在所述第三开口211内形成所述第三牺牲层227；在形成所述第三牺牲层227之后，去除所述第三图形化层。
在本实施例中，所述第三牺牲层227的材料采用抗反射材料(BARC)。
请参考图26，以所述第三牺牲层227为掩膜刻蚀所述第一初始功函数层215、第二初始功函数层220、第三初始功函数层225以及初始栅介质层213，形成第三栅介质层228、第一功函数层、第二功函数层和第三功函数层(未图示)；在形成所述第三栅介质层228之后，去除所述第三牺牲层227、第一功函数层、第二功函数层和第三功函数层。
通过先去除部分所述第三初始牺牲层226，再以所述第三牺牲层227为掩膜刻蚀所述第一初始功函数层215、第二初始功函数层220、第三初始功函数层225和初始栅介质层213，在后续去除所述第三牺牲层227的过程中，降低了开口的深宽比，保证所述第三牺牲层227能够去除完全，避免了所述第三牺牲层227的残留。
在本实施例中，刻蚀所述第三初始功函数层225、第二初始功函数层220、第一初始功函数层215和所述初始栅介质层213的过程中，还包括：刻蚀所述初始停止层214，在所述第三开口211内形成第三停止层229。
在本实施例中，去除所述第三牺牲层227、第一功函数层、第二功函数层和第三功函数层的刻蚀工艺停止在所述第三停止层229的表面。
在本实施例中，所述第三栅介质层228的材料采用高K介质材料(介电常数大于3.9)。
在形成所述第三栅介质层228之后，还包括：去除位于所述第四开口212内的部分所述第一初始功函数层215、部分第二初始功函数层220、部分第三初始功函数层225以及部分初始栅介质层213，形成第四栅介质层、第一功函数层、第二功函数层以及第三功函数层，所述第四栅介质层、第一功函数层、第二功函数层以及第三功函数层的顶部表面低于所述介质层208的顶部表面。所述第四栅介质层、第一功函数层、第二功函数层以及第三功函数层的具体形成过程请参考图27至图29。
请参考图27，在所述第四开口212内形成第四初始牺牲层230。
在本实施例中，在所述第四开口212内形成所述第四初始牺牲层230的过程中，还包括：在所述第一开口209、第二开口210以及第三开口211内形成所述第四初始牺牲层230。
请参考图28，去除位于所述第四开口212内的部分所述第四初始牺牲层230，形成第四牺牲层231，所述第四牺牲层231的顶部表面低于所述介质层208的顶部表面。
在本实施例中，去除位于所述第四开口212内的部分所述第四初始牺牲层230的方法包括：在所述第四初始牺牲层230上形成暴露出部分所述第四初始牺牲层230顶部表面的第四图形化层(未图示)；以所述第四图形化层为掩膜刻蚀所述第四初始牺牲层230，在所述第四开口212内形成所述第四牺牲层231；在形成所述第四牺牲层231之后，去除所述第四图形化层。
在本实施例中，所述第四牺牲层231的材料采用抗反射材料(BARC)。
请参考图29，以所述第四牺牲层231为掩膜刻蚀所述第一初始功函数层215、第二初始功函数层220、第三初始功函数层225以及初始栅介质层213，形成所述第四栅介质层232、第一功函数层233、第二功函数层234和第三功函数层235；在形成所述第四栅介质层233之后，去除所述第四牺牲层231。
在本实施例中，刻蚀所述第三初始功函数层225、第二初始功函数层220、第一初始功函数层215和所述初始栅介质层213的过程中，还包括：刻蚀所述初始停止层214，在所述第四开口212内形成第四停止层236。
在本实施例中，所述第四栅介质层231的材料采用高K介质材料(介电常数大于3.9)。
在本实施例中，通过在所述第一开口209、第二开口210、第三开口211以及第四开口212内形成不同堆叠层数的功函数层以此形成不同阈值电压的晶体管结构。
在本实施例中，去除位于所述第一开口209的所述第一初始功函数层215和部分所述初始栅介质层213，形成第一栅介质层218；去除位于所述第二开口210内的所述第一初始功函数层215、第二初始功函数层220以及部分所述初始栅介质层213，形成第二栅介质层223。通过不同的制程步骤分别形成所述第一栅介质层218和所述第二栅介质层223，使得所述第一栅介质层218和所述第二栅介质层223的高度可以分别进行调整控制，进而保证最终形成的所述第一栅介质层218和所述第二栅介质层223的高度一致，以此提升最终形成的半导体结构的性能。
另外，还包括：采用不同的制程步骤形成所述第三栅介质层228和所述第四栅介质层233，使得所述第三栅介质层228和所述第四栅介质层233的高度可以分别进行调整控制，进而保证最终形成的所述第一栅介质层218、第二栅介质层223、第三栅介质层228以及第四栅介质层233的高度一致，以此提升最终形成的半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种形成半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成介质层，所述介质层内具有第一开口和第二开口；
分别在所述第一开口和所述第二开口内形成初始栅介质层；
分别在所述第一开口和所述第二开口内的初始栅介质层表面形成第一初始功函数层；
去除位于所述第一开口内的所述第一初始功函数层和部分所述初始栅介质层，形成第一栅介质层，所述第一栅介质层的顶部表面低于所述介质层的顶部表面；
分别在所述第一开口和所述第二开口内形成第二初始功函数层，在所述第一开口内，所述第二初始功函数层位于所述第一栅介质层表面，在所述第二开口内，所述第二初始功函数层位于所述第一初始功函数层表面；
去除位于所述第二开口内的所述第一初始功函数层、第二初始功函数层以及部分所述初始栅介质层，形成第二栅介质层，所述第二栅介质的顶部表面低于所述介质层的顶部表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅介质层的材料包括高K介质材料。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二栅介质层的材料包括高K介质材料。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层内还具有第三开口和第四开口。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述第一开口和所述第二开口内形成初始栅介质层的过程中，还包括：分别在所述第三开口和所述第四开口内形成所述初始栅介质层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述第一开口和所述第二开口内形成第一初始功函数层的过程中，还包括：分别在所述第三开口和所述第四开口内的初始栅介质层表面形成所述第一初始功函数层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述第一开口内的所述第一初始功函数层和部分所述初始栅介质层的方法包括：在所述第一开口内形成第一初始牺牲层；去除位于所述第一开口内的部分所述第一初始牺牲层，形成第一牺牲层，所述第一牺牲层的顶部表面低于所述介质层的顶部表面；以所述第一牺牲层为掩膜刻蚀所述第一初始功函数层和所述初始栅介质层，形成第一栅介质层与第一功函数层；在形成所述第一栅介质层之后，去除所述第一牺牲层和所述第一功函数层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料包括抗反射材料。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述第一开口和所述第二开口内形成第二初始功函数层的过程中，还包括：分别在所述第三开口和所述第四开口内的初始第一功函数层表面形成所述第二初始功函数层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述第二开口内的所述第一初始功函数层、第二初始功函数层以及部分所述初始栅介质层的方法包括：在所述第二开口内形成第二初始牺牲层；去除位于所述第二开口内的部分所述第二初始牺牲层，形成第二牺牲层，所述第二牺牲层的顶部表面低于所述介质层的顶部表面；以所述第二牺牲层为掩膜刻蚀所述第二初始功函数层、第一初始功函数层和初始栅介质层，形成第二栅介质层、第二功函数层和第一功函数层；在形成所述第二栅介质层之后，去除所述第二牺牲层、第二功函数层和第一功函数层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括抗反射材料。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成第二栅介质层之后，还包括：分别在所述第一开口、第二开口、第三开口以及第四开口内形成第三初始功函数层，在所述第一开口内，所述第三初始功函数层位于所述第二初始功函数层表面，在所述第二开口内，所述第三初始功函数层位于所述第二栅介质表面，在所述第三开口内，所述第三初始功函数层位于所述第二初始功函数层表面，在所述第四开口内，所述第三初始功函数层位于所述第二初始功函数层表面。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，在形成所述第三初始功函数层之后，还包括：去除位于所述第三开口内的所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及部分所述初始栅介质层，形成第三栅介质层，所述第三栅介质的顶部表面低于所述介质层的顶部表面。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第三栅介质层的材料包括高K介质材料。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，去除位于所述第三开口内的所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及部分所述初始栅介质层的方法包括：在所述第三开口内形成第三初始牺牲层；去除位于所述第三开口内的部分所述第三初始牺牲层，形成第三牺牲层，所述第三牺牲层的顶部表面低于所述介质层的顶部表面；以所述第三牺牲层为掩膜刻蚀所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及初始栅介质层，形成第三栅介质层、第一功函数层、第二功函数层和第三功函数层；在形成所述第三栅介质层之后，去除所述第三牺牲层、第一功函数层、第二功函数层和第三功函数层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第三牺牲层的材料包括抗反射材料。
17.如权利要求13所述的半导体结构的形成方法，其特征在于，在形成所述第三栅介质层之后，还包括：去除位于所述第四开口内的部分所述第一初始功函数层、部分第二初始功函数层、部分第三初始功函数层以及部分初始栅介质层，形成第四栅介质层、第一功函数层、第二功函数层以及第三功函数层，所述第四栅介质层、第一功函数层、第二功函数层以及第三功函数层的顶部表面低于所述介质层的顶部表面。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第四栅介质层的材料包括高K介质材料。
19.如权利要求17所述的半导体结构的形成方法，其特征在于，去除位于所述第四开口内的部分所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及初始栅介质层的方法包括：在所述第四开口内形成第四初始牺牲层；去除位于所述第四开口内的部分所述第四初始牺牲层，形成第四牺牲层，所述第四牺牲层的顶部表面低于所述介质层的顶部表面；以所述第四牺牲层为掩膜刻蚀所述第一初始功函数层、第二初始功函数层、第三初始功函数层以及初始栅介质层，形成所述第四栅介质层、第一功函数层、第二功函数层和第三功函数层；在形成所述第四栅介质层之后，去除所述第四牺牲层。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述第四牺牲层的材料包括抗反射材料。
CN202010768546.7A 2020-08-03 2020-08-03 半导体结构的形成方法 Pending CN114068409A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010768546.7A CN114068409A (zh) 2020-08-03 2020-08-03 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010768546.7A CN114068409A (zh) 2020-08-03 2020-08-03 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114068409A true CN114068409A (zh) 2022-02-18

Family

ID=80231671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010768546.7A Pending CN114068409A (zh) 2020-08-03 2020-08-03 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114068409A (zh)

Similar Documents

Publication Publication Date Title
TWI622129B (zh) 半導體結構及其製造方法
US9349831B2 (en) Integrated circuit device with well controlled surface proximity and method of manufacturing same
US20200111789A1 (en) Finfet and fabrication method thereof
CN104835838A (zh) 具有不同宽度的栅极结构及其制造方法
CN107919324B (zh) 半导体器件的形成方法
KR20190024517A (ko) 랩-어라운드형 에피택셜 구조 및 방법
US10714469B2 (en) Electrostatic discharge protection structure
US11699702B2 (en) Input/output devices
US20230352483A1 (en) Input/output devices
KR20190024531A (ko) 반도체 디바이스들을 위한 핀 패터닝
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN114068409A (zh) 半导体结构的形成方法
CN110752153B (zh) 半导体结构及其形成方法
CN114497215A (zh) 半导体结构及其形成方法
CN109285876B (zh) 半导体结构及其形成方法
CN113764273B (zh) 半导体结构及其形成方法
CN112735949B (zh) 半导体结构及其形成方法
US20220028855A1 (en) Semiconductor structure and fabrication method thereof
CN114497214A (zh) 半导体结构及其形成方法
CN116959986A (zh) 半导体结构的形成方法
CN114171459A (zh) 半导体结构的形成方法
CN114551240A (zh) 半导体结构的形成方法
CN114203697A (zh) 半导体结构及其形成方法
CN117476765A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination