CN114171459A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114171459A
CN114171459A CN202010955120.2A CN202010955120A CN114171459A CN 114171459 A CN114171459 A CN 114171459A CN 202010955120 A CN202010955120 A CN 202010955120A CN 114171459 A CN114171459 A CN 114171459A
Authority
CN
China
Prior art keywords
layer
forming
gate dielectric
gate
polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010955120.2A
Other languages
English (en)
Inventor
金吉松
亚伯拉罕·庾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010955120.2A priority Critical patent/CN114171459A/zh
Publication of CN114171459A publication Critical patent/CN114171459A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供基底，基底包括第一区；在第一区上形成第一栅介质结构；在第一栅介质结构上形成第一阻挡层；对第一阻挡层进行改性处理，形成改性层；在改性层上形成第一扩散层，第一扩散层内具有极化原子；对第一扩散层和第二扩散层进行退火处理，驱动位于第一扩散层内的极化原子扩散至第一栅介质结构内，形成第一极化层。通过对第一阻挡层进行改性处理，形成改性层，形成的改性层能够增强或减弱对极化原子的阻挡作用，从而避免了利用对第一阻挡层的堆叠层数来调节对极化原子的阻挡效果，简化了制程步骤，同时也避免了第一阻挡层的堆叠层数过多而较难填入到相邻的鳍部结构之间的问题，有效提升最终形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。MOS包括PMOS晶体管和NMOS晶体管。
为了适应集成电路设计中不同晶体管的开关速度的需要，需要形成多个不同阈值电压的晶体管。
为了减小调节PMOS晶体管和NMOS晶体管的阈值电压，会在PMOS晶体管和NMOS晶体管的栅介质层表面形成对应的功函数层。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。在PMOS晶体管和NMOS晶体管中，功函数层的材料不同，以满足各自功函数调节的需要。
而且PMOS晶体管也可能需要多种不同的阈值电压，现在业界的通常做法是调节PMOS晶体管功函数的厚度，比如PMOS低阈值电压的晶体管的功函数层的厚度比PMOS标准阈值电压晶体管的功函数层的厚度更厚。
然而，现有技术中Dipole的运用，以及现有技术dipole依旧运用buffer厚度或者本身厚度来调节dipole的量的方法，这些方法在FinFET技术下调节金属功函数时，由于鳍部节距(Fin Pitch)越来越小，鳍部与鳍部的间距也越来越小(如图1所示)，在某些情况下，总功函数层的厚度超过了鳍部之间的间距，则该功函数层的功函数调节能力被鳍部间距所限制。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，提升形成的多阈值电压鳍式场效应晶体管性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区；在所述第一区上形成第一栅介质结构；在所述第二区上形成第二栅介质结构；在所述第一栅介质结构上形成第一阻挡层；在所述第二栅介质结构上形成第二阻挡层；对所述第一阻挡层进行改性处理，形成改性层；在所述改性层上形成第一扩散层，所述第一扩散层内具有极化原子；在所述第二阻挡层上形成第二扩散层，所述第二扩散层内具有所述极化原子；对所述第一扩散层和所述第二扩散层进行退火处理，驱动位于所述第一扩散层内的所述极化原子扩散至所述第一栅介质结构内，形成第一极化层，驱动位于所述第二扩散层内的所述极化原子扩散至所述第二栅介质结构内，形成第二极化层；在形成第一极化层之后，在所述第一区上形成第一栅极结构，所述第一栅极结构两侧的基底内具有第一源漏掺杂层，在所述第一区上形成第一晶体管结构；在形成第二极化层之后，在所述第二区上形成第二栅极结构，所述第二栅极结构两侧的基底内具有第二源漏掺杂层，在所述第二区上形成第二晶体管结构。
可选的，所述基底还包括：第三区。
可选的，在形成所述第一栅介质结构和所述第二栅介质结构之前，还包括：在所述基底上形成介质层，所述介质层内具有第一开口、第二开口和第三开口，所述第一开口位于所述第一区上，所述第二开口位于所述第二区上，所述第三开口位于所述第三区上。
可选的，在形成所述第一栅介质结构和所述第二栅介质结构的过程中，还包括：在所述第三区上形成第三栅介质结构。
可选的，所述第一阻挡层和所述第二阻挡层的形成方法包括：在所述第一栅介质结构、第二栅介质结构和第三栅介质结构上形成初始阻挡层；去除位于所述第三栅介质结构上的所述初始阻挡层，在所述第一栅介质结构上形成所述第一阻挡层，在所述第二栅介质结构上形成第二阻挡层。
可选的，在形成第一扩散层和所述第二扩散层的过程中，还包括：在所述第三栅介质结构上形成第三扩散层，所述第三扩散层内具有所述极化原子。
可选的，所述第一扩散层、第二扩散层和第三扩散层同时形成。
可选的，在对所述第一扩散层和所述第二扩散层进行退火处理的过程中，还包括：对所述第三扩散层进行所述退火处理，驱动位于所述第三扩散层内的所述极化原子扩散至所述第三栅介质结构内，形成第三极化层。
可选的，在形成所述第一极化层、第二极化层和第三极化层之后，还包括：去除所述第一扩散层、第二扩散层、第三扩散层、改性层以及第二阻挡层。
可选的，所述极化原子包括：La、Ce、Nb、Mg、Sc或Al。
可选的，所述第一栅介质结构包括：第一栅氧层以及位于所述第一栅氧层上的第一栅介质层；所述第二栅介质结构包括：第二栅氧层以及位于所述第二栅氧层上的第二栅介质层；所述第三栅介质结构包括：第三栅氧层以及位于所述第三栅氧层上的第三栅介质层。
可选的，所述第一栅介质结构包括第一栅氧层；所述第二栅介质结构包括第二栅氧层；所述第三栅介质结构包括第三栅氧层。
可选的，在形成第一极化层、第二极化层和第三极化层之后，还包括：在所述第一极化层上形成第一栅介质层；在所述第二极化层上形成第二栅介质层；在所述第三极化层上形成第三栅介质层。
可选的，所述第一栅氧层、第二栅氧层和第三栅氧层的材料相同，所述第一栅氧层、第二栅氧层和第三栅氧层的材料包括氧化硅。
可选的，所述第一栅介质层、第二栅介质层和第三栅介质层的材料相同，所述第一栅介质层、第二栅介质层和第三栅介质层的材料包括高K介质材料，所述高K介质材料包括：氧化镧、氧化铈或氧化铪。
可选的，所述第一阻挡层和所述第二阻挡层的材料相同；所述第一阻挡层和所述第二阻挡层的材料包括：氮化钛或氮氧化钛。
可选的，当所述第一阻挡层的材料为氮氧化钛时，所述改性处理的方法包括：对位于所述第一阻挡层进行氮离子注入处理，形成所述改性层。
可选的，所述第一极化层内的所述极化原子的含量为3％～8％；所述第二极化层内的所述极化原子的含量为0.3％～3％；所述第三极化层内的所述极化原子的含量为8％～15％。
可选的，当所述第一阻挡层的材料为氮化钛时，所述改性处理的方法包括：对位于所述第一阻挡层进行氧化处理，形成所述改性层。
可选的，所述第一极化层内的所述极化原子的含量为0.1％～3％；所述第二极化层内的所述极化原子的含量为3％～8％；所述第三极化层内的所述极化原子的含量为8％～15％。
可选的，在形成第三极化层之后，还包括：在所述第三区上形成第三栅极结构，所述第三栅极结构两侧的基底内具有第三源漏掺杂层，在所述第三区上形成第三晶体管结构。
可选的，第一栅极结构包括：第一功函数层以及位于所述第一功函数层上的第一栅极层。
可选的，所述第二栅极结构包括：第二功函数层以及位于所述第二功函数层上的第二栅极层。
可选的，所述第三栅极结构包括：第三功函数层以及位于所述第三功函数层上的第三栅极层。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明技术方案的形成方法中，通过对所述第一阻挡层进行改性处理，形成改性层，形成的改性层能够增强或减弱对极化原子的阻挡作用，从而避免了利用对所述第一阻挡层的堆叠层数来调节对所述极化原子的阻挡效果，简化了制程步骤，同时也避免了所述第一阻挡层的堆叠层数过多而较难填入到相邻的所述鳍部结构之间的问题，有效提升了最终形成的半导体结构的性能。
附图说明
图1是一种半导体结构的结构示意图；
图2和图3是一种半导体结构的结构示意图；
图4至图17是本发明半导体结构的形成方法一实施例各步骤结构示意图。
图18至图19是本发明半导体结构的形成方法另一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中在形成多阈值电压鳍式场效应晶体管的过程中仍存在诸多问题。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，对应的相邻鳍部结构之间的间距也越来越小，现有技术中通过对功函数层的堆叠层数来调整对应的阈值电压，然而，由于相邻的鳍部结构的间距较小，对于堆叠层数较多的功函数层是很难填入到相邻的所述鳍部结构之间的，使得阈值电压难以到达要求，进而影响最终的半导体结构的性能。
为了解决上述问题，提出了另一种半导体结构形成方法，以下将结合附图进行具体说明。
请参考图2，提供基底100；在所述基底100上形成介质层101，所述介质层101内第一开口102、第二开口103和第三开口104，所述第一开口102、第二开口103和第三开口104暴露出所述基底100的顶部表面；在所述第一开口102内形成第一栅介质结构105；在所述第二开口103内形成第二栅介质结构106；在所述第三开口104内形成第三栅介质结构107；在所述第一栅介质结构105上形成若干层第一阻挡层108；在所述第二栅介质结构106上形成若干层第二阻挡层109；在所述第一阻挡层108上形成第一扩散层110，所述第一扩散层110内具有极化原子；在所述第二阻挡层109上形成第二扩散层111所述第二扩散层111内具有所述极化原子；在所述第三栅介质结构107上形成第三扩散层112，所述第三扩散层112内具有所述极化原子。
请参考图3，对所述第一扩散层110、第二扩散层111以及第三扩散层112进行退火处理，驱动所述极化原子分别扩散至所述第一栅介质结构105、第二栅介质结构106和第三栅介质结构107，形成第一极化层113、第二极化层114和第三极化层115。
在本实施例中，形成的所述第一极化层113、第二极化层114以及第三极化层115内具有极化原子，通过所述极化原子与对应的栅介质结构之间形成化学键、以及后续形成的功函数层的堆叠层数来共同调节阈值电压，使得所述功函数层的堆叠层数不是影响阈值电压的唯一因素，进而能够有效的减少功函数层的堆叠层数。
然而，为了形成不同阈值电压的晶体管，要求不同栅介质结构内的极化原子的含量不同，在本实施例中，通过控制所述第一阻挡层108和所述第二阻挡层109的堆叠层数的不同来控制最终扩散至所述第一栅介质结构105和所述第二栅介质结构106内的极化原子的含量。由于相邻的鳍部结构的间距较小，对于堆叠层数较多的阻挡层是很难填入到相邻的所述鳍部结构之间的，使得最终的阈值电压难以到达要求，从而影响最终形成的半导体结构的性能。
在此基础上，本发明提供一种半导体结构的形成方法，通过对所述第一阻挡层进行改性处理，形成改性层，形成的改性层能够增强或减弱对极化原子的阻挡作用，从而避免了利用对所述第一阻挡层的堆叠层数来调节对所述极化原子的阻挡效果，简化了制程步骤，同时也避免了所述第一阻挡层的堆叠层数过多而较难填入到相邻的所述鳍部结构之间的问题，有效提升了最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图4至图17是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图4和图5，图4是半导体结构的俯视图，图5是沿图4中A-A线剖面示意图，提供基底，所述基底包括第一区I和第二区II。
在本实施例中，所述基底还包括第三区III，所述第一区I位于所述第二区II和所述第三区III之间，所述第一区I、第二区II和第三区III用于形成不同阈值电压的晶体管结构。
在本实施例中，所述基底包括：衬底200以及位于所述衬底200上的若干相互分立的鳍部结构201。
在其他实施例中，所述鳍部结构还可以包括若干层沿所述衬底表面法线方向相隔一定距离排布的沟道层；在其他实施例中，还可以不具有鳍部结构。
在本实施例中，所述衬底200与所述鳍部结构201的形成方法包括：提供初始衬底(未图示)，所述初始衬底上具有掩膜层(未图示)，所述掩膜层暴露出部分所述初始衬底的顶部表面；以所述掩膜层为掩膜刻蚀所述初始衬底，形成所述衬底200以及位于所述衬底200上的鳍部结构201。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部结构201的材料为硅；在其他的实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。
请参考图6，图6与图5的视图方向一致，在所述衬底200上形成隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁，所述隔离层202的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离层202的形成方法包括：在所述衬底200上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层202，所述隔离层202顶部表面低于所述鳍部201顶部表面。
所述隔离层202的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层202的材料采用氧化硅。
请参考图7，在形成所述隔离层202之后，在所述衬底200上形成横跨所述鳍部结构201的第一伪栅结构203、第二伪栅结构204和第三伪栅结构205，所述第一伪栅结构203位于所述第一区I上，所述第二伪栅结构204位于所述第二区II上，所述第三伪栅结构205位于所述第三区III上。
需要说明的是，附图中为了方便清晰的描述，将每个区上形成的伪栅结构设置为1个，但是，在实际生产过程中，每个区上形成的栅极结构为多个。
在本实施例中，所述第一伪栅结构203的形成方法包括：在所述隔离层202上形成第一伪栅介质层；在所述第一伪栅介质层上形成第一伪栅层；在所述第一伪栅介质层和所述第一伪栅层的侧壁形成第一侧墙(未标示)。
在本实施例中，所述第一伪栅介质层的材料采用氧化硅；在其他实施例中，所述第一伪栅介质层材料还可以采用氮氧化硅。
在本实施例中，所述第一伪栅层的材料采用硅。
在本实施例中，所述第二伪栅结构204的形成方法包括：在所述隔离层202上形成第二伪栅介质层；在所述第二伪栅介质层上形成第二伪栅层；在所述第二伪栅介质层和所述第二伪栅层的侧壁形成第二侧墙(未标示)。
在本实施例中，所述第三伪栅结构205的形成方法包括：在所述隔离层上形成第三伪栅介质层；在所述第三伪栅介质层上形成第三伪栅层；在所述第三伪栅介质层和所述第三伪栅层的侧壁形成第三侧墙(未标示)。
在本实施例中，所述第二伪栅介质层和所述第三伪栅介质层的材料与所述第一伪栅介质层的材料相同，且所述第二伪栅层和所述第三伪栅层的材料与所述第一伪栅层的材料也相同。
在本实施例中，所述第一伪栅结构203、第二伪栅结构204和第三伪栅结构205同时形成，能够有效提升生产效率。
请参考图8，在形成所述第一伪栅结构203、第二伪栅结构204以及第三伪栅结构205之后，以所述第一伪栅结构203、第二伪栅结构204以及第三伪栅结构205为掩膜刻蚀所述鳍部结构201，在所述鳍部结构201内形成若干源漏开口(未标示)；在所述源漏开口内形成所述源漏掺杂层206。
在本实施例中，所述源漏掺杂层206包括：位于所述第一区I鳍部结构201内的第一源漏掺杂层；位于所述第二区II鳍部结构201内的第一源漏掺杂层；位于所述第三区III鳍部结构201内的第一源漏掺杂层。
在本实施例中，所述源漏掺杂层206的形成方法包括：采用外延生长工艺在所述源漏开口内形成外延层；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入源漏离子，形成所述源漏掺杂层206。
所述源漏离子包括P型离子或N型离子。在本实施例中，所述第一区、第二区和第三区上形成的所述源漏掺杂层的源漏离子类型不同；在其它实施例中，所述第一区、第二区和第三区上形成的所述源漏掺杂层的源漏离子类型也可以相同。
请参考图9，在形成所述源漏掺杂层206之后，在所述衬底200上形成介质层207，所述介质层207覆盖所述第一伪栅结构203、第二伪栅结构204和第三伪栅结构205的侧壁。
在本实施例中，所述介质层207的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以采用低K介质材料(指相对介电常数低于3.9的介质材料)或超低K介质材料(指相对介电常数低于2.5的介质材料)。
请参考图10，在形成所述介质层207之后，去除所述第一伪栅结构203，在所述介质层207内形成第一开口208，所述第一开口208位于所述第一区I上；去除所述第二伪栅结构204，在所述介质层207内形成第二开口209，所述第二开口209位于所述第二区II上；去除所述第三伪栅结构205，在所述介质层207内形成第三开口210，所述第三开口210位于所述第三区III上。
在本实施例中，具体去除所述第一伪栅结构203的第一伪栅介质层和第一伪栅层；去除所述第二伪栅结构204的第二伪栅介质层和第二伪栅层；去除所述第三伪栅结构205的第三伪栅介质层和第三伪栅层。
请参考图11，在形成所述第一开口208、第二开口209和第三开口210之后，在所述第一区I上形成第一栅介质结构；在所述第二区II上形成第二栅介质结构。
在本实施例中，在形成所述第一栅介质结构和所述第二栅介质结构的过程中，还包括：在所述第三区III上形成第三栅介质结构。
在本实施例中，所述第一栅介质结构具体位于所述第一开口208内，所述第二栅介质结构具体位于所述第二开口209内，所述第三栅介质结构具体位于所述第三开口210内。
在本实施例中，所述第一栅介质结构包括：第一栅氧层211以及位于所述第一栅氧层211上的第一栅介质层212；所述第二栅介质结构包括：第二栅氧层213以及位于所述第二栅氧层213上的第二栅介质层214；所述第三栅介质结构包括：第三栅氧层215以及位于所述第三栅氧层215上的第三栅介质层216。
在本实施例中，所述第一栅氧层211、第二栅氧层213和第三栅氧层215的材料相同，所述第一栅氧层211、第二栅氧层213和第三栅氧层215的材料包括氧化硅。
所述第一栅介质层212、第二栅介质层214和第三栅介质层216的材料相同，所述第一栅介质层212、第二栅介质层214和第三栅介质层216的材料包括高K介质材料，所述高K介质材料包括：氧化镧、氧化铈或氧化铪。在本实施例中，所述第一栅介质层212、第二栅介质层214和第三栅介质层216的材料分别采用氧化哈。
请参考图12，在形成所述第一栅介质结构、第二栅介质结构和第三栅介质结构之后，在所述第一栅介质结构上形成第一阻挡层217；在所述第二栅介质结构上形成第二阻挡层218。
在本实施例中，所述第一阻挡层217和所述第二阻挡层218的形成方法包括：在所述第一栅介质结构、第二栅介质结构和第三栅介质结构上形成初始阻挡层(未图示)；去除位于所述第三栅介质结构上的所述初始阻挡层，在所述第一栅介质结构上形成所述第一阻挡层217，在所述第二栅介质结构上形成第二阻挡层218。
在本实施例中，所述第一阻挡层217和所述第二阻挡层218用于阻挡后续扩散层中极化原子的扩散量。
在本实施例中，所述第一阻挡层217和所述第二阻挡层218的材料相同，所述第一阻挡层217和所述第二阻挡层218的材料采用氮氧化钛。在其他实施例中，所述第一阻挡层和所述第二阻挡层的材料还可以采用氮化钛。
请参考图13，对所述第一阻挡层217进行改性处理，形成改性层219。
通过对所述第一阻挡层217进行改性处理，形成改性层219，形成的改性层219能够增强或减弱对极化原子的阻挡作用，从而避免了利用对所述第一阻挡层217的堆叠层数来调节对所述极化原子的阻挡效果，简化了制程步骤，同时也避免了所述第一阻挡层217的堆叠层数过多而较难填入到相邻的所述鳍部结构之间的问题，有效提升了最终形成的半导体结构的性能。
所述改性处理的具体原理为：改变所述第一阻挡层217内的氮离子和氧离子的含量，当所述改性层219中的氮离子含量较高时，其对应的阻挡能力就较弱，进而使得后续扩散至第一栅介质结构内的极化原子的含量就较高。相反，当改性层219中的氧离子含量较高时，其对应的阻挡能力就较强，进而使得后续扩散至第一栅介质结构内的极化原子的含量就较低。
在本实施例中，所述第一阻挡层217的材料为氮氧化钛，所述改性处理的方法包括：对位于所述第一阻挡层217进行氮离子注入处理，形成所述改性层219。
通过对所述第一阻挡层217进行氮离子的注入处理，使得形成的改性层219中的氮离子含量增加，进而降低所述改性层219的阻挡能力。由于所述第二阻挡层217未进行改性处理，因此所述改性层219的阻挡能力低于所述第二阻挡层218的阻挡能力，使得后续扩散至所述第一栅介质结构中的极化原子的含量大于所述第二栅介质结构中极化原子的含量。由于所述第三栅介质结构上没有形成阻挡层，因此后续扩散至所述第三栅介质结构中的极化原子的含量最高。
在其他实施例中，所述第一阻挡层的材料为氮化钛，所述改性处理的方法包括：对位于所述第一阻挡层进行氧化处理，形成所述改性层。
通过对所述第一阻挡层进行氧化处理，使得形成的改性层中的氧离子含量增加，进而增加所述改性层的阻挡能力。由于所述第二阻挡层为进行改性处理，因此所述改性层的阻挡能力高于所述第二阻挡层的阻挡能力，使得后续扩散至所述第一栅介质结构中的极化原子的含量小于所述第二栅介质结构中极化原子的含量。由于所述第三栅介质结构上没有形成阻挡层，因此后续扩散至所述第三栅介质结构中的极化原子的含量最高。
请参考图14，在所述改性层219上形成第一扩散层220，所述第一扩散层220内具有极化原子；在所述第二阻挡层218上形成第二扩散层221，所述第二扩散层221内具有所述极化原子。
在本实施例中，在形成第一扩散层220和所述第二扩散层221的过程中，还包括：在所述第三栅介质结构上形成第三扩散层222，所述第三扩散层222内具有所述极化原子。
在本实施例中，所述第一扩散层220、第二扩散层221和第三扩散层222同时形成。通过全局工艺同时形成所述第一扩散层220、第二扩散层221和第三扩散层222，能够有效减少制程，提供生产效率。
在本实施例中，所述第一扩散层220、第二扩散层221和第三扩散层222的材料采用氧化镧。在其他实施例中，所述第一扩散层220、第二扩散层221和第三扩散层222的材料还可以采用氧化铈。
所述极化原子包括：La、Ce、Nb、Mg、Sc或Al。在本实施例中，所述极化原子采用La(镧)。
请参考图15，对所述第一扩散层220和所述第二扩散层221进行退火处理，驱动位于所述第一扩散层220内的所述极化原子扩散至所述第一栅介质结构内，形成第一极化层223，驱动位于所述第二扩散层221内的所述极化原子扩散至所述第二栅介质结构内，形成第二极化层224。
在本实施例中，在对所述第一扩散层220和所述第二扩散层221进行退火处理的过程中，还包括：对所述第三扩散层222进行所述退火处理，驱动位于所述第三扩散层222内的所述极化原子扩散至所述第三栅介质结构内，形成第三极化层225。
形成的所述第一极化层223、第二极化层224以及第三极化层225内具有极化原子，通过所述极化原子与对应的栅介质结构之间形成化学键、以及后续形成的功函数层的堆叠层数来共同调节阈值电压，使得所述功函数层的堆叠层数不是影响阈值电压的唯一因素，进而能够有效的减少后续的功函数层的堆叠层数。
在本实施例中，由于所述第一阻挡层217和所述第二阻挡层218的材料采用的为氮氧化钛，所述改性处理采用的是氮离子的注入处理，因此所述第一极化层223中的极化原子含量较多，第二极化层224内的极化原子含量最少，第三极化层225内的极化原子含量最多。所述第一极化层223内的所述极化原子的含量为3％～8％；所述第二极化层224内的所述极化原子的含量为0.1％～3％；所述第三极化层225内的所述极化原子的含量为8％～15％。
由于所述第一极化层223、第二极化层224和第三极化层225的极化原子的含量不同，因此对应的阈值电压也不相同。
在其他实施例中，所述第一阻挡层和所述第二阻挡层的材料还可以采用氮化钛，所述改性处理采用的是氧化处理，因此所述第一极化层中的极化原子含量最少，第二极化层内的极化原子含量较多，第三极化层内的极化原子含量最多。所述第一极化层内的所述极化原子的含量为0.1％～3％；所述第二极化层内的所述极化原子的含量为3％～8％；所述第三极化层内的所述极化原子的含量为8％～15％。
请参考图16，在形成所述第一极化层223、第二极化层224和第三极化层225之后，还包括：去除所述第一扩散层220、第二扩散层221、第三扩散层222、改性层219以及第二阻挡层218。
去除所述第一扩散层220、第二扩散层221、第三扩散层222、改性层219以及第二阻挡层218的工艺采用湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。在本实施例中，去除所述第一扩散层220、第二扩散层221、第三扩散层222、改性层219以及第二阻挡层218的工艺采用的是干法刻蚀工艺。
请参考图17，去除所述第一扩散层220、第二扩散层221、第三扩散层222、改性层219以及第二阻挡层218之后，在第一区I上形成第一栅极结构226；在所述第二区II上形成第二栅极结构227；在所述第三区III上形成第三栅极结构228。
在本实施例中，所述第一源漏掺杂层位于所述第一栅极结构226两侧的鳍部结构201内，通过所述第一栅极结构226以及第一栅极结构226两侧的第一源漏掺杂层，在所述第一区I上形成第一晶体管结构；所述第二源漏掺杂层位于所述第二栅极结构227两侧的鳍部结构201内，通过所述第二栅极结构227以及第二栅极结构227两侧的第二源漏掺杂层，在所述第二区II上形成第二晶体管结构；所述第三源漏掺杂层位于所述第三栅极结构228两侧的鳍部结构201内，通过所述第三栅极结构228以及第三栅极结构228两侧的第三源漏掺杂层，在所述第三区III上形成第三晶体管结构。
在本实施例中，所述第一栅极结构226具体位于所述第一极化层223表面，所述第一栅极结构226包括：第一功函数层以及位于所述第一功函数层上的第一栅极层(未标示)。
在本实施例中，所述第二栅极结构227具体位于所述第二极化层224表面，所述第二栅极结构227包括：第二功函数层以及位于所述第二功函数层上的第二栅极层(未标示)。
在本实施例中，所述第三栅极结构228具体位于所述第三极化层225表面，所述第三栅极结构228包括：第三功函数层以及位于所述第三功函数层上的第三栅极层(未标示)。
图18至图19是本发明另一实施例的半导体结构形成过程的结构示意图。
本实施例是在上述实施例的基础上继续对半导体结构的形成方法进行说明，本实施例和上述实施例的不同点在于：所述第一栅介质结构包括第一栅氧层211；所述第二栅介质结构包括第二栅氧层213；所述第三栅介质结构包括第三栅氧层215。以下将结合附图进行具体说明。
请参考图18，在形成第一极化层223、第二极化层224和第三极化层225之后，在所述第一极化层223上形成第一栅介质层212；在所述第二极化层224上形成第二栅介质层214；在所述第三极化层225上形成第三栅介质层216。
所述第一栅介质层212、第二栅介质层214和第三栅介质层216的材料相同，所述第一栅介质层212、第二栅介质层214和第三栅介质层216的材料包括高K介质材料，所述高K介质材料包括：氧化镧、氧化铈或氧化铪。在本实施例中，所述第一栅介质层212、第二栅介质层214和第三栅介质层216的材料分别采用氧化哈。
请参考图19，在形成所述第一栅介质层212、第二栅介质层214和第三栅介质层216之后，在第一区I上形成第一栅极结构226；在所述第二区II上形成第二栅极结构227；在所述第三区III上形成第三栅极结构228。
在本实施例中，所述第一栅极结构226具体位于所述第一栅介质层212表面，所述第一栅极结构226包括：第一功函数层以及位于所述第一功函数层上的第一栅极层(未标示)。
在本实施例中，所述第二栅极结构227具体位于所述第二栅介质层214表面，所述第二栅极结构227包括：第二功函数层以及位于所述第二功函数层上的第二栅极层(未标示)。
在本实施例中，所述第三栅极结构228具体位于所述第三栅介质层216表面，所述第三栅极结构228包括：第三功函数层以及位于所述第三功函数层上的第三栅极层(未标示)。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区和第二区；
在所述第一区上形成第一栅介质结构；
在所述第二区上形成第二栅介质结构；
在所述第一栅介质结构上形成第一阻挡层；
在所述第二栅介质结构上形成第二阻挡层；
对所述第一阻挡层进行改性处理，形成改性层；
在所述改性层上形成第一扩散层，所述第一扩散层内具有极化原子；
在所述第二阻挡层上形成第二扩散层，所述第二扩散层内具有所述极化原子；
对所述第一扩散层和所述第二扩散层进行退火处理，驱动位于所述第一扩散层内的所述极化原子扩散至所述第一栅介质结构内，形成第一极化层，驱动位于所述第二扩散层内的所述极化原子扩散至所述第二栅介质结构内，形成第二极化层；
在形成第一极化层之后，在所述第一区上形成第一栅极结构，所述第一栅极结构两侧的基底内具有第一源漏掺杂层，在所述第一区上形成第一晶体管结构；
在形成第二极化层之后，在所述第二区上形成第二栅极结构，所述第二栅极结构两侧的基底内具有第二源漏掺杂层，在所述第二区上形成第二晶体管结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括：第三区。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述第一栅介质结构和所述第二栅介质结构之前，还包括：在所述基底上形成介质层，所述介质层内具有第一开口、第二开口和第三开口，所述第一开口位于所述第一区上，所述第二开口位于所述第二区上，所述第三开口位于所述第三区上。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一栅介质结构和所述第二栅介质结构的过程中，还包括：在所述第三区上形成第三栅介质结构。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一阻挡层和所述第二阻挡层的形成方法包括：在所述第一栅介质结构、第二栅介质结构和第三栅介质结构上形成初始阻挡层；去除位于所述第三栅介质结构上的所述初始阻挡层，在所述第一栅介质结构上形成所述第一阻挡层，在所述第二栅介质结构上形成第二阻挡层。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成第一扩散层和所述第二扩散层的过程中，还包括：在所述第三栅介质结构上形成第三扩散层，所述第三扩散层内具有所述极化原子。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一扩散层、第二扩散层和第三扩散层同时形成。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在对所述第一扩散层和所述第二扩散层进行退火处理的过程中，还包括：对所述第三扩散层进行所述退火处理，驱动位于所述第三扩散层内的所述极化原子扩散至所述第三栅介质结构内，形成第三极化层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成所述第一极化层、第二极化层和第三极化层之后，还包括：去除所述第一扩散层、第二扩散层、第三扩散层、改性层以及第二阻挡层。
10.如权利要求1或6所述的半导体结构的形成方法，其特征在于，所述极化原子包括：La、Ce、Nb、Mg、Sc或Al。
11.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一栅介质结构包括：第一栅氧层以及位于所述第一栅氧层上的第一栅介质层；所述第二栅介质结构包括：第二栅氧层以及位于所述第二栅氧层上的第二栅介质层；所述第三栅介质结构包括：第三栅氧层以及位于所述第三栅氧层上的第三栅介质层。
12.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一栅介质结构包括第一栅氧层；所述第二栅介质结构包括第二栅氧层；所述第三栅介质结构包括第三栅氧层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，在形成第一极化层、第二极化层和第三极化层之后，还包括：在所述第一极化层上形成第一栅介质层；在所述第二极化层上形成第二栅介质层；在所述第三极化层上形成第三栅介质层。
14.如权利要求11或12所述的半导体结构的形成方法，其特征在于，所述第一栅氧层、第二栅氧层和第三栅氧层的材料相同，所述第一栅氧层、第二栅氧层和第三栅氧层的材料包括氧化硅。
15.如权利要求11或13所述的半导体结构的形成方法，其特征在于，所述第一栅介质层、第二栅介质层和第三栅介质层的材料相同，所述第一栅介质层、第二栅介质层和第三栅介质层的材料包括高K介质材料，所述高K介质材料包括：氧化镧、氧化铈或氧化铪。
16.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一阻挡层和所述第二阻挡层的材料相同；所述第一阻挡层和所述第二阻挡层的材料包括：氮化钛或氮氧化钛。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，当所述第一阻挡层的材料为氮氧化钛时，所述改性处理的方法包括：对位于所述第一阻挡层进行氮离子注入处理，形成所述改性层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一极化层内的所述极化原子的含量为3％～8％；所述第二极化层内的所述极化原子的含量为0.3％～3％；所述第三极化层内的所述极化原子的含量为8％～15％。
19.如权利要求16所述的半导体结构的形成方法，其特征在于，当所述第一阻挡层的材料为氮化钛时，所述改性处理的方法包括：对位于所述第一阻挡层进行氧化处理，形成所述改性层。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述第一极化层内的所述极化原子的含量为0.1％～3％；所述第二极化层内的所述极化原子的含量为3％～8％；所述第三极化层内的所述极化原子的含量为8％～15％。
21.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成第三极化层之后，还包括：在所述第三区上形成第三栅极结构，所述第三栅极结构两侧的基底内具有第三源漏掺杂层，在所述第三区上形成第三晶体管结构。
22.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅极结构包括：第一功函数层以及位于所述第一功函数层上的第一栅极层。
23.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二栅极结构包括：第二功函数层以及位于所述第二功函数层上的第二栅极层。
24.如权利要求21所述的半导体结构的形成方法，其特征在于，所述第三栅极结构包括：第三功函数层以及位于所述第三功函数层上的第三栅极层。
CN202010955120.2A 2020-09-11 2020-09-11 半导体结构的形成方法 Pending CN114171459A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010955120.2A CN114171459A (zh) 2020-09-11 2020-09-11 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010955120.2A CN114171459A (zh) 2020-09-11 2020-09-11 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114171459A true CN114171459A (zh) 2022-03-11

Family

ID=80475516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010955120.2A Pending CN114171459A (zh) 2020-09-11 2020-09-11 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114171459A (zh)

Similar Documents

Publication Publication Date Title
KR101901059B1 (ko) 상이한 핀 높이를 갖는 핀펫을 형성하는 기구
US7176092B2 (en) Gate electrode for a semiconductor fin device
US9679962B2 (en) FinFET and method of manufacturing the same
CN112309861B (zh) 半导体结构及其形成方法、晶体管
CN107919324B (zh) 半导体器件的形成方法
US20200194267A1 (en) Semiconductor device and method for fabricating the same
JP2007013025A (ja) 電界効果型トランジスタおよびその製造方法
TW202018777A (zh) 一種製作半導體元件的方法
US10418461B2 (en) Semiconductor structure with barrier layers
CN114171459A (zh) 半导体结构的形成方法
CN111697051B (zh) 半导体结构及其形成方法
US10453962B2 (en) FinFET device and fabrication method thereof
CN114823893A (zh) 高介电常数金属栅mos晶体管
KR100282453B1 (ko) 반도체 소자 및 그 제조방법
KR100937649B1 (ko) 반도체 장치의 트렌지스터 형성 방법
CN109285876B (zh) 半导体结构及其形成方法
CN107437533B (zh) 半导体结构及其制造方法
KR100598172B1 (ko) 리세스 게이트를 갖는 트랜지스터의 제조 방법
CN113972273A (zh) 半导体结构及其形成方法
US20230378315A1 (en) Manufacturing method of semiconductor device
CN112103249B (zh) 半导体结构及其形成方法
CN113053751B (zh) 半导体结构及其形成方法
CN114068409A (zh) 半导体结构的形成方法
CN107799469B (zh) 半导体器件的形成方法
KR100604044B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination