CN113972273A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113972273A
CN113972273A CN202010724356.5A CN202010724356A CN113972273A CN 113972273 A CN113972273 A CN 113972273A CN 202010724356 A CN202010724356 A CN 202010724356A CN 113972273 A CN113972273 A CN 113972273A
Authority
CN
China
Prior art keywords
layer
gate
polarization
forming
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010724356.5A
Other languages
English (en)
Inventor
金吉松
亚伯拉罕·庾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010724356.5A priority Critical patent/CN113972273A/zh
Priority to US17/347,816 priority patent/US20220028855A1/en
Publication of CN113972273A publication Critical patent/CN113972273A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括第一区；位于所述第一区上的第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料；位于所述第一极化层上的第一栅极结构。通过位于所述第一区上的第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料。由于所述第一极化层中所述第一极化原子直接与半导体材料形成相对应的盐类化合物，使得所述第一极化层能够具有更高的阈值电压，进而在多阈值电压的环境中，使得各个阈值电压的调节范围增大，减小了不同栅极的阈值电压相同的问题，有效提升了最终形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。MOS包括PMOS晶体管和NMOS晶体管。
为了适应集成电路设计中不同晶体管的开关速度的需要，需要形成多个不同阈值电压的晶体管。
为了减小调节PMOS晶体管和NMOS晶体管的阈值电压，会在PMOS晶体管和NMOS晶体管的栅介质层表面形成对应的功函数层。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。在PMOS晶体管和NMOS晶体管中，功函数层的材料不同，以满足各自功函数调节的需要。
然而，现有技术中形成的多阈值电压鳍式场效应晶体管性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，提升形成的多阈值电压鳍式场效应晶体管性能。
为解决上述问题，本发明提供一种半导体结构，包括：基底，所述基底包括第一区；位于所述第一区上的第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料；位于所述第一极化层上的第一栅极结构。
可选的，所述第一极化原子包括：La、Ce、Nb、Mg、Sc或Al。
可选的，所述第一极化层的材料包括：MxSiyOz、MxGeyOz或MxSiyGezOw，其中，M为所述第一极化原子，x、y、z、w为正整数。
可选的，所述基底还包括：第二区和第三区；所述半导体结构还包括：位于所述第二区上的第二极化层，所述第二极化层的材料内具有所述第一极化原子；位于第二极化层上的第二栅极结构；位于所述第三区上的第一栅氧层；位于第一栅氧层上的第三栅极结构。
可选的，还包括：位于所述基底上的介质层，所述介质层内具有第一开口、第二开口和第三开口，所述第一开口位于所述第一区上，所述第二开口位于所述第二区上，所述第三开口位于所述第三区上；所述第一极化层和所述第一栅极结构位于所述第一开口内；所述第二极化层和所述第二栅极结构位于所述第二开口内；所述第一栅氧层和所述第三栅极结构位于所述第三开口内。
可选的，第一栅极结构包括：位于所述第一极化层上的第一栅介质层；位于所述第一栅介质层上的第一栅极层。
可选的，所述第一栅极结构还包括：第一功函数层，所述第一功函数层位于所述第一栅介质层上，所述第一栅极层位于所述第一功函数层上。
可选的，所述第二栅极结构包括：位于所述第二极化层上的第二栅介质层；位于所述第二栅介质层上的第二栅极层。
可选的，所述第二栅极结构还包括：第二功函数层，所述第二功函数层位于所述第二栅介质层上，所述第二栅极层位于所述第二功函数层上。
可选的，所述第三栅极结构包括：位于所述第一栅氧层上的第三栅介质层；位于所述第三栅介质层上的第三栅极层。
可选的，所述第三栅极结构还包括：第三功函数层，所述第三功函数层位于所述第三栅介质层上，所述第三栅极层位于所述第三功函数层上。
可选的，所述第一栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
可选的，所述第二栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
可选的，第三栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
可选的，所述第一极化层内的所述第一极化原子的含量为2％～30％。
可选的，所述第二极化层内的所述第一极化原子的含量小于1％。
相应的，本发明还提供了一种形成半导体结构的形成方法，包括：提供基底，所述基底包括第一区；在所述第一区上形成第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料；在所述第一极化层上形成第一栅极结构。
可选的，所述第一极化原子包括：：La、Ce、Nb、Mg、Sc或Al。
可选的，所述第一极化层的材料包括：MxSiyOz、MxGeyOz或MxSiyGezOw，其中，M为所述第一极化原子，x、y、z、w为正整数。
可选的，所述基底还包括：第二区和第三区；所述半导体结构还包括：位于所述第二区上的第二极化层，所述第二极化层的材料内具有所述第一极化原子；位于第二极化层上的第二栅极结构；位于所述第三区上的第一栅氧层；位于第一栅氧层上的第三栅极结构。
可选的，还包括：在所述基底上形成介质层，所述介质层内具有第一开口、第二开口和第三开口，所述第一开口位于所述第一区上，所述第二开口位于所述第二区上，所述第三开口位于所述第三区上；在所述第一开口内形成所述第一极化层和所述第一栅极结构；在所述第二开口内形成所述第二极化层和所述第二栅极结构；在所述第三开口内形成所述第一栅氧层和所述第三栅极结构。
可选的，所述第一极化层和第二极化层的形成方法包括：在所述第一区上形成第一扩散层；在第二区形成第二栅氧层；在所述第二栅氧层上形成第二扩散层；对所述第一扩散层和所述第二扩散层进行退火处理，将所述第二栅氧层改性为所述第二极化层，将所述第一扩散层改性为所述第一极化层。
可选的，所述第一扩散层的材料包括：氧化镧或氧化铈；所述第二扩散层的材料包括：氧化镧或氧化铈
可选的，第一栅极结构包括：位于所述第一极化层上的第一栅介质层；位于所述第一栅介质层上的第一栅极层。
可选的，所述第一栅极结构还包括：第一功函数层，所述第一功函数层位于所述第一栅介质层上，所述第一栅极层位于所述第一功函数层上。
可选的，所述第二栅极结构包括：位于所述第二极化层上的第二栅介质层；位于所述第二栅介质层上的第二栅极层。
可选的，所述第二栅极结构还包括：第二功函数层，所述第二功函数层位于所述第二栅介质层上，所述第二栅极层位于所述第二功函数层上。
可选的，所述第三栅极结构包括：位于所述第一栅氧层上的第三栅介质层；位于所述第三栅介质层上的第三栅极层
可选的，所述第三栅极结构还包括：第三功函数层，所述第三功函数层位于所述第三栅介质层上，所述第三栅极层位于所述第三功函数层上。
可选的，所述第一极化层内的所述第一极化原子的含量为2％～30％。
可选的，所述第二极化层内的所述第一极化原子的含量小于1％。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明技术方案的结构中，位于所述第一区上的第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料。通过所述第一极化层中所述第一极化原子直接与半导体材料形成相对应的盐类化合物，使得所述第一极化层能够具有更高的阈值电压，进而在多阈值电压的环境中，使得各个阈值电压的调节范围增大，减小了不同栅极的阈值电压相同的问题，有效提升了最终形成的半导体结构的性能。
在本发明技术方案的形成方法中，在所述第一区上形成第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料。通过所述第一极化层中所述第一极化原子直接与半导体材料形成相对应的盐类化合物，使得所述第一极化层能够具有更高的阈值电压，进而在多阈值电压的环境中，使得各个阈值电压的调节范围增大，减小了不同栅极的阈值电压相同的问题，有效提升了最终形成的半导体结构的性能。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3至图16是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的多阈值电压鳍式场效应晶体管性能仍有待提升。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，对应的相邻鳍部结构之间的间距也越来越小，现有技术中通过对功函数层的堆叠层数来调整对应的阈值电压，然而，由于相邻的鳍部结构的间距较小，对于堆叠层数较多的功函数层是很难填入到相邻的所述鳍部结构之间的，使得阈值电压难以到达要求，进而影响最终的半导体结构的性能。
为了解决上述问题，提出了另一种半导体结构形成方法，以下将结合附图进行具体说明。
请参考图1，提供基底100；在所述基底100上形成介质层101，所述介质层101内第一开口102、第二开口103和第三开口104，所述第一开口102、第二开口103和第三开口104暴露出所述基底100的顶部表面；形成第一栅氧层105、第二栅氧层106和第三栅氧层107，所述第一栅氧层105位于所述第一开口102内，所述第二栅氧层106位于所述第二开口103内，所述第三栅氧层107位于所述第三开口104内；形成第一扩散层108和第二扩散层109，所述第一扩散层108位于所述第一开口102内的所述第一栅氧层105上，所述第二扩散层109位于所述第二开口103内的所述第二栅氧层106上。
请参考图2，对所述第一扩散层108和所述第二扩散层109进行退火处理，将所述第一栅氧层105改性为第一极化层110，将所述第二栅氧层106改性为第二极化层111，所述第一极化层110和所述第二极化层111内具有第一极化原子。
在本实施例中，通过形成第一极化层110和第二极化层111，所述第一极化层110和所述第二极化层111内具有第一极化原子，通过所述第一极化原子与栅氧层之间形成化学键以及后续形成的功函数层的堆叠层数来共同调节阈值电压，使得所述功函数层的堆叠层数不是影响阈值电压的唯一因素，进而能够有效的减少功函数层的堆叠层数。然而，本实施例中的第一极化层110和所述第二极化层111分别通过改性所述第一栅氧层105和所述第二栅氧层106形成，所形成的化学键的阈值电压较小，进而使得多个阈值电压的调节范围较小，容易造成不同栅极的阈值电压相同的问题，影响最终半导体结构的性能。
在此基础上，本发明提供一种半导体结构及其形成方法，在所述第一区上形成第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料。通过所述第一极化层中所述第一极化原子直接与半导体材料形成相对应的盐类化合物，使得所述第一极化层能够具有更高的阈值电压，进而在多阈值电压的环境中，使得各个阈值电压的调节范围增大，减小了不同栅极的阈值电压相同的问题，有效提升了最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图16，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3和图4，图3是半导体结构的俯视图，图4是沿图3中A-A线剖面示意图，提供基底，所述基底包括第一区I。
在本实施例中，所述基底还包括第二区II和第三区III，所述第二区II位于所述第一区I和所述第三区III之间，所述第一区I、第二区II和第三区III用于形成不同阈值电压的晶体管结构。
在本实施例中，所述基底包括：衬底200以及位于所述衬底200上的若干相互分立的鳍部结构201。
在其他实施例中，所述鳍部结构还可以包括若干层沿所述衬底表面法线方向相隔一定距离排布的沟道层；在其他实施例中，还可以不具有鳍部结构。
在本实施例中，所述衬底200与所述鳍部结构201的形成方法包括：提供初始衬底(未图示)，所述初始衬底上具有掩膜层(未图示)，所述掩膜层暴露出部分所述初始衬底的顶部表面；以所述掩膜层为掩膜刻蚀所述初始衬底，形成所述衬底200以及位于所述衬底200上的鳍部结构201。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部结构201的材料为硅；在其他的实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。
请参考图5，图5与图4的视图方向一致，在所述衬底200上形成隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁，所述隔离层202的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离层202的形成方法包括：在所述衬底200上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层202，所述隔离层202顶部表面低于所述鳍部201顶部表面。
所述隔离层202的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层202的材料采用氧化硅。
请参考图6，在形成所述隔离层202之后，在所述衬底200上形成横跨所述鳍部结构201的第一伪栅结构203、第二伪栅结构204和第三伪栅结构205，所述第一伪栅结构203位于所述第一区I上，所述第二伪栅结构204位于所述第二区II上，所述第三伪栅结构205位于所述第三区III上。
需要说明的是，附图中为了方便清晰的描述，将每个区上形成的伪栅结构设置为1个，但是，在实际生产过程中，每个区上形成的栅极结构为多个。
在本实施例中，所述第一伪栅结构203的形成方法包括：在所述隔离层202上形成第一伪栅介质层；在所述第一伪栅介质层上形成第一伪栅层；在所述第一伪栅介质层和所述第一伪栅层的侧壁形成第一侧墙(未标示)。
在本实施例中，所述第一伪栅介质层的材料采用氧化硅；在其他实施例中，所述第一伪栅介质层材料还可以采用氮氧化硅。
在本实施例中，所述第一伪栅层的材料采用硅。
在本实施例中，所述第二伪栅结构204的形成方法包括：在所述隔离层202上形成第二伪栅介质层；在所述第二伪栅介质层上形成第二伪栅层；在所述第二伪栅介质层和所述第二伪栅层的侧壁形成第二侧墙(未标示)。
在本实施例中，所述第三伪栅结构205的形成方法包括：在所述隔离层上形成第三伪栅介质层；在所述第三伪栅介质层上形成第三伪栅层；在所述第三伪栅介质层和所述第三伪栅层的侧壁形成第三侧墙(未标示)。
在本实施例中，所述第二伪栅介质层和所述第三伪栅介质层的材料与所述第一伪栅介质层的材料相同，且所述第二伪栅层和所述第三伪栅层的材料与所述第一伪栅层的材料也相同。
在本实施例中，所述第一伪栅结构203、第二伪栅结构204和第三伪栅结构205同时形成，能够有效提升生产效率。
请参考图7，在形成所述第一伪栅结构203、第二伪栅结构204以及第三伪栅结构205之后，以所述第一伪栅结构203、第二伪栅结构204以及第三伪栅结构205为掩膜刻蚀所述鳍部结构201，在所述鳍部结构201内形成若干源漏开口(未标示)；在所述源漏开口内形成所述源漏掺杂层206。
在本实施例中，所述源漏掺杂层206的形成方法包括：采用外延生长工艺在所述源漏开口内形成外延层；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入源漏离子，形成所述源漏掺杂层206。
所述源漏离子包括P型离子或N型离子。在本实施例中，所述第一区、第二区和第三区上形成的所述源漏掺杂层的源漏离子类型不同；在其它实施例中，所述第一区、第二区和第三区上形成的所述源漏掺杂层的源漏离子类型也可以相同。
请参考图8，在形成所述源漏掺杂层206之后，在所述衬底200上形成介质层207，所述介质层207覆盖所述第一伪栅结构203、第二伪栅结构204和第三伪栅结构205的侧壁。
在本实施例中，所述介质层207的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以采用低K介质材料(指相对介电常数低于3.9的介质材料)或超低K介质材料(指相对介电常数低于2.5的介质材料)。
请参考图9，在形成所述介质层207之后，去除所述第一伪栅结构203，在所述介质层207内形成第一开口208，所述第一开口208位于所述第一区I上；去除所述第二伪栅结构204，在所述介质层207内形成第二开口209，所述第二开口209位于所述第二区II上；去除所述第三伪栅结构205，在所述介质层207内形成第三开口210，所述第三开口210位于所述第三区III上。
在本实施例中，具体去除所述第一伪栅结构203的第一伪栅介质层和第一伪栅层；去除所述第二伪栅结构204的第二伪栅介质层和第二伪栅层；去除所述第三伪栅结构205的第三伪栅介质层和第三伪栅层。
在形成所述第一开口208、第二开口209和第三开口210之后，还包括：在所述第一开口208内形成第一极化层和第一栅极结构，所述第一极化层的材料为具有第一极化原子的半导体化合物材料；在所述第二开口209内形成第二极化层和第二栅极结构，所述第二极化层的材料内具有所述第一极化原子；在所述第三开口210内形成第一栅氧层和第三栅极结构。具体形成过程请参考图10至图16。
请参考图10，在所述第一开口208、第二开口209和第三开口210内形成牺牲层211，所述牺牲层211覆盖所述鳍部结构201的部分侧壁和顶部表面。
在本实施例中，所述牺牲层211的材料采用氧化硅。
请参考图11，去除位于所述第二开口209和所述第三开口210内的所述牺牲层211。
在本实施例中，去除位于所述第二开口209和所述第三开口210内的所述牺牲层211采用湿法刻蚀工艺；在其他实施例中，去除位于所述第二开口和所述第三开口内的所述牺牲层还可以采用干法刻蚀工艺。
请参考图12，在去除位于所述第二开口209和所述第三开口210内的所述牺牲层211之后，在所述第三开口210内形成所述第一栅氧层212，所述第一栅氧层212覆盖所述鳍部结构201的部分侧壁和顶部表面；在所述第二开口209内形成第二栅氧层213，所述第二栅氧层213覆盖所述鳍部结构201的部分侧壁和顶部表面。
在本实施例中，所述第一栅氧层212和所述第二栅氧层213的材料采用氧化硅。
在本实施例中，所述第一栅氧层212和所述第二栅氧层213同时形成。
请参考图13，在形成所述第一栅氧层212和所述第二栅氧层213之后，去除位于所述第一开口208内的所述牺牲层211；在所述第一开口208内形成第一扩散层214，所述第一扩散层214覆盖所述鳍部结构201的部分侧壁和顶部表面；在所述第二开口209内形成第二扩散层215，所述第二扩散层215位于所述第二栅氧层213的表面；在所述第三开口210内形成第三扩散层216，所述第三扩散层216位于所述第一栅氧层212的表面。
在本实施例中，所述第一扩散层214、第二扩散层215和第三扩散层216同时形成，且所述第一扩散层214、第二扩散层215和第三扩散层216的材料采用氧化镧。在其他实施例中，所述第一扩散层、第二扩散层和第三扩散层的材料还可以采用氧化铈。
请参考图14，去除位于所述第三开口210内的所述第三扩散层216。
在本实施例中，去除位于所述第三开口210内的所述第三扩散层216采用湿法刻蚀工艺；在其他实施例中，去除位于所述第三开口内的所述第三扩散层还可以采用干法刻蚀工艺。
请参考图15，在去除所述第三扩散层216之后，对所述第一扩散层214和所述第二扩散层215进行退火处理，将所述第一扩散层214改性为所述第一极化层217，将所述第二栅氧层213改性为所述第二极化层218。
在本实施例中，通过所述退火处理使得第一扩散层214与所述鳍部结构201发生反应，进而形成所述第一极化层217，所述第一极化层217的材料为具有第一极化原子的半导体化合物材料，通过所述第一极化层217中所述第一极化原子直接与半导体材料形成相对应的盐类化合物，使得所述第一极化层217能够具有更高的阈值电压，进而在多阈值电压的环境中，使得各个阈值电压的调节范围增大，减小了不同栅极的阈值电压相同的问题，有效提升了最终形成的半导体结构的性能。
另外利用所述第一极化层217和后续形成的第一功函数层的堆叠层数来共同调节阈值电压，使得所述第一功函数层的堆叠层数不是影响阈值电压的唯一因素，进而能够有效的减少第一功函数层的堆叠层数。
所述第一极化层217的材料包括：MxSiyOz、MxGeyOz或MxSiyGezOw，其中，M为所述第一极化原子，x、y、z、w为正整数。在本实施例中，所述第一极化层217的材料为硅酸镧(La2SiO5、La2Si2O7等硅酸镧化合物)。
在本实施例中，通过所述退火处理使得第二扩散层215中的第一极化原子扩散至所述第二栅氧层213，形成第二极化层218，利用所述第二极化层218和后续形成的第二功函数层的堆叠层数来共同调节阈值电压，使得所述第二功函数层的堆叠层数不是影响阈值电压的唯一因素，进而能够有效的减少第二功函数层的堆叠层数。
在本实施例中，所述第一极化原子为La(镧)；在其他实施例中，所述第一极化原子还可以为Ce(铈)、Nb(铌)、Mg(镁)、Sc(钪)或Al(铝)。
在本实施例中，所述第一极化层217内的所述第一极化原子的含量为2％～30％。
在本实施例中，所述第二极化层218内的所述第一极化原子的含量小于1％。
请参考图16，在形成所述第一极化层217和所述第二极化层218之后，去除位于所述第二极化层218上的第二扩散层215；在所述第一极化层217上形成第一栅极结构219；在所述第二极化层218上形成第二栅极结构220；在所述第一栅氧层212上形成第三栅极结构221。
在本实施例中，第一栅极结构219包括：位于所述第一极化层217上的第一栅介质层；位于所述第一栅介质层上的第一栅极层(未标示)。
在本实施例中，所述第一栅极结构219还包括：第一功函数层，所述第一功函数层位于所述第一栅介质层上，所述第一栅极层位于所述第一功函数层上(未标示)。
在本实施例中，所述第二栅极结构220包括：位于所述第二极化层上的第二栅介质层；位于所述第二栅介质层上的第二栅极层(未标示)。
在本实施例中，所述第二栅极结构220还包括：第二功函数层，所述第二功函数层位于所述第二栅介质层上，所述第二栅极层位于所述第二功函数层上(未标示)。
在本实施例中，所述第三栅极结构221包括：位于所述第一栅氧层上的第三栅介质层；位于所述第三栅介质层上的第三栅极层(未标示)。
在本实施例中，所述第三栅极结构221还包括：第三功函数层，所述第三功函数层位于所述第三栅介质层上，所述第三栅极层位于所述第三功函数层上(未标示)。
在本实施例中，所述第一栅介质层、第二栅介质层和第三栅介质层的材料采用氧化铪；在其他实施例中，所述第一栅介质层、第二栅介质层和第三栅介质层的材料还可以采用氧化镧或氧化铈。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图16，包括：基底，所述基底包括第一区I；位于所述第一区I上的第一极化层217，所述第一极化层217的材料为具有第一极化原子的半导体化合物材料；位于所述第一极化层217上的第一栅极结构219。
通过位于所述第一区I上的第一极化层217，所述第一极化层217的材料为具有第一极化原子的半导体化合物材料。由于所述第一极化层217中所述第一极化原子直接与半导体材料形成相对应的盐类化合物，使得所述第一极化层217能够具有更高的阈值电压，进而在多阈值电压的环境中，使得各个阈值电压的调节范围增大，减小了不同栅极的阈值电压相同的问题，有效提升了最终形成的半导体结构的性能。
在本实施例中，所述第一极化原子为La(镧)；在其他实施例中，所述第一极化原子还可以为Ce(铈)、Nb(铌)、Mg(镁)、Sc(钪)或Al(铝)。
所述第一极化层217的材料包括：MxSiyOz、MxGeyOz或MxSiyGezOw，其中，M为所述第一极化原子，x、y、z、w为正整数。在本实施例中，所述第一极化层217的材料为硅酸镧(La2SiO5、La2Si2O7等硅酸镧化合物)。
在本实施例中，所述基底还包括：第二区II和第三区III；所述半导体结构还包括：位于所述第二区II上的第二极化层218，所述第二极化层218的材料内具有所述第一极化原子；位于第二极化层218上的第二栅极结构220；位于所述第三区III上的第一栅氧层212；位于第一栅氧层212上的第三栅极结构221。
在本实施例中，还包括：位于所述基底上的介质层207，所述介质层207内具有第一开口208、第二开口209和第三开口210，所述第一开口208位于所述第一区I上，所述第二开口209位于所述第二区II上，所述第三开口210位于所述第三区III上；所述第一极化层217和所述第一栅极结构219位于所述第一开口208内；所述第二极化层218和所述第二栅极结构220位于所述第二开口209内；所述第一栅氧层212和所述第三栅极结构221位于所述第三开口210内。
在本实施例中，第一栅极结构219包括：位于所述第一极化层217上的第一栅介质层；位于所述第一栅介质层上的第一栅极层。
在本实施例中，所述第一栅极结构219还包括：第一功函数层，所述第一功函数层位于所述第一栅介质层上，所述第一栅极层位于所述第一功函数层上。
在本实施例中，所述第二栅极结构220包括：位于所述第二极化层上的第二栅介质层；位于所述第二栅介质层上的第二栅极层。
在本实施例中，所述第二栅极结构220还包括：第二功函数层，所述第二功函数层位于所述第二栅介质层上，所述第二栅极层位于所述第二功函数层上。
在本实施例中，所述第三栅极结构221包括：位于所述第一栅氧层上的第三栅介质层；位于所述第三栅介质层上的第三栅极层。
在本实施例中，所述第三栅极结构221还包括：第三功函数层，所述第三功函数层位于所述第三栅介质层上，所述第三栅极层位于所述第三功函数层上。
在本实施例中，所述第一栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
在本实施例中，所述第二栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
在本实施例中，第三栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
在本实施例中，所述第一极化层217内的所述第一极化原子的含量为2％～30％。
在本实施例中，所述第二极化层218内的所述第一极化原子的含量小于1％。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (31)

1.一种半导体结构，其特征在于，包括：
基底，所述基底包括第一区；
位于所述第一区上的第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料；
位于所述第一极化层上的第一栅极结构。
2.如权利要求1所述的半导体结构，其特征在于，所述第一极化原子包括：La、Ce、Nb、Mg、Sc或Al。
3.如权利要求2所述的半导体结构，其特征在于，所述第一极化层的材料包括：MxSiyOz、MxGeyOz或MxSiyGezOw，其中，M为所述第一极化原子，x、y、z、w为正整数。
4.如权利要求2所述的半导体结构，其特征在于，所述基底还包括：第二区和第三区；所述半导体结构还包括：位于所述第二区上的第二极化层，所述第二极化层的材料内具有所述第一极化原子；位于第二极化层上的第二栅极结构；位于所述第三区上的第一栅氧层；位于第一栅氧层上的第三栅极结构。
5.如权利要求4所述的半导体结构，其特征在于，还包括：位于所述基底上的介质层，所述介质层内具有第一开口、第二开口和第三开口，所述第一开口位于所述第一区上，所述第二开口位于所述第二区上，所述第三开口位于所述第三区上；所述第一极化层和所述第一栅极结构位于所述第一开口内；所述第二极化层和所述第二栅极结构位于所述第二开口内；所述第一栅氧层和所述第三栅极结构位于所述第三开口内。
6.如权利要求1所述的半导体结构，其特征在于，第一栅极结构包括：位于所述第一极化层上的第一栅介质层；位于所述第一栅介质层上的第一栅极层。
7.如权利要求6所述的半导体结构，其特征在于，所述第一栅极结构还包括：第一功函数层，所述第一功函数层位于所述第一栅介质层上，所述第一栅极层位于所述第一功函数层上。
8.如权利要求4所述的半导体结构，其特征在于，所述第二栅极结构包括：位于所述第二极化层上的第二栅介质层；位于所述第二栅介质层上的第二栅极层。
9.如权利要求8所述的半导体结构，其特征在于，所述第二栅极结构还包括：第二功函数层，所述第二功函数层位于所述第二栅介质层上，所述第二栅极层位于所述第二功函数层上。
10.如权利要求4所述的半导体结构，其特征在于，所述第三栅极结构包括：位于所述第一栅氧层上的第三栅介质层；位于所述第三栅介质层上的第三栅极层。
11.如权利要求10所述的半导体结构，其特征在于，所述第三栅极结构还包括：第三功函数层，所述第三功函数层位于所述第三栅介质层上，所述第三栅极层位于所述第三功函数层上。
12.如权利要求6所述的半导体结构，其特征在于，所述第一栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
13.如权利要求8所述的半导体结构，其特征在于，所述第二栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
14.如权利要求10所述的半导体结构，其特征在于，第三栅介质层的材料包括：氧化镧、氧化铈或氧化铪。
15.如权利要求1所述的半导体结构，其特征在于，所述第一极化层内的所述第一极化原子的含量为2％～30％。
16.如权利要求4所述的半导体结构，其特征在于，所述第二极化层内的所述第一极化原子的含量小于1％。
17.一种形成半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区；
在所述第一区上形成第一极化层，所述第一极化层的材料为具有第一极化原子的半导体化合物材料；
在所述第一极化层上形成第一栅极结构。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一极化原子包括：La、Ce、Nb、Mg、Sc或Al。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述第一极化层的材料包括：MxSiyOz、MxGeyOz或MxSiyGezOw，其中，M为所述第一极化原子，x、y、z、w为正整数。
20.如权利要求18所述的半导体结构的形成方法，其特征在于，所述基底还包括：第二区和第三区；所述半导体结构还包括：位于所述第二区上的第二极化层，所述第二极化层的材料内具有所述第一极化原子；位于第二极化层上的第二栅极结构；位于所述第三区上的第一栅氧层；位于第一栅氧层上的第三栅极结构。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，还包括：在所述基底上形成介质层，所述介质层内具有第一开口、第二开口和第三开口，所述第一开口位于所述第一区上，所述第二开口位于所述第二区上，所述第三开口位于所述第三区上；在所述第一开口内形成所述第一极化层和所述第一栅极结构；在所述第二开口内形成所述第二极化层和所述第二栅极结构；在所述第三开口内形成所述第一栅氧层和所述第三栅极结构。
22.如权利要求20所述的半导体结构的形成方法，其特征在于，所述第一极化层和第二极化层的形成方法包括：在所述第一区上形成第一扩散层；在第二区形成第二栅氧层；在所述第二栅氧层上形成第二扩散层；对所述第一扩散层和所述第二扩散层进行退火处理，将所述第二栅氧层改性为所述第二极化层，将所述第一扩散层改性为所述第一极化层。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，所述第一扩散层的材料包括：氧化镧或氧化铈；所述第二扩散层的材料包括：氧化镧或氧化铈。
24.如权利要求17所述的半导体结构的形成方法，其特征在于，第一栅极结构包括：位于所述第一极化层上的第一栅介质层；位于所述第一栅介质层上的第一栅极层。
25.如权利要求24所述的半导体结构的形成方法，其特征在于，所述第一栅极结构还包括：第一功函数层，所述第一功函数层位于所述第一栅介质层上，所述第一栅极层位于所述第一功函数层上。
26.如权利要求20所述的半导体结构的形成方法，其特征在于，所述第二栅极结构包括：位于所述第二极化层上的第二栅介质层；位于所述第二栅介质层上的第二栅极层。
27.如权利要求26所述的半导体结构的形成方法，其特征在于，所述第二栅极结构还包括：第二功函数层，所述第二功函数层位于所述第二栅介质层上，所述第二栅极层位于所述第二功函数层上。
28.如权利要求20所述的半导体结构的形成方法，其特征在于，所述第三栅极结构包括：位于所述第一栅氧层上的第三栅介质层；位于所述第三栅介质层上的第三栅极层。
29.如权利要求28所述的半导体结构的形成方法，其特征在于，所述第三栅极结构还包括：第三功函数层，所述第三功函数层位于所述第三栅介质层上，所述第三栅极层位于所述第三功函数层上。
30.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一极化层内的所述第一极化原子的含量为2％～30％。
31.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第二极化层内的所述第一极化原子的含量小于1％。
CN202010724356.5A 2020-07-24 2020-07-24 半导体结构及其形成方法 Pending CN113972273A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010724356.5A CN113972273A (zh) 2020-07-24 2020-07-24 半导体结构及其形成方法
US17/347,816 US20220028855A1 (en) 2020-07-24 2021-06-15 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010724356.5A CN113972273A (zh) 2020-07-24 2020-07-24 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113972273A true CN113972273A (zh) 2022-01-25

Family

ID=79585683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010724356.5A Pending CN113972273A (zh) 2020-07-24 2020-07-24 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20220028855A1 (zh)
CN (1) CN113972273A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240996A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor Device and Method of Manufacturing the Same
US20150214112A1 (en) * 2014-01-30 2015-07-30 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and method for forming the same
CN106684042A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
US20170162686A1 (en) * 2015-12-04 2017-06-08 Imec Vzw Field-effect transistor comprising germanium and manufacturing method thereof
US20180151575A1 (en) * 2016-11-28 2018-05-31 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
CN109801878A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 半导体装置及为其多个组件提供栅极结构的方法
US20200105760A1 (en) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based field effect transistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304835B1 (en) * 2018-08-15 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11088034B2 (en) * 2019-05-22 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
US11417571B2 (en) * 2020-06-12 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dopant profile control in gate structures for semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240996A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor Device and Method of Manufacturing the Same
US20150214112A1 (en) * 2014-01-30 2015-07-30 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and method for forming the same
CN106684042A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
US20170162686A1 (en) * 2015-12-04 2017-06-08 Imec Vzw Field-effect transistor comprising germanium and manufacturing method thereof
US20180151575A1 (en) * 2016-11-28 2018-05-31 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
CN109801878A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 半导体装置及为其多个组件提供栅极结构的方法
US20200105760A1 (en) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based field effect transistors

Also Published As

Publication number Publication date
US20220028855A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
US10622464B2 (en) Integrated circuit structure with substrate isolation and un-doped channel
US10741453B2 (en) FinFET device
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US20130082329A1 (en) Multi-gate field-effect transistors with variable fin heights
KR20100080449A (ko) 역전된 ｔ자 모양의 핀들을 갖는 복수-게이트 트랜지스터들
KR20130103272A (ko) 다중 게이트 유전체 계면에 대한 더미 구조 및 방법
US10714469B2 (en) Electrostatic discharge protection structure
CN108807179B (zh) 半导体结构及其形成方法
US20150102414A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
US20190067485A1 (en) Semiconductor structure and fabrication method thereof
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
US11646236B2 (en) Semiconductor devices
CN113972273A (zh) 半导体结构及其形成方法
CN109285889B (zh) 半导体结构及其形成方法
JP2022552417A (ja) 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ
CN109003976B (zh) 半导体结构及其形成方法
CN113053751B (zh) 半导体结构及其形成方法
CN111554635A (zh) 半导体结构及其形成方法
US20220352343A1 (en) Method for forming semiconductor structure
CN114171459A (zh) 半导体结构的形成方法
CN114068409A (zh) 半导体结构的形成方法
CN117476463A (zh) 半导体结构及其形成方法
CN117673118A (zh) 半导体结构及其形成方法
CN112652578A (zh) 半导体结构的形成方法、晶体管
CN114242589A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination