CN106684042A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN106684042A
CN106684042A CN201510749620.XA CN201510749620A CN106684042A CN 106684042 A CN106684042 A CN 106684042A CN 201510749620 A CN201510749620 A CN 201510749620A CN 106684042 A CN106684042 A CN 106684042A
Authority
CN
China
Prior art keywords
pseudo
fin
layer
type
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510749620.XA
Other languages
English (en)
Other versions
CN106684042B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510749620.XA priority Critical patent/CN106684042B/zh
Priority to US15/335,595 priority patent/US10269927B2/en
Priority to EP16196178.4A priority patent/EP3166137A1/en
Publication of CN106684042A publication Critical patent/CN106684042A/zh
Application granted granted Critical
Publication of CN106684042B publication Critical patent/CN106684042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种半导体结构的制造方法，包括：形成包括核心区和周边区的衬底、凸出于核心区衬底的第一鳍部和凸出于周边区衬底的第二鳍部；在核心区形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层的，在周边区形成第二伪栅结构，包括第二栅氧化层和第二伪栅电极层的；去除第一伪栅电极层后，对第一鳍部进行调整阈值电压离子注入工艺；去除第二伪栅电极层；在核心区形成第一栅极结构，在周边区形成第二栅极结构。本发明在形成伪栅氧化层后对第一鳍部进行调整阈值电压离子注入工艺，再去除第二伪栅电极层，避免形成伪栅氧化层的热氧化工艺引起注入离子流失以及离子注入工艺中的去除图形层工艺对第二栅氧化层的损耗，从而保证了器件电学性能的稳定性。

Description

半导体结构的制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好地适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，栅对沟道的控制能力较强，能够很好地抑制短沟道效应；且FinFET相对于其他器件，具有更好的工艺兼容性。
鳍式场效应管按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。按照鳍式场效应管的电性类型区分，核心器件可分为核心NMOS器件和核心PMOS器件，周边器件可分为周边NMOS器件和周边PMOS器件。
但是，现有技术形成的半导体器件的电学性能较差。
发明内容
本发明解决的问题是提供一种半导体结构的制造方法，提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的制造方法。包括如下步骤：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括核心区和周边区，凸出于所述核心区衬底的鳍部为第一鳍部，凸出于所述周边区衬底的鳍部为第二鳍部；在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电极层；去除所述第一伪栅电极层，暴露出所述第一伪栅氧化层；去除所述第一伪栅电极层之后，对所述第一鳍部进行调整阈值电压离子注入工艺；去除所述第一伪栅氧化层；去除所述第一伪栅氧化层之后，去除所述第二伪栅电极层，暴露出所述第二栅氧化层；在所述第一鳍部表面、第二栅氧化层表面形成栅介质层；在所述栅介质层上形成金属层，位于所述核心区的栅介质层和金属层构成第一栅极结构，位于所述周边区的第二栅氧化层、栅介质层和金属层构成第二栅极结构。
可选的，所述第一伪栅氧化层和所述第二栅氧化层的材料为氧化硅。
可选的，形成所述第一伪栅氧化层和所述第二栅氧化层的工艺为热氧化工艺。
可选的，形成所述第一伪栅氧化层和所述第二栅氧化层的工艺为原位蒸汽生成氧化工艺。
可选的，所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，腔室温度为700摄氏度至1200摄氏度。
可选的，所述栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
可选的，所述核心区为N型区或P型区，所述周边区为N型区或P型区，所述核心区和周边区类型相同。
可选的，在所述第一鳍部表面、第二栅氧化层表面形成栅介质层后，在所述栅介质层表面形成金属层之前，还包括：在所述栅介质层表面形成功函数层；所述核心区和周边区为N型区，所述功函数层为N型功函数材料；或者，所述核心区和周边区为P型区，所述功函数层为P型功函数材料。
可选的，所述核心区和周边区为N型区，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；或者，所述核心区和周边区为P型区，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。
可选的，去除所述第一伪栅电极层的步骤包括：在所述半导体基底表面形成光刻胶层，所述光刻胶层覆盖所述第二伪栅电极层表面并暴露出所述第一伪栅电极层表面；以所述光刻胶层为掩膜，刻蚀去除所述第一伪栅电极层；去除所述光刻胶层。
可选的，所述第一鳍部的数量为多个，包括第一N型鳍部、第二N型鳍部、第一P型鳍部和第二P型鳍部；对所述第一鳍部进行调整阈值电压离子注入工艺的步骤包括：对所述第一N型鳍部进行第一N型调整阈值电压离子注入工艺，对所述第二N型鳍部进行第二N型调整阈值电压离子注入工艺，所述第二N型调整阈值电压离子注入工艺注入的离子剂量大于所述第一N型调整阈值电压离子注入工艺注入的离子剂量；对所述第一P型鳍部进行第一P型调整阈值电压离子注入工艺，对所述第二P型鳍部进行第二P型调整阈值电压离子注入工艺，所述第二P型调整阈值电压离子注入工艺注入的离子剂量大于所述第一P型调整阈值电压离子注入工艺注入的离子剂量。
可选的，对所述第一鳍部进行调整阈值电压离子注入工艺的步骤包括：对所述第一鳍部注入的离子为N型离子，所述N型离子为砷离子，注入的离子能量为5Kev至12Kev，注入的离子剂量为1E12至5E13原子每平方厘米。
可选的，对所述第一鳍部进行调整阈值电压离子注入工艺的步骤包括：对所述第一鳍部注入的离子为P型离子，所述P型离子为二氟化硼离子，注入的离子能量为3Kev至10Kev，注入的离子剂量为5E12至5E14原子每平方厘米。
可选的，去除所述第二伪栅电极层的步骤包括：在所述半导体基底表面形成深紫外光吸收氧化层，所述深紫外光吸收氧化层覆盖所述第一鳍部表面并暴露出所述第二伪栅电极层表面；以所述深紫外光吸收氧化层为掩膜，刻蚀去除所述第二伪栅电极层直至暴露出所述第二伪栅氧化层表面；去除所述深紫外光吸收氧化层。
可选的，在所述第一鳍部表面形成第一伪栅结构、在所述第二鳍部表面形成第二伪栅结构之后，在所述半导体基底表面形成介质层之前，所述制造方法还包括：在所述第一伪栅结构两侧的第一鳍部内形成核心区应力层，在所述第二伪栅结构两侧的第二鳍部内形成周边区应力层；在所述第一伪栅结构两侧的核心区应力层内形成核心区源、漏区，在所述第二伪栅结构两侧的周边区应力层内形成周边区源、漏区。
可选的，在所述第一鳍部表面、第二栅氧化层表面形成栅介质层的步骤中，所述栅介质层还覆盖所述介质层侧壁表面和顶部表面；在所述栅介质层表面形成功函数层；在所述栅介质层上形成金属层的步骤中，在所述功函数层表面形成金属层，所述金属层顶部高于所述介质层顶部；研磨去除高于所述介质层顶部的金属层，在所述核心区的功函数层表面形成第一栅电极层，在所述周边区的功函数层表面形成第二栅电极层。
可选的，研磨去除高于所述介质层顶部的金属层的同时，研磨去除高于所述介质层顶部的栅介质层和功函数层，在所述核心区形成位于所述第一鳍部表面和介质层侧壁表面的第一栅介质层，以及位于所述第一栅介质层表面的第一功函数层；在所述周边区形成位于所述第一栅氧化层表面和介质层侧壁表面的第二栅介质层以及位于所述第二栅介质层表面的第二功函数层。
可选的，所述金属层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。
与现有技术相比，本发明的技术方案具有以下优点：本发明先在第一鳍部表面形成第一伪栅结构并在第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；然后去除所述核心区的第一伪栅电极层之后，对所述第一鳍部进行调整阈值电压离子注入工艺。由于通常采用热氧化工艺形成所述第一伪栅氧化层和所述第二栅氧化层，所述热氧化工艺容易引起注入离子的流失，而所述调整阈值电压离子注入工艺在形成所述第一伪栅氧化层和第二栅氧化层的热氧化工艺之后进行，从而可以避免所述热氧化工艺引起的注入离子流失的问题，进而保证了核心区器件电学性能的稳定性。
此外，对所述第一鳍部进行调整阈值电压离子注入工艺包括第一N型调整阈值电压离子注入工艺、第二N型调整阈值电压离子注入工艺、第一P型调整阈值电压离子注入工艺和第二P型调整阈值电压离子注入工艺，相应的，需进行四次图形层的去除工艺，而本发明在所述调整阈值电压离子注入工艺之后去除所述第二伪栅电极层，所述第二伪栅电极层对所述第二鳍部表面的第二栅氧化层起到保护作用，避免所述调整阈值电压离子注入工艺中的四次图形层去除工艺对所述第二栅氧化层造成损耗，从而保证了周边区器件电学性能的稳定性。
附图说明
图1至图10是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
现有技术的半导体器件的电性能较差，结合现有技术半导体结构制造方法分析其原因：现有技术通常在形成伪栅氧化层之前，先在核心区鳍部表面形成牺牲氧化层，所述牺牲氧化层用于后续的离子注入工艺中对核心区鳍部起到保护作用，同时可以控制注入离子的扩散能力，然后对核心区内各器件的鳍部进行调整阈值电压离子注入工艺。但是进行一次离子注入工艺后需去除所述牺牲氧化层并重新生长，形成所述牺牲氧化层的热氧化工艺容易导致注入进鳍部的离子发生流失，在热氧化工艺中所述离子容易从鳍部进入所述牺牲氧化层，并由所述牺牲氧化层受热膨胀后的空隙中流失。此外，后续所述伪栅氧化层的热氧化形成工艺也容易导致所述离子容易从鳍部进入所述伪栅氧化层，并由所述伪栅氧化层受热膨胀后的空隙中流失，从而导致核心区器件的电学性能发生偏移。
为了解决所述技术问题，本发明提供一种半导体器件的制造方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括核心区和周边区，凸出于所述核心区衬底的鳍部为第一鳍部，凸出于所述周边区衬底的鳍部为第二鳍部；在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电极层；去除所述第一伪栅电极层，暴露出所述第一伪栅氧化层；去除所述第一伪栅电极层之后，对所述第一鳍部进行调整阈值电压离子注入工艺；去除所述第一伪栅氧化层；去除所述第一伪栅氧化层之后，去除所述第二伪栅电极层，暴露出所述第二栅氧化层；在所述第一鳍部表面、第二栅氧化层表面形成栅介质层；在所述栅介质层上形成金属层，位于所述核心区的栅介质层和金属层构成第一栅极结构，位于所述周边区的第二栅氧化层、栅介质层和金属层构成第二栅极结构。
本发明先在第一鳍部表面形成第一伪栅结构并在第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；然后去除所述核心区的第一伪栅电极层之后，对所述第一鳍部进行调整阈值电压离子注入工艺。由于通常采用热氧化工艺形成所述第一伪栅氧化层和所述第二栅氧化层，所述热氧化工艺容易引起注入离子的流失，而所述调整阈值电压离子注入工艺在形成所述第一伪栅氧化层和第二栅氧化层的热氧化工艺之后进行，从而可以避免所述热氧化工艺引起的注入离子流失的问题，进而保证了核心区器件电学性能的稳定性。
可选方案中，对所述第一鳍部进行调整阈值电压离子注入工艺包括第一N型调整阈值电压离子注入工艺、第二N型调整阈值电压离子注入工艺、第一P型调整阈值电压离子注入工艺和第二P型调整阈值电压离子注入工艺，相应的，需进行四次图形层的去除工艺，而本发明在所述调整阈值电压离子注入工艺之后去除所述第二伪栅电极层，所述第二伪栅电极层对所述第二鳍部表面的第二栅氧化层起到保护作用，避免所述调整阈值电压离子注入工艺中的四次图形层去除工艺对所述第二栅氧化层造成损耗，从而保证了周边区器件电学性能的稳定性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
参考图1，形成半导体基底。所述半导体基底包括衬底100、凸出于所述衬底100的鳍部，所述衬底100包括用于形成核心器件的核心区Ⅰ和用于形成周边器件(例如：I/O器件)的周边区Ⅱ，凸出于所述核心区Ⅰ衬底100的鳍部为第一鳍部110，凸出于所述周边区Ⅱ衬底100的鳍部为第二鳍部120。
所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述第一鳍部110和第二鳍部120的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述第一鳍部110和第二鳍部120的材料为硅。
需要说明的是，所述核心区Ⅰ可以为N型区或P型区，所述周边区Ⅱ可以为N型区或P型区，所述周边区Ⅰ和核心区Ⅱ类型相同。
具体地，形成所述半导体基底的步骤包括：提供初始基底，在所述基底上形成硬掩膜层300，所述硬掩膜层300的形貌、尺寸及位置与鳍部的形貌、尺寸及位置相同；以所述硬掩模层300为掩膜，刻蚀所述初始基底，形成若干分立的凸起；所述凸起为鳍部，刻蚀后的初始基底作为衬底100，所述衬底100包括核心区Ⅰ和周边区Ⅱ，位于所述核心区Ⅰ的鳍部为第一鳍部110，位于所述周边区Ⅱ的鳍部为第二鳍部120。
本实施例中，所述第一鳍部110和所述第二鳍部120的顶部尺寸小于底部尺寸。在其他实施例中，所述第一鳍部和第二鳍部的侧壁还能够与衬底表面相垂直，即所述第一鳍部和第二鳍部的顶部尺寸等于底部尺寸。
本实施例中，所述硬掩膜层300的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层300表面能够作为平坦化工艺的停止位置，且所述硬掩膜层300还能够起到保护所述第一鳍部110顶部、第二鳍部120顶部的作用。
需要说明的是，在初始基底上形成所述硬掩膜层300之前，还在所述初始基底上形成氧化层200，所述氧化层200作为所述硬掩膜层300的缓冲层，从而增加所述硬掩膜层300在所述第一鳍部110顶部和第二鳍部120顶部的粘附性。
本实施例中，所述氧化层200的材料为氧化硅，
参考图2，在所述第一鳍部110和第二鳍部120表面形成线性氧化层101，用于修复所述第一鳍部110和第二鳍部120。
需要说明的是，在刻蚀所述初始基底形成所述第一鳍部110和第二鳍部120的过程中，刻蚀工艺容易在所述第一鳍部110和第二鳍部120表面形成凸出的棱角或使表面具有缺陷，这容易影响鳍式场效应管的器件性能。
因此，本实施例对第一鳍部110和第二鳍部120进行氧化处理以在所述第一鳍部110和第二鳍部120表面形成所述线性氧化层101。在氧化处理过程中，由于第一鳍部110和第二鳍部120凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述线性氧化层101之后，不仅第一鳍部110和第二鳍部120表面的缺陷层被去除，且凸出棱角部分也被去除，使所述第一鳍部110和第二鳍部120的表面光滑，晶格质量得到改善，避免第一鳍部110和第二鳍部120顶角尖端放电问题，有利于改善鳍式场效应管的性能。
所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对所述衬底100表面进行氧化，因此，所述线性氧化层101还位于所述衬底100表面。本实施例中，采用ISSG(原位蒸汽生成，In-situ Stream Generation)氧化工艺对所述第一鳍部110和第二鳍部120进行氧化处理，形成所述线性氧化层101，且由于第一鳍部110和第二鳍部120的材料为硅，相应的，所述线性氧化层101的材料为氧化硅。
结合参考图3，在鳍部之间的衬底100表面形成隔离层102。
所述隔离层102作为半导体结构的隔离结构，用于对相邻器件之间起到隔离作用，所述隔离层102的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层102的材料为氧化硅。
具体地，形成所述隔离层102的步骤包括：在所述鳍部之间的衬底100表面形成隔离膜，所述隔离膜还覆盖所述硬掩膜层300表面(即所述隔离膜的顶部高于所述硬掩膜层300顶部)；平坦化所述隔离膜直至露出所述掩膜层300表面；回刻蚀去除部分厚度的所述隔离膜以形成所述隔离层102，在回刻蚀去除部分厚度的所述隔离膜的同时，去除高于所述隔离层102顶部的线性氧化层101；去除所述硬掩膜层300和氧化层200。
所述隔离膜的材料与第一鳍部110、第二鳍部120以及衬底100的材料不同，且所述隔离膜的材料为相对易于被去除的材料，使得后续回刻蚀去除部分厚度的所述隔离膜的工艺不容易对所述第一鳍部110和第二鳍部120造成损伤。所述隔离膜的材料可以为非晶碳、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅，形成所述隔离膜的工艺可以为化学气相沉积、物理气相沉积或原子层沉积工艺。
本实施例中，所述隔离膜的材料为氧化硅，形成所述牺牲膜的工艺为化学气相沉积工艺。
本实施例中，采用化学机械研磨工艺平坦化所述平坦化所述隔离膜直至露出所述掩膜层300表面；采用干法刻蚀工艺、湿法刻蚀工艺，或干法刻蚀工艺和湿法刻蚀工艺相结合的工艺，回刻蚀去除部分厚度的所述隔离膜以形成所述隔离层102。
需要说明的是，所述隔离层102的厚度与所述第一鳍部110或第二鳍部120的高度之比大于或等于1/4小于或等于1/2。本实施例中，所述隔离层102的厚度与所述第一鳍部110或第二鳍部120的高度之比为1/2。
参考图4，在所述第一鳍部110表面形成第一伪栅结构(未标示)并在所述第二鳍部120表面形成第二伪栅结构(未标示)。
所述第一伪栅结构和第二伪栅结构用于为后续形成的第一栅极结构和第二栅极结构占据空间位置。
本实施例中，所述第一伪栅结构横跨所述第一鳍部110表面且覆盖所述第一鳍部110部分顶部表面和侧壁表面，包括第一伪栅氧化层111和第一伪栅电极层112，所述第二伪栅结构横跨所述第二鳍部120表面且覆盖所述第二鳍部120部分顶部表面和侧壁表面，包括第二栅氧化层121和第二伪栅电极层122。
所述第一伪栅氧化层111和第二栅氧化层121的材料为氧化硅，所述第一伪栅电极层112和第二伪栅电极层122的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本实施例中，所述第一伪栅电极层112和第二伪栅电极层122的材料为多晶硅。
具体地，形成所述第一伪栅结构和第二伪栅结构的步骤包括：形成覆盖所述第一鳍部110和第二鳍部120的伪栅氧化膜；在所述伪栅氧化膜表面形成伪栅电极膜；对所述伪栅电极膜进行平坦化处理；图形化所述伪栅电极膜和伪栅电极膜，在所述第一鳍部110表面和核心区Ⅰ的部分隔离层102表面形成第一伪栅氧化层111，在所述第一鳍部110表面、第一伪栅氧化层111表面和核心区Ⅰ的部分隔离层102表面形成第一伪栅电极层112，所述第一伪栅电极层112横跨所述第一鳍部110，在所述第二鳍部120表面和周边区Ⅱ的部分隔离层102表面形成第二栅氧化层121，在所述第二鳍部120表面、第二栅氧化层121表面和周边区Ⅱ的部分隔离层102表面形成第二伪栅电极层122，所述第二伪栅电极层122横跨所述第二鳍部120；在所述核心区Ⅰ的第一鳍部110表面形成第一伪栅结构，在所述周边区Ⅱ的第二鳍部120表面形成第二伪栅结构
本实施例中，形成所述第一伪栅氧化层111和第二栅氧化层121的工艺为热氧化工艺。
具体地，形成所述第一伪栅氧化层111和第二栅氧化层121的工艺为ISSG(原位蒸汽生成，In-situ Stream Generation)氧化工艺。所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，腔室温度为700摄氏度至1200摄氏度。
需要说明的是，在所述第一鳍部110表面形成第一伪栅结构、在所述第二鳍部120表面形成第二伪栅结构之后，还包括：在所述第一伪栅结构两侧的第一鳍部110内形成核心区应力层(图未示)，在所述第二伪栅结构两侧的第二鳍部120内形成周边区应力层(图未示)；在所述第一伪栅结构两侧的核心区应力层内形成核心区源、漏区(图未示)，在所述第二伪栅结构两侧的周边区应力层内形成周边区源、漏区(图未示)。
参考图5，在所述半导体基底表面形成介质层104，所述介质层104覆盖所述第一伪栅结构侧壁和第二伪栅结构侧壁。
本实施例中，所述介质层104位于所述隔离层102表面以及部分第一鳍部110表面和部分第二鳍部120表面，所述介质层104还覆盖所述核心区源、漏区和周边区源、漏区表面，且所述介质层104顶部与所述第一伪栅电极层112和第二伪栅电极层122顶部齐平。
本实施例中，所述介质层104为叠层结构，包括位于所述隔离层102表面第一介质层105，以及位于所述第一介质层105表面的第二介质层106。
所述第一介质层105为作为后续形成的鳍式场效应管的隔离结构；所述第二介质层106的致密度大于所述第一介质层105的致密度，所述第二介质层106的电绝缘性能优于所述第一介质层105的电绝缘性能，从而使得后续形成的隔离结构具有良好的电绝缘性能。
需要说明的是，在形成所述介质层104之前，先在所述隔离层102表面形成刻蚀阻挡层(图未示)，所述刻蚀阻挡层还覆盖所述第一鳍部110表面、第二鳍部120表面、第一伪栅结构表面和第二伪栅结构表面。
所述刻蚀阻挡层用于作为后续接触孔刻蚀工艺中的刻蚀停止层，且作为后续平坦化工艺的停止位置。本实施例中，所述刻蚀阻挡层的材料为氮化硅。
具体地，形成所述介质层104的步骤包括：形成刻蚀阻挡层之后，在所述半导体基底表面形成第一介质膜，所述第一介质膜覆盖所述第一伪栅结构和第二伪栅结构，且所述第一介质膜顶部高于所述第一伪栅电极层112顶部和第二伪栅电极层122顶部；平坦化所述第一介质膜直至露出所述刻蚀阻挡层顶部表面；回刻蚀去除部分厚度的第一介质膜以形成第一介质层105；在所述第一介质层105表面形成第二介质膜，所述第二介质膜还覆盖所述第一伪栅结构和第二伪栅结构表面，且所述第二介质膜顶部高于所述第一伪栅电极层112顶部和第二伪栅电极层122顶部；平坦化所述第二介质膜直至露出所述第一伪栅电极层112顶部和第二伪栅电极层122顶部表面，以形成第二介质层106。
本实施例中，由于所述第一介质膜所需填充的开口深宽比较大，为了提高所述第一介质膜的填孔(gap-filling)能力，使得后续形成的第一介质层105具有较好的粘附性，且避免后续形成的第一介质层105内形成空洞，采用流动性化学气相沉积(FCVD)工艺形成所述第一介质膜。此外，为了提高所述第二介质膜的致密度，本实施例中，采用高纵宽比(HARP)沉积工艺形成所述第二介质膜。
所述第一介质层105的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述第一介质层105的材料为氧化硅。
所述第二介质层106的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述第二介质层106的材料为氧化硅。
本实施例中，采用化学机械研磨工艺平坦化所述第一介质膜，去除高于所述刻蚀阻挡层103顶部表面的第一介质膜；采用化学机械研磨工艺平坦化所述第二介质膜，去除高于所述第一伪栅电极层112和第二伪栅电极层122顶部表面的第二介质膜；采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺和湿法刻蚀相结合的工艺回刻蚀去除部分厚度的第一介质膜。
需要说明的是，在平坦化所述第二介质膜的同时，去除位于所述第一伪栅电极层112顶部和第二伪栅电极层122顶部刻蚀阻挡层，使形成的所述第二介质层106顶部与所述第一伪栅电极层112和第二伪栅电极层122顶部齐平。
结合参考图6，去除所述第一伪栅电极层112(如图5所示)，暴露出所述第一伪栅氧化层111。
具体地，去除所述第一伪栅电极层112的步骤包括：在所述半导体基底表面形成光刻胶层210，所述光刻胶层210位于所述周边区Ⅱ，所述光刻胶层210覆盖所述第二伪栅电极层122并暴露出所述第一伪栅电极层112表面；以所述光刻胶层210为掩膜，刻蚀去除所述第一伪栅电极层112，直至露出所述第一伪栅氧化层111；去除所述光刻胶层210。
本实施例中，采用干法刻蚀工艺刻蚀去除所述第一伪栅电极层112，由于所述刻蚀工艺对所述第一伪栅电极层112具有较高刻蚀选择比，从而在刻蚀去除所述第一伪栅电极层112，可以保证所述介质层104和第一伪栅氧化层111不受损耗。去除所述第一伪栅电极层112之后，采用湿法去胶或灰化工艺去除所述光刻胶层210。
参考图7，去除所述第一伪栅电极层112(如图5所示)之后，对所述第一鳍部110进行调整阈值电压离子注入工艺，以调整核心区Ⅰ器件的阈值电压。
所述核心区Ⅰ为N型区或P型区，相应的，所述核心区Ⅰ的器件包括N型器件和P型器件。本实施例中，所述第一鳍部110的数量为多个，包括第一N型鳍部、第二N型鳍部、第一P型鳍部和第二P型鳍部；对所述第一鳍部110进行调整阈值电压离子注入工艺的步骤包括：对所述第一N型鳍部进行第一N型调整阈值电压离子注入工艺，对所述第二N型鳍部进行第二N型调整阈值电压离子注入工艺，所述第二N型调整阈值电压离子注入工艺注入的离子剂量大于所述第一N型调整阈值电压离子注入工艺；对所述第一P型鳍部进行第一P型调整阈值电压离子注入工艺，对所述第二P型鳍部进行第二P型调整阈值电压离子注入工艺，所述第二P型调整阈值电压离子注入工艺注入的离子剂量大于所述第一P型调整阈值电压离子注入工艺。
具体地，参考图7，对所述第一N型鳍部进行第一N型调整阈值电压离子注入工艺的步骤包括：形成位于所述周边区Ⅱ的第一图形层220，所述第一图形层220还覆盖所述第二N型鳍部、第一P型鳍部和第二P型鳍部表面，暴露出所述第一N型鳍部表面；对所述第一N型鳍部进行第一N型调整阈值电压离子注入工艺；采用湿法去胶或灰化工艺去除所述第一图形层220。
相似的，对所述第二N型鳍部进行第二N型调整阈值电压离子注入工艺的步骤包括：形成位于所述周边区Ⅱ的第二图形层(图未示)，所述第二图形层还覆盖所述第一N型鳍部、第一P型鳍部和第二P型鳍部表面，暴露出所述第二N型鳍部表面；对所述第二N型鳍部进行第二N型调整阈值电压离子注入工艺；采用湿法去胶或灰化工艺去除所述第二图形层。
相似的，对所述第一P型鳍部进行第一P型调整阈值电压离子注入工艺的步骤包括：形成位于所述周边区Ⅱ的第三图形层(图未示)，所述第三图形层还覆盖所述第一N型鳍部、第二N型鳍部和第二P型鳍部表面，暴露出所述第一P型鳍部表面；对所述第一P型鳍部进行第一P型调整阈值电压离子注入工艺；采用湿法去胶或灰化工艺去除所述第三图形层。
相似的，对所述第二P型鳍部进行第二P型调整阈值电压离子注入工艺的步骤包括：形成位于所述周边区Ⅱ的第四图形层(图未示)，所述第四图形层还覆盖所述第一N型鳍部、第二N型鳍部和第一P型鳍部表面，暴露出所述第二P型鳍部表面；对所述第二P型鳍部进行第二P型调整阈值电压离子注入工艺；采用湿法去胶或灰化工艺去除所述第四图形层。
本实施例中，对所述第一鳍部110进行调整阈值电压离子注入工艺所注入的离子可以为N型离子或P型离子。对所述第一鳍部110注入的离子为N型离子时，所述N型离子为砷离子，注入的离子能量为5Kev至12Kev，注入的离子剂量为1E12至5E13原子每平方厘米；对所述第一鳍部110注入的离子为P型离子时，所述P型离子为二氟化硼离子，注入的离子能量为3Kev至10Kev，注入的离子剂量为5E12至5E13原子每平方厘米。
需要说明的是，本发明对所述四次调整阈值电压离子注入工艺的工艺顺序不做限定，可以根据实际工艺需求进行顺序变更。
还需要说明的是，由于通常采用热氧化工艺形成所述第一伪栅氧化层111和所述第二栅氧化层121，所述热氧化工艺容易引起注入离子的流失，而所述调整阈值电压离子注入工艺在形成所述第一伪栅氧化层111和第二栅氧化层121的热氧化工艺之后进行，从而可以避免所述热氧化工艺引起的注入离子流失的问题，进而保证了核心区器件电学性能的稳定性。
参考图8，去除所述第一伪栅氧化层111(如图7所示)，暴露出所述第一鳍部110的部分表面。
所述核心区Ⅰ器件的工作电压比周边区Ⅱ器件的工作电压小，为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，也就是说，后续形成的核心区Ⅰ的栅介质层的厚度小于周边区Ⅱ的栅介质层的厚度。为此，本实施例中，在形成所述核心区Ⅰ的栅介质层之前，先去除所述第一伪栅氧化层111。
具体地，去除所述第一伪栅氧化层111的步骤包括：在所述半导体基底表面形成第五图形层230，所述第五图形层230覆盖所述第二伪栅电极层122表面和周边区Ⅱ的第二介质层106表面，并暴露出所述第一伪栅氧化层111表面；以所述第五图形层230为掩膜，刻蚀去除所述第一伪栅氧化层111直至暴露出所述第一鳍部110表面；去除所述第五图形层230。
本实施例中，采用干法刻蚀工艺刻蚀去除所述第一伪栅氧化层111；所述第五图形层230的材料为光刻胶，去除所述第一伪栅氧化层111之后，采用湿法去胶或灰化工艺去除所述第五图形层230。
参考图9，去除所述第一伪栅氧化层111(如图7所示)之后，去除所述第二伪栅电极层122(如图8所示)，暴露出所述第二栅氧化层121。
具体地，去除所述第二伪栅电极层122的步骤包括：在所述半导体基底表面形成深紫外光吸收氧化层(Deep UV Light Absorbing Oxide，DUO)240，所述深紫外光吸收氧化层240覆盖所述第一鳍部110表面并暴露出所述第二伪栅电极层122表面；以所述深紫外光吸收氧化层240为掩膜，刻蚀去除所述第二伪栅电极层122直至暴露出所述第二伪栅氧化层121表面；去除所述深紫外光吸收氧化层240。
本实施例中，采用干法刻蚀工艺刻蚀去除所述第二伪栅电极层122；所述深紫外光吸收氧化层240具有良好的填充效果，能充分覆盖所述第一鳍部110，去除所述第二伪栅电极层122之后，采用湿法去胶或灰化工艺去除所述深紫外光吸收氧化层240。
需要说明的是，对所述第一鳍部110进行调整阈值电压离子注入工艺包括第一N型调整阈值电压离子注入工艺、第二N型调整阈值电压离子注入工艺、第一P型调整阈值电压离子注入工艺和第二P型调整阈值电压离子注入工艺，相应的，需进行四次图形层的去除工艺，因此，在完成所述调整阈值电压离子注入工艺之后再去除所述第二伪栅电极层122，所述第二伪栅电极层122可以对所述第二鳍部120表面的第二栅氧化层121起到保护作用，避免所述调整阈值电压离子注入工艺中的四次图形层去除工艺对所述第二栅氧化层121造成损耗，从而保证了周边区器件电学性能的稳定性。
参考图10，在所述第一鳍部110表面、第二栅氧化层121表面形成栅介质层(未标示)；在所述栅介质层上形成金属层(未标识)，位于所述核心区Ⅰ的栅介质层和金属层构成第一栅极结构，位于所述周边区Ⅱ的第二栅氧化层121、栅介质层和金属层构成第二栅极结构。
本实施例中，所述第一栅极结构横跨所述第一鳍部110，且覆盖所述第一鳍部110的部分顶部表面和侧壁表面，具体地，所述第一栅极结构包括覆盖所述第一鳍部110部分顶部表面和侧壁表面的第一栅介质层114和位于第一栅介质层114上的第一栅电极层116；所述第一栅极结构横跨所述第二鳍部120，且覆盖所述第二鳍部120的部分顶部表面和侧壁表面，具体地，所述第二栅极结构包括覆盖所述第二鳍部120部分顶部表面和侧壁表面的第二栅介质层124和位于所述第二栅介质层124上的第二栅电极层126。
所述第一栅介质层114作为核心区Ⅰ器件的栅介质层，所述第二栅氧化层121与所述第二栅介质层124作为周边区Ⅱ器件的栅介质层。本实施例中，所述第一栅介质层114的材料为高k栅介质材料，所述第二栅介质层124的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，高k栅介质材料可以为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
所述金属层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。本实施例中，所述金属层的材料为W；相应的，所述第一栅电极层116的材料为W，所述第二栅电极层126的材料为W。
本实施例中，在所述第一鳍部110表面、第二栅氧化层121表面形成栅介质层后，在所述栅介质层上形成金属层之前，形成所述第一栅极结构和第二栅极结构的步骤还包括：在所述栅介质层表面形成功函数层(未标识)。
所述第一栅极结构还包括：位于所述第一栅介质层114和所述第一栅电极层116之间的第一功函数层115，用于调节所述核心区Ⅰ器件的阈值电压；所述第二栅极结构还包括：位于所述第二栅介质层124和所述第二栅电极层126之间的第二功函数层125，用于调节所述周边区Ⅱ器件的阈值电压。
本实施例中，所述核心区Ⅰ和周边区Ⅱ为N型区时，所述第一功函数层115和第二功函数层125为N型功函数材料；所述核心区Ⅰ和周边区Ⅱ为P型区时，所述第一功函数层115和第二功函数层125为P型功函数材料。
具体地，所述核心区Ⅰ和周边区Ⅱ为N型区，所述第一功函数层115和第二功函数层125为N型功函数材料，N型功函数材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev。所述第一功函数层115为单层结构或叠层结构，所述第一功函数层115的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；所述第二功函数层125为单层结构或叠层结构，所述第二功函数层125的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种。本实施例中，所述第一功函数层115的材料为TiAl，所述第二功函数层125的材料为TiAl。
或者，所述核心区Ⅰ和周边区Ⅱ为P型区，所述第一功函数层115和第二功函数层125为P型功函数材料，P型功函数材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。所述第一功函数层115为单层结构或叠层结构，所述第一功函数层115的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种；所述第二功函数层125为单层结构或叠层结构，所述第二功函数层125的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。本实施例中，所述第一功函数层115的材料为TiN，所述第二功函数层125的材料为TiN。
具体地，形成所述第一栅极结构和第二栅极结构的步骤包括：在所述第一鳍部110表面、第二栅氧化层121表面、隔离层102表面、介质层104的顶部表面和侧壁表面形成栅介质层(未标识)；在所述栅介质层表面形成功函数层(未标识)；在所述功函数层表面形成金属层(未标识)，所述金属层顶部高于所述介质层104顶部；研磨去除高于所述介质层104顶部的金属层，在所述核心区Ⅰ的功函数层表面形成第一栅电极层116，在所述周边区Ⅱ的功函数层表面形成第二栅电极层126。
需要说明的是，研磨去除高于所述介质层104顶部的金属层的同时，还研磨去除高于所述介质层104顶部的栅介质层和功函数层，在所述核心区Ⅰ形成位于所述第一鳍部110表面、隔离层102表面和介质层104侧壁表面的第一栅介质层114，以及位于所述第一栅介质层114表面的第一功函数层115，在所述周边区Ⅱ形成位于所述第二栅氧化层121表面、隔离层102表面和介质层104侧壁表面的第二栅介质层124，以及位于所述第二栅介质层124表面的第二功函数层125，。
需要说明的是，为了提高所述第一栅极结构与所述第一鳍部110之间、所述第二栅极结构与所述第二鳍部120之间的界面性能，在形成所述第一栅介质层114和第二栅介质层124之前，还包括步骤：在所述第一鳍部110表面形成第一界面层113，所述第一界面层113横跨所述第一鳍部110且覆盖所述第一鳍部110的部分顶部表面和侧壁表面；在所述第二鳍部120表面形成第二界面层123，所述第二界面层123横跨所述第二鳍部120且覆盖所述第二鳍部120的部分顶部表面和侧壁表面。
本发明先在第一鳍部表面形成第一伪栅结构并在第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；然后去除所述核心区的第一伪栅电极层之后，对所述第一鳍部进行调整阈值电压离子注入工艺。由于通常采用热氧化工艺形成所述第一伪栅氧化层和所述第二栅氧化层，所述热氧化工艺容易引起注入离子的流失，而所述调整阈值电压离子注入工艺在形成所述第一伪栅氧化层和第二栅氧化层的热氧化工艺之后进行，从而可以避免所述热氧化工艺引起的注入离子流失的问题，进而保证了核心区器件电学性能的稳定性。
进一步，对所述第一鳍部进行调整阈值电压离子注入工艺包括第一N型调整阈值电压离子注入工艺、第二N型调整阈值电压离子注入工艺、第一P型调整阈值电压离子注入工艺和第二P型调整阈值电压离子注入工艺，相应的，需进行四次图形层的去除工艺，而本发明在所述调整阈值电压离子注入工艺之后去除所述第二伪栅电极层，所述第二伪栅电极层对所述第二鳍部表面的第二栅氧化层起到保护作用，避免所述调整阈值电压离子注入工艺中的四次图形层去除工艺对所述第二栅氧化层造成损耗，从而保证了周边区器件电学性能的稳定性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的制造方法，其特征在于，包括：
形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括核心区和周边区，凸出于所述核心区衬底的鳍部为第一鳍部，凸出于所述周边区衬底的鳍部为第二鳍部；
在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；
在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电极层；
去除所述第一伪栅电极层，暴露出所述第一伪栅氧化层；
去除所述第一伪栅电极层之后，对所述第一鳍部进行调整阈值电压离子注入工艺；
去除所述第一伪栅氧化层；
去除所述第一伪栅氧化层之后，去除所述第二伪栅电极层，暴露出所述第二栅氧化层；
在所述第一鳍部表面、第二栅氧化层表面形成栅介质层；
在所述栅介质层上形成金属层，位于所述核心区的栅介质层和金属层构成第一栅极结构，位于所述周边区的第二栅氧化层、栅介质层和金属层构成第二栅极结构。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一伪栅氧化层和所述第二栅氧化层的材料为氧化硅。
3.如权利要求2所述的半导体结构的制造方法，其特征在于，形成所述第一伪栅氧化层和所述第二栅氧化层的工艺为热氧化工艺。
4.如权利要求2所述的半导体结构的制造方法，其特征在于，形成所述第一伪栅氧化层和所述第二栅氧化层的工艺为原位蒸汽生成氧化工艺。
5.如权利要求4所述的半导体结构的制造方法，其特征在于，所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，腔室温度为700摄氏度至1200摄氏度。
6.如权利要求1所述的半导体结构的制造方法，其特征在于，所述栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
7.如权利要求1所述的半导体结构的制造方法，其特征在于，所述核心区为N型区或P型区，所述周边区为N型区或P型区，所述核心区和周边区类型相同。
8.如权利要求7所述的半导体结构的制造方法，其特征在于，在所述第一鳍部表面、第二栅氧化层表面形成栅介质层后，在所述栅介质层表面形成金属层之前，还包括：在所述栅介质层表面形成功函数层；
所述核心区和周边区为N型区，所述功函数层为N型功函数材料；或者，所述核心区和周边区为P型区，所述功函数层为P型功函数材料。
9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述核心区和周边区为N型区，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；
或者，所述核心区和周边区为P型区，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。
10.如权利要求1所述的半导体结构的制造方法，其特征在于，去除所述第一伪栅电极层的步骤包括：在所述半导体基底表面形成光刻胶层，所述光刻胶层覆盖所述第二伪栅电极层表面并暴露出所述第一伪栅电极层表面；
以所述光刻胶层为掩膜，刻蚀去除所述第一伪栅电极层；
去除所述光刻胶层。
11.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一鳍部的数量为多个，包括第一N型鳍部、第二N型鳍部、第一P型鳍部和第二P型鳍部；
对所述第一鳍部进行调整阈值电压离子注入工艺的步骤包括：对所述第一N型鳍部进行第一N型调整阈值电压离子注入工艺，对所述第二N型鳍部进行第二N型调整阈值电压离子注入工艺，所述第二N型调整阈值电压离子注入工艺注入的离子剂量大于所述第一N型调整阈值电压离子注入工艺注入的离子剂量；对所述第一P型鳍部进行第一P型调整阈值电压离子注入工艺，对所述第二P型鳍部进行第二P型调整阈值电压离子注入工艺，所述第二P型调整阈值电压离子注入工艺注入的离子剂量大于所述第一P型调整阈值电压离子注入工艺注入的离子剂量。
12.如权利要求1所述的半导体结构的制造方法，其特征在于，对所述第一鳍部进行调整阈值电压离子注入工艺的步骤包括：对所述第一鳍部注入的离子为N型离子，所述N型离子为砷离子，注入的离子能量为5Kev至12Kev，注入的离子剂量为1E12至5E13原子每平方厘米。
13.如权利要求1所述的半导体结构的制造方法，其特征在于，对所述第一鳍部进行调整阈值电压离子注入工艺的步骤包括：对所述第一鳍部注入的离子为P型离子，所述P型离子为二氟化硼离子，注入的离子能量为3Kev至10Kev，注入的离子剂量为5E12至5E14原子每平方厘米。
14.如权利要求1所述的半导体结构的制造方法，其特征在于，去除所述第二伪栅电极层的步骤包括：在所述半导体基底表面形成深紫外光吸收氧化层，所述深紫外光吸收氧化层覆盖所述第一鳍部表面并暴露出所述第二伪栅电极层表面；
以所述深紫外光吸收氧化层为掩膜，刻蚀去除所述第二伪栅电极层直至暴露出所述第二伪栅氧化层表面；
去除所述深紫外光吸收氧化层。
15.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第一鳍部表面形成第一伪栅结构、在所述第二鳍部表面形成第二伪栅结构之后，在所述半导体基底表面形成介质层之前，所述制造方法还包括：在所述第一伪栅结构两侧的第一鳍部内形成核心区应力层，在所述第二伪栅结构两侧的第二鳍部内形成周边区应力层；
在所述第一伪栅结构两侧的核心区应力层内形成核心区源、漏区，在所述第二伪栅结构两侧的周边区应力层内形成周边区源、漏区。
16.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第一鳍部表面、第二栅氧化层表面形成栅介质层的步骤中，所述栅介质层还覆盖所述介质层侧壁表面和顶部表面；
在所述栅介质层表面形成功函数层；
在所述栅介质层上形成金属层的步骤中，在所述功函数层表面形成金属层，所述金属层顶部高于所述介质层顶部；
研磨去除高于所述介质层顶部的金属层，在所述核心区的功函数层表面形成第一栅电极层，在所述周边区的功函数层表面形成第二栅电极层。
17.如权利要求16所述的半导体结构的制造方法，其特征在于，研磨去除高于所述介质层顶部的金属层的同时，研磨去除高于所述介质层顶部的栅介质层和功函数层，在所述核心区形成位于所述第一鳍部表面和介质层侧壁表面的第一栅介质层，以及位于所述第一栅介质层表面的第一功函数层；在所述周边区形成位于所述第一栅氧化层表面和介质层侧壁表面的第二栅介质层以及位于所述第二栅介质层表面的第二功函数层。
18.如权利要求1所述的半导体结构的制造方法，其特征在于，所述金属层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。
CN201510749620.XA 2015-11-05 2015-11-05 半导体结构的制造方法 Active CN106684042B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510749620.XA CN106684042B (zh) 2015-11-05 2015-11-05 半导体结构的制造方法
US15/335,595 US10269927B2 (en) 2015-11-05 2016-10-27 Semiconductor structures and fabrication methods thereof
EP16196178.4A EP3166137A1 (en) 2015-11-05 2016-10-28 Semiconductor structures and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510749620.XA CN106684042B (zh) 2015-11-05 2015-11-05 半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN106684042A true CN106684042A (zh) 2017-05-17
CN106684042B CN106684042B (zh) 2019-11-01

Family

ID=57209317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510749620.XA Active CN106684042B (zh) 2015-11-05 2015-11-05 半导体结构的制造方法

Country Status (3)

Country Link
US (1) US10269927B2 (zh)
EP (1) EP3166137A1 (zh)
CN (1) CN106684042B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109037154A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109148290A (zh) * 2017-06-28 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN109309088A (zh) * 2017-07-27 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109524465A (zh) * 2017-09-18 2019-03-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109560047A (zh) * 2017-09-26 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110571154A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
WO2020087393A1 (zh) * 2018-10-31 2020-05-07 华为技术有限公司 负电容鳍式场效应管的制备方法及负电容鳍式场效应管
CN111863609A (zh) * 2019-04-30 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113948395A (zh) * 2021-09-18 2022-01-18 上海华力集成电路制造有限公司 FinFET的阈值电压调节方法
CN113972273A (zh) * 2020-07-24 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369959B (zh) * 2015-12-26 2022-04-12 英特尔公司 非平面晶体管中的栅极隔离
US10032869B2 (en) * 2016-08-17 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device having position-dependent heat generation and method of making the same
US10700181B2 (en) * 2016-11-28 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure and method for forming the same
US10381479B2 (en) * 2017-07-28 2019-08-13 International Business Machines Corporation Interface charge reduction for SiGe surface
US10236220B1 (en) * 2017-08-31 2019-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US11114348B2 (en) * 2017-12-04 2021-09-07 Microsemi Soc Corp. Hybrid high-voltage low-voltage FinFET device
US10971216B2 (en) 2017-12-04 2021-04-06 Microsemi Soc Corp. SRAM configuration cell for low-power field programmable gate arrays
US10510621B2 (en) * 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for threshold voltage tuning and structures formed thereby
US10872891B2 (en) * 2018-09-25 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with gate cut features
US11594624B2 (en) * 2018-12-13 2023-02-28 Intel Corporation Transistor structures formed with 2DEG at complex oxide interfaces
US10930508B2 (en) * 2019-02-21 2021-02-23 Applied Materials, Inc. Replacement metal gate formation of PMOS ultra-low voltage devices using a thermal implant
US10971402B2 (en) * 2019-06-17 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including interface layer and method of fabricating thereof
US11133224B2 (en) * 2019-09-27 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
EP4225554A1 (en) 2020-10-09 2023-08-16 Synventive Molding Solutions, Inc. Spring cushioned valve pin
WO2022125608A1 (en) 2020-12-08 2022-06-16 Synventive Molding Solutions, Inc. Injection molding apparatus with cooled integrated actuator electronic drive

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140227846A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Double Channel Doping in Transistor Formation
US20140319623A1 (en) * 2011-12-28 2014-10-30 Curtis Tsai Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643124B2 (en) * 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
DE102012205977B4 (de) 2012-04-12 2017-08-17 Globalfoundries Inc. Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
CN104867873B (zh) * 2014-02-21 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9412838B2 (en) * 2014-09-30 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Ion implantation methods and structures thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140319623A1 (en) * 2011-12-28 2014-10-30 Curtis Tsai Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process
US20140227846A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Double Channel Doping in Transistor Formation
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109037154A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109037154B (zh) * 2017-06-09 2020-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109148290B (zh) * 2017-06-28 2020-12-04 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN109148290A (zh) * 2017-06-28 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN109309088A (zh) * 2017-07-27 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109524465A (zh) * 2017-09-18 2019-03-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11600616B2 (en) 2017-09-18 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including FINFETs having different channel heights
CN109524465B (zh) * 2017-09-18 2022-07-01 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109560047B (zh) * 2017-09-26 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN109560047A (zh) * 2017-09-26 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110571154A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
WO2020087393A1 (zh) * 2018-10-31 2020-05-07 华为技术有限公司 负电容鳍式场效应管的制备方法及负电容鳍式场效应管
CN112997318A (zh) * 2018-10-31 2021-06-18 华为技术有限公司 负电容鳍式场效应管的制备方法及负电容鳍式场效应管
CN111863609A (zh) * 2019-04-30 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863609B (zh) * 2019-04-30 2023-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113972273A (zh) * 2020-07-24 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113948395A (zh) * 2021-09-18 2022-01-18 上海华力集成电路制造有限公司 FinFET的阈值电压调节方法

Also Published As

Publication number Publication date
CN106684042B (zh) 2019-11-01
US20170133486A1 (en) 2017-05-11
US10269927B2 (en) 2019-04-23
EP3166137A1 (en) 2017-05-10

Similar Documents

Publication Publication Date Title
CN106684042A (zh) 半导体结构的制造方法
CN106684144B (zh) 半导体结构的制造方法
CN106653691A (zh) 半导体结构的制造方法
CN108281478A (zh) 半导体结构及其形成方法
CN108010884A (zh) 半导体结构及其形成方法
CN106952908B (zh) 半导体结构及其制造方法
US20150295067A1 (en) Method for manufacturing p-type mosfet
CN106558584A (zh) 半导体结构及其形成方法
CN106952822A (zh) 改善鳍式场效应管性能的方法
CN107346783A (zh) 半导体结构及其制造方法
CN105226023A (zh) 半导体器件的形成方法
CN106876335A (zh) 半导体结构的制造方法
CN103855008A (zh) N型mosfet及其制造方法
WO2014082337A1 (zh) 半导体器件及其制造方法
CN106876273B (zh) 半导体结构的制造方法
CN107293488A (zh) 半导体结构及其制造方法
CN107275213A (zh) 半导体结构的制造方法
CN103855014A (zh) P型mosfet及其制造方法
CN110364570A (zh) 半导体器件及其形成方法和半导体结构
CN107481932A (zh) 半导体结构的制造方法
CN107591366A (zh) 半导体结构及其形成方法
CN103855007A (zh) P型mosfet的制造方法
CN106469652A (zh) 半导体器件及其形成方法
CN106298894B (zh) 半导体器件的形成方法
CN108257918A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant