CN107481932A - 半导体结构的制造方法 - Google Patents
半导体结构的制造方法 Download PDFInfo
- Publication number
- CN107481932A CN107481932A CN201610404105.2A CN201610404105A CN107481932A CN 107481932 A CN107481932 A CN 107481932A CN 201610404105 A CN201610404105 A CN 201610404105A CN 107481932 A CN107481932 A CN 107481932A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- area
- manufacture method
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 340
- 230000004888 barrier function Effects 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000137 annealing Methods 0.000 claims abstract description 58
- 239000011229 interlayer Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910008482 TiSiN Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical group NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 229910004200 TaSiN Inorganic materials 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 6
- 229910010038 TiAl Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 claims description 3
- 229910004491 TaAlN Inorganic materials 0.000 claims description 3
- 229910004166 TaN Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 36
- 150000002500 ions Chemical class 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 125000004429 atom Chemical group 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
一种半导体结构的制造方法，包括：提供基底，包括衬底以及位于衬底上的鳍部，衬底包括第一区域和第二区域，第一区域用于形成具有第一阈值电压的晶体管，第二区域用于形成具有第二阈值电压的晶体管，第一阈值电压大于第二阈值电压；在衬底上形成层间介质层；在层间介质层内形成露出第一区域鳍部的第一开口以及露出第二区域鳍部的第二开口；在第一开口和第二开口底部形成界面层；在第二开口的界面层上形成阻挡层；对基底进行退火处理。本发明在第二开口的界面层上形成阻挡层后，对基底进行退火处理，退火处理使第一开口的界面层厚度增加，而第二开口的界面层因被阻挡层覆盖而厚度不发生改变，从而使第一开口的界面层厚度大于第二开口的界面层厚度。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术
在半导体制造中，随着超大规模集成电路的逐步发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET器件相比栅对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
但是，现有技术难以获得阈值电压不同的半导体器件。
发明内容
本发明解决的问题是提供一种半导体结构的制造方法，获得具有不同阈值电压的半导体器件。
为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括衬底以及位于衬底上的分立的鳍部，所述衬底包括第一区域和第二区域，所述第一区域用于形成具有第一阈值电压的晶体管，所述第二区域用于形成具有第二阈值电压的晶体管，且所述第一阈值电压大于所述第二阈值电压；形成横跨所述第一区域鳍部且覆盖鳍部部分顶部和侧壁表面的第一伪栅结构，形成横跨所述第二区域鳍部且覆盖鳍部部分顶部和侧壁表面的第二伪栅结构；在所述衬底上形成层间介质层，所述层间介质层覆盖所述第一伪栅结构侧壁以及第二伪栅结构侧壁；去除所述第一伪栅结构，在所述第一区域层间介质层内形成露出所述第一区域鳍部的第一开口，去除所述第二伪栅结构，在所述第二区域层间介质层内形成露出所述第二区域鳍部的第二开口；在所述第一开口和第二开口底部形成界面层；在所述第二开口的界面层上形成阻挡层；对所述基底进行退火处理；完成所述退火处理后，去除所述阻挡层；去除所述阻挡层后，在所述第一开口中形成第一栅极结构，并在所述第二开口中形成第二栅极结构。
可选的，所述阻挡层具有无定型结构。
可选的，所述阻挡层的材料为TiSiN或TaSiN。
可选的，所述阻挡层的厚度为至
可选的，所述界面层的材料为氧化硅或氮氧化硅。
可选的，在进行所述退火处理之前，所述界面层的厚度为至
可选的，所述退火处理的步骤使所述第一开口底部的界面层厚度增加至
可选的，所述界面层的材料为氧化硅，所述退火处理为在氧气环境中的退火处理。
可选的，所述退火处理为快速热退火处理。
可选的，所述快速热退火处理的工艺参数包括：退火温度为700摄氏度至1000摄氏度，工艺时间为5秒至20秒，压强为50托至300托，反应气体为氧气，辅助气体为氮气，氧气与氮气的气体流量比值为1:1000至1:5。
可选的，在所述第二开口的界面层上形成阻挡层的步骤包括：在所述第一开口的界面层上、第一开口侧壁上、第二开口的界面层上和第二开口侧壁上形成阻挡膜，所述阻挡膜还位于所述层间介质层顶部；形成填充满所述第二开口的填充层；在所述填充层上形成光刻胶层，所述光刻胶层还覆盖所述第二区域的阻挡膜；以所述光刻胶层为掩膜，以所述光刻胶层为掩膜，去除所述第一开口的界面层上、第一开口侧壁上、以及所述第一区域层间介质层顶部的阻挡膜，剩余的阻挡膜为所述阻挡层；去除所述光刻胶层和填充层。
可选的，形成所述阻挡膜的工艺为原子层沉积工艺。
可选的，所述阻挡膜的材料为TiSiN，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含Ti、Si和N的前驱体，工艺温度为80摄氏度至450摄氏度，压强为2毫托至500毫托，沉积次数为6次至80次。
可选的，采用湿法刻蚀工艺，去除所述第一开口的界面层上以及第一开口侧壁上的阻挡膜，所述湿法刻蚀工艺采用的刻蚀溶液为氨水、双氧水和水的混合溶液。
可选的，去除所述阻挡层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀溶液为氨水、双氧水和水的混合溶液。
可选的，在所述第一开口和第二开口底部形成界面层后，在所述第二开口的界面层上形成阻挡层之前，所述制造方法还包括：在所述第一开口侧壁、第二开口侧壁、第一开口的界面层上、以及第二开口的界面层上形成栅介质层；在所述第二开口的界面层上形成阻挡层的步骤中，在所述第二区域的栅介质层上形成所述阻挡层。
可选的，在所述第一开口中形成第一栅极结构，并在所述第二开口中形成第二栅极结构的步骤包括：在所述栅介质层上形成功函数层；在所述第一开口和第二开口中填充满金属膜，所述金属膜顶部高于所述层间介质层顶部；研磨去除高于所述层间介质层顶部的金属膜形成金属层，且还研磨去除高于所述层间介质层顶部的功函数层和栅介质层；位于所述第一开口中的栅介质层、功函数层和金属层用于构成第一栅极结构，位于所述第二开口中的栅介质层、功函数层和金属层用于构成第二栅极结构。
可选的，所述功函数层的材料为N型功函数材料，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；或者，所述功函数层的材料为P型功函数材料，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。
可选的，形成所述第一伪栅结构和第二伪栅结构后，在所述衬底上形成层间介质层之前，所述制造方法还包括：在所述第一伪栅结构和第二伪栅结构侧壁形成侧墙；在所述第一伪栅结构两侧的第一区域鳍部内形成第一源漏掺杂区，在所述第二伪栅结构两侧的第二区域鳍部内形成第二源漏掺杂区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在第一开口和第二开口底部形成界面层后，在所述第二开口的界面层上形成阻挡层，然后对所述基底进行退火处理，其中所述阻挡层可以避免所述退火处理对所述第二开口的界面层造成影响；因此通过所述退火处理，使所述第一开口的界面层厚度增加，而第二开口的界面层厚度不发生改变，从而使所述第一开口的界面层厚度大于所述第二开口的界面层厚度；由于界面层的厚度越小，形成的晶体管的阈值电压越小，因此可以使所述第一阈值电压大于所述第二阈值电压，进而获得具有不同阈值电压的半导体器件。
可选方案中，在第一开口的界面层上形成栅介质层后，进行所述退火处理；从而可以较好的控制所述退火处理中，与所述第一开口的界面层反应的氧气含量，进而可以较好地控制所述第一开口的界面层厚度，避免所述第一开口的界面层厚度增加量过多。
可选方案中，所述阻挡层具有无定型结构；所述退火处理过程中的氧原子难以通过所述阻挡层的晶格进行扩散，从而可以较好地避免所述氧原子进入所述第二开口的界面层内，即所述阻挡层用于在所述退火处理过程中，对所述第二开口的界面层起到保护作用，避免所述退火处理对所述第二开口的界面的形成质量造成影响。
附图说明
图1至图8是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
由背景技术可知，现有技术难以获得阈值电压不同的半导体器件。分析其原因在于：
在半导体制造中，为了满足不同的器件需求，需形成具有不同阈值电压的晶体管，例如：输入输出晶体管、高阈值电压晶体管、标准阈值电压晶体管、低阈值电压晶体管和超低阈值电压晶体管等。目前主要通过以下方式调节阈值电压：形成鳍部后，对不同区域的鳍部进行不同的调整阈值电压离子掺杂工艺；或者，形成不同厚度的功函数层；或者，对功函数层进行不同的离子掺杂工艺，以调节不同区域功函数层的功函数值。通过以上方法以满足不同区域的阈值电压需求。
但是，在所述调整阈值电压离子掺杂工艺中，如果掺杂的离子过多，容易导致半导体器件的电迁移率下降；在同一调整阈值电压离子掺杂工艺中，容易发生注入能量流失的现象，且难以保证离子掺杂工艺效果的均一性，例如离子扩散程度、注入深度、注入能量的流失程度等，从而容易导致晶体管的实际性能发生偏移；此外，随着集成电路特征尺寸持续减小，鳍部与鳍部之间的距离不断减小，栅极结构的尺寸也不断减小，阴影效应(Shadow Effect)带来的不良影响越发显著，离子掺杂工艺的难度也相应增加，从而使形成具不同阈值电压晶体管的工艺受到限制。因此，亟需提供一种新的半导体器件的形成方法，以获得具有不同阈值电压的半导体器件。
为了解决所述技术问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括衬底以及位于衬底上的分立的鳍部，所述衬底包括第一区域和第二区域，所述第一区域用于形成具有第一阈值电压的晶体管，所述第二区域用于形成具有第二阈值电压的晶体管，且所述第一阈值电压大于所述第二阈值电压；形成横跨所述第一区域鳍部且覆盖鳍部部分顶部和侧壁表面的第一伪栅结构，形成横跨所述第二区域鳍部且覆盖鳍部部分顶部和侧壁表面的第二伪栅结构；在所述衬底上形成层间介质层，所述层间介质层覆盖所述第一伪栅结构侧壁以及第二伪栅结构侧壁；去除所述第一伪栅结构，在所述第一区域层间介质层内形成露出所述第一区域鳍部的第一开口，去除所述第二伪栅结构，在所述第二区域层间介质层内形成露出所述第二区域鳍部的第二开口；在所述第一开口和第二开口底部形成界面层；在所述第二开口的界面层上形成阻挡层；对所述基底进行退火处理；完成所述退火处理后，去除所述阻挡层；去除所述阻挡层后，在所述第一开口中形成第一栅极结构，并在所述第二开口中形成第二栅极结构。
本发明在第一开口和第二开口底部形成界面层后，在所述第二开口的界面层上形成阻挡层，然后对所述基底进行退火处理，其中所述阻挡层可以避免所述退火处理对所述第二开口的界面层造成影响；因此通过所述退火处理，使所述第一开口的界面层厚度增加，而第二开口的界面层厚度不发生改变，从而使所述第一开口的界面层厚度大于所述第二开口的界面层厚度；由于界面层的厚度越小，形成的晶体管的阈值电压越小，因此可以使所述第一阈值电压大于所述第二阈值电压，进而获得具有不同阈值电压的半导体器件。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
参考图1，提供基底，所述基底包括衬底100以及位于衬底上的分立的鳍部110，所述衬底100包括第一区域I和第二区域II，所述第一区域I用于形成具有第一阈值电压的晶体管，所述第二区域II用于形成具有第二阈值电压的晶体管，且所述第一阈值电压大于所述第二阈值电压。
所述衬底100为后续形成半导体器件提供工艺平台。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述第一区域I用于形成高阈值电压晶体管，所述第二区域II用于形成低阈值电压晶体管。
所述第一区域I和第二区域II用于形成相同类型的晶体管。在一个实施例中，所述第一区域Ⅰ和第二区域Ⅱ用于形成N型晶体管。在另一实施例中，所述第一区域和第二区域用于形成P型晶体管。
具体地，形成所述衬底100、鳍部110的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层(图未示)；以所述硬掩膜层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底100，位于衬底100表面的凸起作为鳍部110。
本实施例中，形成所述衬底100和鳍部110后，保留位于鳍部110顶部的硬掩膜层。所述硬掩膜层的材料为氮化硅，后续在进行平坦化处理工艺时，所述硬掩膜层顶部表面用于定义平坦化处理工艺的停止位置，并起到保护鳍部110顶部的作用。
需要说明的是，形成所述衬底100和鳍部110后，所述制造方法还包括：在所述相邻鳍部110之间的衬底100上形成隔离结构101，所述隔离结构101顶部低于所述鳍部110顶部。
所述隔离结构101作为半导体器件的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
需要说明的是，本实施例中，所述隔离结构101是浅沟槽隔离层，但不限于浅沟槽隔离层。
具体地，形成所述隔离结构101的工艺步骤包括：在所述相邻鳍部110之间的衬底100上填充满隔离膜，所述隔离膜顶部高于硬掩膜层顶部；研磨去除高于所述硬掩膜层顶部的隔离膜；去除部分厚度的隔离膜，暴露出鳍部110顶部以及部分侧壁，形成所述隔离结构101；去除所述硬掩膜层。
继续参考图1，形成横跨所述第一区域I鳍部110且覆盖鳍部110部分顶部和侧壁表面的第一伪栅结构201，形成横跨所述第二区域II鳍部110且覆盖鳍部110部分顶部和侧壁表面的第二伪栅结构202。
所述第一伪栅结构201和第二伪栅结构202为后续形成金属栅极结构占据空间位置。
所述第一伪栅结构201和第二伪栅结构202为单层结构或叠层结构。所述第一伪栅结构201包括第一伪栅层，所述第二伪栅结构202包括第二伪栅层；或者所述第一伪栅结构201包括第一伪氧化层以及位于所述第一伪氧化层上的第一伪栅层，所述第二伪栅结构202包括第二伪氧化层以及位于所述第二伪氧化层上的第二伪栅层；其中，第一伪栅层和第二伪栅层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述第一伪氧化层和第二伪氧化层的材料为氧化硅或氮氧化硅。
需要说明的是，形成所述第一伪栅结构201和第二伪栅结构202后，所述制造方法还包括：在所述第一伪栅结构201和第二伪栅结构202侧壁形成侧墙120；在所述第一伪栅结构201两侧的第一区域I鳍部110内形成第一源漏掺杂区131；在所述第二伪栅结构202两侧的第二区域II鳍部110内形成第二源漏掺杂区132。
所述侧墙120的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述侧墙120可以为单层结构或叠层结构。本实施例中，所述侧墙120为单层结构，所述侧墙120的材料为氮化硅。
本实施例中，所述第一区域Ⅰ和第二区域Ⅱ用于形成N型晶体管，相应的，所述第一源漏掺杂区131和第二源漏掺杂区132的掺杂离子为N型离子，例如为P、As或Sb；在另一实施例中，所述第一区域和第二区域用于形成P型晶体管，相应的，所述第一源漏掺杂区和第二源漏掺杂区的掺杂离子为P型离子，例如为B、Ga或In。
继续参考图1，在所述衬底100上形成层间介质层102，所述层间介质层102覆盖所述第一伪栅结构201侧壁以及第二伪栅结构202侧壁。
所述层间介质层102的材料为绝缘材料。本实施例中，所述层间介质层102的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以为氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
参考图2，去除所述第一伪栅结构201(如图1所示)，在所述第一区域I层间介质层102内形成露出所述第一区域I鳍部110的第一开口210，去除所述第二伪栅结构202(如图1所示)，在所述第二区域II层间介质层102内形成露出所述第二区域II鳍部110的第二开口220。
本实施例中，所述第一开口210还暴露出第一区域I部分隔离结构101表面，所述第一开口210为后续形成第一栅极结构预留空间位置；所述第二开口220还暴露出第二区域II部分隔离结构101表面，所述第二开口220为后续形成第二栅极结构预留空间位置。
本实施例中，采用干法刻蚀工艺、湿法刻蚀或干法刻蚀工艺和湿法刻蚀相结合的工艺，去除所述第一伪栅结构201和第二伪栅结构202。由于所述刻蚀工艺对所述第一伪栅结构201和第二伪栅结构202具有较高刻蚀选择比，也就是说，所述刻蚀工艺对所述第一伪栅结构201和第二伪栅结构202的刻蚀速率大于对所述层间介质层102的刻蚀速率，从而在去除所述第一伪栅结构201和第二伪栅结构202时，可以减小对所述层间介质层102的损耗。
参考图3，在所述第一开口210和第二开口220底部形成界面层(IL，Interfacial Layer)211。
所述界面层211可用于调节晶体管的阈值电压；此外，所述界面层211为后续形成高k栅介质层提供良好的界面基础，从而提高形成的高k栅介质层的质量，减小高k栅介质层与鳍部110之间的界面态密度，且避免高k栅介质层与鳍部110直接接触造成的不良影响。
本实施例中，所述界面层211的材料为氧化硅。在另一实施例中，所述界面层的材料还可以为氮氧化硅。
本实施例中，形成所述界面层211的工艺为水汽氧化工艺。具体地，所述水汽氧化工艺的工艺参数包括：工艺温度为900℃至1100℃，压强为4托至10托，工艺时间为5秒至30秒，反应气体为氢气和氧气，氢气的气体流量为0.2每分钟标准升至2每分钟标准升，氧气的气体流量为10每分钟标准升至40每分钟标准升。
在其他实施例中，还可以采用干氧氧化工艺或湿氧氧化工艺形成所述界面层。
本实施例中，所述界面层211的厚度为至
需要说明的是，形成所述界面层211之后，所述制造方法还包括：在所述第一开口210侧壁、第二开口220侧壁、第一开口210的界面层211上、以及第二开口220的界面层211上形成栅介质层230。
本实施例中，所述栅介质层230还位于所述层间介质层102顶部表面。
所述栅介质层230的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料。本实施例中，所述栅介质层230的材料为HfO2。在其他实施例中，所述栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
本实施例中，采用原子层沉积工艺形成所述栅介质层230。在其他实施例中，还可以采用化学气相沉积工艺或物理气相沉积工艺形成所述栅介质层。
结合参考图4和图5，在所述第二开口220的界面层211上形成阻挡层241(如图5所示)。
所述阻挡层241用于在后续退火处理中，对所述第二开口220的界面层211起到保护作用，避免所述第二开口220的界面层211受到所述退火处理的影响。
本实施例中，所述阻挡层241具有无定型结构，因此，所述退火处理过程中的氧原子难以通过所述阻挡层241的晶格进行扩散，从而可以避免所述氧原子进入所述第二开口220的界面层211内，进而可以避免所述第二开口220的界面层211受到所述退火处理的影响。具体地，所述阻挡层241的材料为TiSiN。在另一实施例中，所述阻挡层的材料还可以为TaSiN。
需要说明的是，所述阻挡层241的厚度不宜过薄，也不宜过厚。如果所述阻挡层241的厚度过薄，所述阻挡层241难以在后续退火处理过程中对所述第二开口220的界面层211起到保护作用，从而导致所述第二开口220的界面层211的形成质量受到影响，进而对所述第二区域II的晶体管电学性能造成影响；如果所述阻挡层241的厚度过厚，容易导致后续在所述第二开口220中形成其他膜层的工艺窗口过小，使所述第二开口220内的填孔(gap-filling)能力较差，进而对所述第二区域II的晶体管电学性能造成影响。为此，本实施例中，所述阻挡层241的厚度为至
具体地，形成所述阻挡层241的步骤包括：在所述第一开口210的界面层211上、第一开口210侧壁上、第二开口220的界面层211上和第二开口220侧壁上形成阻挡膜240(如图4所示)，所述阻挡膜240还位于所述层间介质层102顶部；形成填充满所述第二开口220的填充层(图未示)；在所述填充层上形成光刻胶层(图未示)，所述光刻胶层还覆盖所述第二区域II的阻挡膜240；以所述光刻胶层为掩膜，去除所述第一开口210的界面层211上、第一开口210侧壁上、以及所述第一区域Ⅰ层间介质层102顶部的阻挡膜240，剩余的阻挡膜240为所述阻挡层241；去除所述光刻胶层和填充层。
需要说明的是，所述填充层的材料为易于被去除的材料，且去除所述填充层的工艺不会对所述基底造成损伤。
本实施例中，所述填充层的材料为ODL(Organic Dielectric Layer)材料，采用旋转涂覆工艺形成所述填充层，且所述填充层顶部与所述层间介质层102顶部齐平。在其他实施例中，所述填充层的材料还可以为BARC(BottomAnti-Reflective Coating)材料或DUO(Deep UV Light Absorbing Oxide)材料。其中，所述DUO材料是一种硅氧烷聚合体材料，包括CH3-SiOX、Si-OH、或SiOH3等。
本实施例中，形成所述阻挡膜240的工艺为原子层沉积工艺。在其他实施例中，还可以采用化学气相沉积或物理气相沉积工艺形成所述阻挡膜。
具体地，所述阻挡膜240的材料为TiSiN，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含Ti、Si和N的前驱体，工艺温度为80摄氏度至450摄氏度，压强为2毫托至500毫托，沉积次数为6次至80次。
其中，当工艺温度低于80摄氏度时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述阻挡膜240的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述阻挡膜240的形成效率；当所述工艺温度高于450摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述阻挡膜240的纯度和台阶覆盖性，最终降低所述阻挡膜240的形成质量。
基于所述设定的工艺温度，将腔室压强、气体流量和沉积次数设定在合理范围值内，从而保证所述阻挡膜240的高纯度和良好台阶覆盖性，进而提高所述阻挡膜240的形成质量。
本实施例中，采用湿法刻蚀工艺，去除所述第一开口210的界面层211上、第一开口210侧壁上、以及所述第一区域Ⅰ层间介质层102顶部的阻挡膜，所述湿法刻蚀工艺采用的刻蚀溶液为氨水、双氧水和水的混合溶液。在一个具体实施例中，氨水、双氧水和水的体积浓度比值为5:200:1000。
需要说明的是，所述第一开口210侧壁、第二开口220侧壁、第一开口210的界面层211上、以及第二开口220的界面层211上形成有所述栅介质层230；相应的，形成所述阻挡膜240的步骤中，形成保形覆盖所述栅介质层230的阻挡膜；在所述第二开口220的界面层211上形成阻挡层241的步骤中，在所述第二区域II的栅介质层230上形成所述阻挡层241。
参考图6，对所述基底进行退火处理250。
通过所述退火处理250，可以使所述界面层211的厚度变厚。
本实施例中，所述第二开口220的界面层211上形成有阻挡层241，所述阻挡层241可以避免所述退火处理250对所述第二开口220的界面层211造成影响；因此通过所述退火处理250，使所述第一开口210的界面层211厚度增加，而第二开口220的界面层211厚度不发生改变，从而使所述第一开口210的界面层211厚度大于所述第二开口220的界面层211厚度；由于界面层可用于调节晶体管的阈值电压，且界面层的厚度越小，阈值电压越小，为此，可以使第一阈值电压大于第二阈值电压。
本实施例中，所述界面层211的材料为氧化硅，所述退火处理250为在氧气环境中的退火处理。具体地，所述退火处理250为快速热退火处理。所述快速热退火处理250的工艺参数包括：反应气体为氧气，辅助气体为氮气。
需要说明的是，所述快速热退火处理250的温度不宜过低，也不宜过高。如果所述快速热退火处理250的工艺温度过低，使所述第一开口210的界面层211厚度变厚的效果不佳，从而导致所述第一阈值电压难以达到预设值；如果所述快速热退火处理250的工艺温度过高，容易对所述鳍部110内已有的掺杂离子的分布造成不良影响。为此，本实施例中，所述快速热退火处理250的温度为700摄氏度至1000摄氏度。
基于所述设定的工艺温度，将腔室压强、气体流量和工艺时间设定在合理范围值内，在避免产生副作用的前提下，使第一开口210的界面层211厚度满足目标厚度值，从而使所述第一阈值电压难以达到预设值。本实施例中，设定工艺时间为5秒至20秒，压强为50托至300托，氧气与氮气的气体流量比值为1:20至1:5。
本实施例中，所述退火处理250的步骤使所述第一开口210底部的界面层211厚度增加至即完成所述退火处理250后，所述第一开口210底部的界面层211厚度为至
需要说明的是，基于所述第一开口210的界面层211厚度变化量，后续在所述第一区域I形成晶体管后，与未进行退火处理所形成的第一区域晶体管相比，所述第一阈值电压值增加了30mV至80mV。
还需要说明的是，所述界面层211上形成有栅介质层230，从而可以较好的控制所述退火处理250中，与第一开口210的界面层211反应的氧气含量，进而可以较好地控制所述第一开口210的界面层211厚度，避免所述第一开口210的界面层211厚度增加量过多。
参考图7，完成所述退火处理250(如图6所示)后，去除所述阻挡层241(如图6所示)。
本实施例中，去除所述阻挡层241的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀溶液为氨水、双氧水和水的混合溶液。在一个具体实施例中，氨水、双氧水和水的体积浓度比值为5:200:1000。
参考图8，去除所述阻挡层241(如图6所示)后，在所述第一开口210(如图7所示)中形成第一栅极结构，并在所述第二开口220(如图7所示)中形成第二栅极结构。
具体地，形成所述第一栅极结构和第二栅极结构的步骤包括：在所述栅介质层230上形成功函数层260；在所述第一开口210和第二开口220中填充满金属膜，所述金属膜顶部高于所述层间介质层102顶部；研磨去除高于所述层间介质层102顶部的金属膜形成金属层270，且还研磨去除高于所述层间介质层102顶部的功函数层260和栅介质层230；位于所述第一开口210中的栅介质层230、功函数层260和金属层270用于构成第一栅极结构，位于所述第二开口220中的栅介质层230、功函数层260和金属层270用于构成第二栅极结构。
所述功函数层260用于调节晶体管的阈值电压。
本实施例中，所述第一区域Ⅰ和第二区域Ⅱ用于形成N型晶体管。相应的，所述功函数层260为N型功函数材料，N型功函数材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev。所述功函数层260为单层结构或叠层结构，所述功函数层260的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种。本实施例中，所述功函数层260的材料为TiAl。
在另一实施例中，所述第一区域和第二区域用于形成P型晶体管。相应的，所述功函数层为P型功函数材料，P型功函数材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。所述功函数层为单层结构或叠层结构，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。
本实施例中，采用原子层沉积工艺形成所述功函数层260。在其他实施例中，还可以采用化学气相沉积工艺或物理气相沉积工艺形成所述功函数层。
本实施例中，所述金属层270的材料为W。在其他实施例中，所述金属层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti。
在第一开口210(如图6所示)和第二开口220(如图6所示)底部形成界面层211(如图6所示)后，在所述第二开口220的界面层211上形成阻挡层241(如图6所示)，然后对所述基底进行退火处理250(如图6所示)，其中所述阻挡层241可以避免所述退火处理250对所述第二开口220的界面层211造成影响；因此通过所述退火处理250，使所述第一开口210的界面层211厚度增加，而第二开口220的界面层211厚度不发生改变，从而使所述第一开口210的界面层211厚度大于所述第二开口220的界面层211厚度；由于界面层的厚度越小，形成的晶体管的阈值电压越小，因此可以使所述第一阈值电压大于所述第二阈值电压，进而获得具有不同阈值电压的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的制造方法，其特征在于，包括：
提供基底，所述基底包括衬底以及位于衬底上的分立的鳍部，所述衬底包括第一区域和第二区域，所述第一区域用于形成具有第一阈值电压的晶体管，所述第二区域用于形成具有第二阈值电压的晶体管，且所述第一阈值电压大于所述第二阈值电压；
形成横跨所述第一区域鳍部且覆盖鳍部部分顶部和侧壁表面的第一伪栅结构，形成横跨所述第二区域鳍部且覆盖鳍部部分顶部和侧壁表面的第二伪栅结构；
在所述衬底上形成层间介质层，所述层间介质层覆盖所述第一伪栅结构侧壁以及第二伪栅结构侧壁；
去除所述第一伪栅结构，在所述第一区域层间介质层内形成露出所述第一区域鳍部的第一开口，去除所述第二伪栅结构，在所述第二区域层间介质层内形成露出所述第二区域鳍部的第二开口；
在所述第一开口和第二开口底部形成界面层；
在所述第二开口的界面层上形成阻挡层；
对所述基底进行退火处理；
完成所述退火处理后，去除所述阻挡层；
去除所述阻挡层后，在所述第一开口中形成第一栅极结构，并在所述第二开口中形成第二栅极结构。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述阻挡层具有无定型结构。
3.如权利要求1或2所述的半导体结构的制造方法，其特征在于，所述阻挡层的材料为TiSiN或TaSiN。
4.如权利要求1所述的半导体结构的制造方法，其特征在于，所述阻挡层的厚度为至
5.如权利要求1所述的半导体结构的制造方法，其特征在于，所述界面层的材料为氧化硅或氮氧化硅。
6.如权利要求1所述的半导体结构的制造方法，其特征在于，在进行所述退火处理之前，所述界面层的厚度为至
7.如权利要求1所述的半导体结构的制造方法，其特征在于，所述退火处理的步骤使所述第一开口底部的界面层厚度增加至
8.如权利要求1所述的半导体结构的制造方法，其特征在于，所述界面层的材料为氧化硅，所述退火处理为在氧气环境中的退火处理。
9.如权利要求1所述的半导体结构的制造方法，其特征在于，所述退火处理为快速热退火处理。
10.如权利要求9所述的半导体结构的制造方法，其特征在于，所述快速热退火处理的工艺参数包括：退火温度为700摄氏度至1000摄氏度，工艺时间为5秒至20秒，压强为50托至300托，反应气体为氧气，辅助气体为氮气，氧气与氮气的气体流量比值为1:1000至1:5。
11.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第二开口的界面层上形成阻挡层的步骤包括：在所述第一开口的界面层上、第一开口侧壁上、第二开口的界面层上和第二开口侧壁上形成阻挡膜，所述阻挡膜还位于所述层间介质层顶部；
形成填充满所述第二开口的填充层；
在所述填充层上形成光刻胶层，所述光刻胶层还覆盖所述第二区域的阻挡膜；
以所述光刻胶层为掩膜，去除所述第一开口的界面层上、第一开口侧壁上、以及所述第一区域层间介质层顶部的阻挡膜，剩余的阻挡膜为所述阻挡层；
去除所述光刻胶层和填充层。
12.如权利要求11所述的半导体结构的制造方法，其特征在于，形成所述阻挡膜的工艺为原子层沉积工艺。
13.如权利要求12所述的半导体结构的制造方法，其特征在于，所述阻挡膜的材料为TiSiN，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含Ti、Si和N的前驱体，工艺温度为80摄氏度至450摄氏度，压强为2毫托至500毫托，沉积次数为6次至80次。
14.如权利要求11所述的半导体结构的制造方法，其特征在于，采用湿法刻蚀工艺，去除所述第一开口的界面层上、第一开口侧壁上、以及所述第一区域层间介质层顶部的阻挡膜，所述湿法刻蚀工艺采用的刻蚀溶液为氨水、双氧水和水的混合溶液。
15.如权利要求1所述的半导体结构的制造方法，其特征在于，去除所述阻挡层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀溶液为氨水、双氧水和水的混合溶液。
16.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第一开口和第二开口底部形成界面层后，在所述第二开口的界面层上形成阻挡层之前，所述制造方法还包括：在所述第一开口侧壁、第二开口侧壁、第一开口的界面层上、以及第二开口的界面层上形成栅介质层；
在所述第二开口的界面层上形成阻挡层的步骤中，在所述第二区域的栅介质层上形成所述阻挡层。
17.如权利要求16所述的半导体结构的制造方法，其特征在于，在所述第一开口中形成第一栅极结构，并在所述第二开口中形成第二栅极结构的步骤包括：在所述栅介质层上形成功函数层；
在所述第一开口和第二开口中填充满金属膜，所述金属膜顶部高于所述层间介质层顶部；
研磨去除高于所述层间介质层顶部的金属膜形成金属层，且还研磨去除高于所述层间介质层顶部的功函数层和栅介质层；
位于所述第一开口中的栅介质层、功函数层和金属层用于构成第一栅极结构，位于所述第二开口中的栅介质层、功函数层和金属层用于构成第二栅极结构。
18.如权利要求17所述的半导体结构的制造方法，其特征在于，所述功函数层的材料为N型功函数材料，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；
或者，所述功函数层的材料为P型功函数材料，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。
19.如权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一伪栅结构和第二伪栅结构后，在所述衬底上形成层间介质层之前，所述制造方法还包括：在所述第一伪栅结构和第二伪栅结构侧壁形成侧墙；
在所述第一伪栅结构两侧的第一区域鳍部内形成第一源漏掺杂区，在所述第二伪栅结构两侧的第二区域鳍部内形成第二源漏掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610404105.2A CN107481932B (zh) | 2016-06-08 | 2016-06-08 | 半导体结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610404105.2A CN107481932B (zh) | 2016-06-08 | 2016-06-08 | 半导体结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481932A true CN107481932A (zh) | 2017-12-15 |
| CN107481932B CN107481932B (zh) | 2020-08-07 |
Family
ID=60593815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610404105.2A Active CN107481932B (zh) | 2016-06-08 | 2016-06-08 | 半导体结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481932B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634802A (zh) * | 2018-06-22 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112309845A (zh) * | 2019-07-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN117153785A (zh) * | 2023-10-27 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715769A1 (en) * | 1993-08-27 | 1996-06-12 | National Semiconductor Corporation | Self-aligned cmos process |
| US6121099A (en) * | 1996-12-03 | 2000-09-19 | Advanced Micro Devices, Inc. | Selective spacer formation for optimized silicon area reduction |
| US6194299B1 (en) * | 1999-06-03 | 2001-02-27 | Advanced Micro Devices, Inc. | Method for fabrication of a low resistivity MOSFET gate with thick metal on polysilicon |
| KR20050071075A (ko) * | 2003-12-31 | 2005-07-07 | 동부아남반도체 주식회사 | 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법 |
| CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102456691A (zh) * | 2010-10-29 | 2012-05-16 | 索尼公司 | 半导体装置和半导体装置制造方法 |
| CN104282540A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
-
2016
- 2016-06-08 CN CN201610404105.2A patent/CN107481932B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715769A1 (en) * | 1993-08-27 | 1996-06-12 | National Semiconductor Corporation | Self-aligned cmos process |
| US6121099A (en) * | 1996-12-03 | 2000-09-19 | Advanced Micro Devices, Inc. | Selective spacer formation for optimized silicon area reduction |
| US6194299B1 (en) * | 1999-06-03 | 2001-02-27 | Advanced Micro Devices, Inc. | Method for fabrication of a low resistivity MOSFET gate with thick metal on polysilicon |
| KR20050071075A (ko) * | 2003-12-31 | 2005-07-07 | 동부아남반도체 주식회사 | 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법 |
| CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102456691A (zh) * | 2010-10-29 | 2012-05-16 | 索尼公司 | 半导体装置和半导体装置制造方法 |
| CN104282540A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634802A (zh) * | 2018-06-22 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110634802B (zh) * | 2018-06-22 | 2022-01-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112309845A (zh) * | 2019-07-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112309845B (zh) * | 2019-07-31 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN117153785A (zh) * | 2023-10-27 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
| CN117153785B (zh) * | 2023-10-27 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107481932B (zh) | 2020-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106684042B (zh) | 半导体结构的制造方法 | |
| CN106684144B (zh) | 半导体结构的制造方法 | |
| CN107958872A (zh) | 半导体器件及其形成方法 | |
| CN108281478A (zh) | 半导体结构及其形成方法 | |
| CN108010884A (zh) | 半导体结构及其形成方法 | |
| US11387149B2 (en) | Semiconductor device and method for forming gate structure thereof | |
| CN107919327A (zh) | 半导体结构及其形成方法 | |
| CN107591362A (zh) | 半导体结构及其形成方法 | |
| CN107591437A (zh) | 半导体器件的形成方法 | |
| CN109427664A (zh) | 半导体结构及其形成方法 | |
| CN106952822A (zh) | 改善鳍式场效应管性能的方法 | |
| CN106952908A (zh) | 半导体结构及其制造方法 | |
| CN107346783A (zh) | 半导体结构及其制造方法 | |
| CN107481932A (zh) | 半导体结构的制造方法 | |
| CN105226023A (zh) | 半导体器件的形成方法 | |
| WO2014082337A1 (zh) | 半导体器件及其制造方法 | |
| CN103855008A (zh) | N型mosfet及其制造方法 | |
| CN106876335A (zh) | 半导体结构的制造方法 | |
| CN106876273B (zh) | 半导体结构的制造方法 | |
| CN103855014A (zh) | P型mosfet及其制造方法 | |
| CN107437562A (zh) | 半导体器件的形成方法 | |
| CN106469652A (zh) | 半导体器件及其形成方法 | |
| CN106298894B (zh) | 半导体器件的形成方法 | |
| CN107919323A (zh) | 半导体结构及其形成方法 | |
| CN110164767A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |