CN117153785A - 一种半导体结构的制作方法 - Google Patents
一种半导体结构的制作方法 Download PDFInfo
- Publication number
- CN117153785A CN117153785A CN202311402092.1A CN202311402092A CN117153785A CN 117153785 A CN117153785 A CN 117153785A CN 202311402092 A CN202311402092 A CN 202311402092A CN 117153785 A CN117153785 A CN 117153785A
- Authority
- CN
- China
- Prior art keywords
- substrate
- containing gas
- side wall
- layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 48
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 239000001257 hydrogen Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 16
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 117
- 238000000151 deposition Methods 0.000 description 18
- 230000008021 deposition Effects 0.000 description 15
- 230000007547 defect Effects 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体结构的制作方法，属于半导体技术领域。所述制作方法包括：提供一衬底，所述衬底上设置有凸出的栅极结构；在所述栅极结构两侧形成侧墙结构，所述侧墙结构最外层为氮化层；对所述衬底进行蒸汽退火处理，在所述侧墙结构上形成富羟基层；在所述衬底、所述侧墙结构和所述栅极结构上形成连续的接触孔刻蚀停止层，所述接触孔刻蚀停止层靠近所述栅极结构顶部的一侧形成有悬突部；在所述接触孔刻蚀停止层上形成介质层；在所述介质层内形成多个互连结构。通过本发明提供的一种半导体结构的制作方法，能够提高半导体结构的良率和可靠性。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种半导体结构的制作方法。
背景技术
金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET）是半导体制造中的最基本器件，广泛适用于各种芯片中，且根据载流子以及制作时的掺杂类型不同，分为NMOS和PMOS晶体管。MOS晶体管具有输入阻抗高、噪声低、动态范围大、功耗小以及易于集成等特性，在芯片中可以用作放大电路、压控元件、电子开关或可控整流等，具有重要地位。但在MOS晶体管的制作过程中，在形成接触孔层间介质层时，容易出现空洞（void）或者缝隙（seam）等缺陷，从而影响芯片的良率。
发明内容
本发明的目的在于提供一种半导体结构的制作方法，能够降低悬突部的悬突值，减少后续介质层制程出现缺陷，提高半导体结构的良率和可靠性。
为解决上述技术问题，本发明是通过以下技术方案实现的。
本发明还提供一种半导体结构的制作方法，至少包括以下步骤：
提供一衬底，所述衬底上设置有凸出的栅极结构；
在所述栅极结构两侧形成侧墙结构，所述侧墙结构最外层为氮化层；
对所述衬底进行蒸汽退火处理，在所述侧墙结构上形成富羟基层；
在所述衬底、所述侧墙结构和所述栅极结构上形成连续的接触孔刻蚀停止层，所述接触孔刻蚀停止层靠近所述栅极结构顶部的一侧形成有悬突部；
在所述接触孔刻蚀停止层上形成介质层；以及
在所述介质层内形成多个互连结构。
在本发明一实施例中，所述富羟基层的制作方法包括：
在预设温度下，通入含氧气体、含氮气体以及含氢气体；以及
所述含氧气体、所述含氮气体以及所述含氢气体共同作用于所述侧墙结构预设时间，在所述侧墙结构上形成富羟基层。
在本发明一实施例中，所述预设温度为400℃~500℃。
在本发明一实施例中，所述预设时间为0.5h~2h。
在本发明一实施例中，所述含氮气体包括氮气，且所述含氮气体的流量为1SLM~10SLM。
在本发明一实施例中，所述含氧气体包括氧气，且所述含氧气体的流量为1SLM~15SLM。
在本发明一实施例中，所述含氢气体包括氢气，且所述含氢气体的流量为1SLM~15SLM。
在本发明一实施例中，所述悬突部的悬突值为0.08~0.2，所述悬突值通过以下公式得到：
Ov=(a-b)/b；
其中，Ov为悬突值；以所述衬底的法线为边界，所述边界经过在所述衬底上的所述接触孔刻蚀停止层的顶部延伸至所述侧墙结构的交点，b为所述接触孔刻蚀停止层在所述衬底与所述侧墙结构交界处到所述边界的水平宽度；a为所述悬突部至所述边界的最大水平宽度。
在本发明一实施例中，所述接触孔刻蚀停止层为氮化硅层，且所述接触孔刻蚀停止层通过等离子体增强化学气相沉积法制备。
在本发明一实施例中，所述半导体结构的制作方法还包括：在形成所述侧墙结构后，在所述栅极结构和所述衬底上形成自对准金属硅化物。
综上所述，本发明提供一种半导体结构的制作方法，通过对半导体结构的制作方法进行改进，本申请意想不到的技术效果是能够侧墙结构上形成富含羟基键的富羟基层，提高侧墙结构上接触孔刻蚀停止层的沉积速率，从而降低悬突部的大小；能够在形成介质层时，减少介质层内的空洞和缝隙等缺陷，提高半导体结构的良率和可靠性；调整蒸汽退火处理的条件，在得到较小的悬突值的同时，减少资源的浪费，提高生产效率；提高介质层和互连结构的品质，减少形成的互连结构的缺陷，提高半导体结构的可靠性。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中在衬底及衬底上半导体器件的示意图。
图2为本发明一实施例中形成的自对准金属硅化物的示意图。
图3为本发明一实施例中蒸汽退火处理在侧墙结构上形成富羟基层的示意图。
图4为本发明一实施例中形成接触孔刻蚀停止层的示意图。
图5为本发明另一实施例中在形成自对准金属硅化物后，直接形成的接触孔刻蚀停止层的示意图。
图6为本发明一实施例中含氧气体的流量对悬突部的影响。
图7为本发明一实施例中含氢气体对悬突部的影响。
图8为本发明一实施例中介质层的示意图。
图9为本发明一实施例中开口的示意图。
图10为本发明一实施例中互连结构的示意图。
标号说明：
100、衬底；110、浅沟槽隔离结构；120、栅极介质层；130、栅极结构；140、侧墙结构；141、第一侧墙；142、第二侧墙；150、轻掺杂区；160、重掺杂区；170、自对准金属硅化物；180、富羟基层；190、接触孔刻蚀停止层；191、悬突部；200、介质层；201、第一开口；202、第二开口；220、第一互连结构；230、第二互连结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
本发明提供一种半导体结构的制作方法，能够在形成互连结构时，减小接触孔刻蚀停止层（Contact Etch Stop Layer，CESL）上悬突部的大小，避免后续介质层出现空洞或缝隙等，在介质层中形成互连结构时，减少后续填孔制程出现缺陷，从而提高半导体器件的良率，提高半导体结构的性能。本发明制备的半导体结构可广泛应用于不同类型的芯片中，提高芯片的制作良率。
请参阅图1所示，在本发明一实施例中，提供一衬底100，衬底100可以为任意适于形成半导体器件的材料，其中，衬底100例如为硅衬底、碳化硅（SiC）、磷化铟（InP）、氮化铟（InN）、硅锗（GeSi）、砷化镓（GaAs）、氮化镓（GaN）、氮化铝（AlN）、蓝宝石或者其它III/V化合物形成的半导体材料等，还包括这些半导体材料构成的叠层结构，又或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等。本发明并不限制衬底100的种类，可以依据半导体器件的类型进行灵活设置。在本实施例中，衬底100例如为掺杂的硅衬底，且掺杂类型可以为P型，也可以为N型。
请参阅图1所示，在本发明一实施例中，在衬底100上设置多个半导体器件，本发明并不限制半导体器件的种类。半导体器件例如为场效应管（Field Effect Transistor，FET）、金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET）、互补金属氧化物半导体（Complementary Metal OxideSemiconductor，CMOS）、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、晶闸管(Thyristor)、电荷耦合器（Charge Coupled Device，CCD图像传感器）、定压二极管、高频二极管、发光二极管(Light-Emitting Diode，LED)、栅极光闭晶闸管（GateTurn off Thyristor，GTO）、数字信号处理器件（Digital Signal processor，DSP）、高速恢复二极管（Fast Recovery Diode，FRD）、高速高效整流二极管（Figh Efficiency Diode，HED）、光触发晶闸管（Light Triggered Thyristor，LTT）、光继电器（Photo Relay）或微处理器（Micro Processor）等半导体器件中的一种或几种，具体可以及芯片制作的要求进行选择。在本实施例中，半导体器件例如以多叉指MOS晶体管为例，对半导体结构的制作过程进行阐述，且多叉指MOS晶体管通过浅沟槽隔离结构110与其他半导体器件隔离。
请参阅图1所示，在本发明一实施例中，半导体器件包括在衬底100上形成的栅极结构130，即栅极结构130突出设置在衬底100上。栅极结构130与衬底100之间还设置栅极介质层120，且栅极介质层120例如为二氧化硅或高介电常数介质层等，栅极结构130例如为多晶硅栅极或金属栅极等，具体依据制作的半导体器件的种类进行选择。在栅极结构130的两侧还设置有侧墙结构140，且侧墙结构140例如为氮化层或氧化层和氮化层的叠层，且侧墙结构140最外层为氮化层。在本实施例中，侧墙结构140例如为氧化硅和氮化硅的叠层结构，又例如包括第一侧墙141和第二侧墙142，且第一侧墙141设置在栅极结构130的两侧，且第一侧墙141例如为氧化硅层，第二侧墙142设置在第一侧墙141上，且第二侧墙142例如为氮化硅层。
请参阅图1所示，在本发明一实施例中，半导体器件还包括轻掺杂区150和重掺杂区160。其中，轻掺杂区150和重掺杂区160的掺杂类型相同，且与衬底100的掺杂类型相反。轻掺杂区150由栅极结构130两侧的衬底100内延伸至栅极结构130的底部，与栅极结构130部分交叠。重掺杂区160的边缘与侧墙结构140远离栅极结构130一侧的边缘对齐，以作为半导体器件的源极和漏极。
请参阅图1至图2所示，在本发明一实施例中，在形成半导体器件后，在半导体器件的源极、漏极以及栅极结构130上形成自对准金属硅化物170，自对准金属硅化物170例如为低阻值的硅化镍（NiSi）、硅化钴（CoSi2）或硅化钛（TiSi2）等。通过形成自对准金属硅化物170，以降低后续形成的互连结构与半导体器件之间的接触电阻，提高半导体器件的性能。且自对准金属硅化物170还可以作为半导体器件的接触结构，以将半导体器件的源极、漏极和栅极结构130引出。
请参阅图2至图3所示，在本发明一实施例中，在形成自对准金属硅化物170后，对衬底100进行处理，以在侧墙结构上形成富羟基层180。在本实施例中，例如对衬底100进行蒸汽退火处理。具体的，将衬底100放入处理设备中，在预设温度下，通入含氧气体、含氮气体以及含氢气体，共同作用于衬底100预设时间。其中，预设温度例如为400℃~500℃，预设时间例如为0.5h~2h。含氧气体例如包括氧气，且含氧气体的流量例如为1SLM~15SLM。含氮气体例如包括氮气，且含氮气体的流量例如为1SLM~10SLM。含氢气体例如包括氢气，且含氢气体的流量例如为1SLM~15SLM。在其他实施例中，含氧气体、含氮气体以及含氢气体可选择其他含有相应元素的气体，本发明不作具体限定。
请参阅图3所示，在本发明一实施例中，通过蒸汽退火处理，由于侧墙结构140的最外侧为氮化硅层，在蒸汽退火处理中，含氮气体可以增加侧墙表面的N键，含氧气体和含氢气体可以在侧墙结构140表面的N键上形成羟基，形成富羟基层180。富羟基层180上富含N-OH键，能够提高侧墙结构140上接触孔刻蚀停止层的沉积速率，可以让侧墙结构140上的接触孔刻蚀停止层的沉积速率和接触孔刻蚀停止层靠近栅极结构130顶部一侧处的速率比较接近，从而降低悬突部的大小。在衬底100以及栅极结构130上设置有自对准金属硅化物170，在蒸汽退火处理过程中，受到的影响较小。
请参阅图3至图4所示，在本发明一实施例中，在对衬底100进行蒸汽退火处理后，在衬底100上形成接触孔刻蚀停止层190，且接触孔刻蚀停止层190连续覆盖在衬底100、侧墙结构140以及栅极结构130上。在本实施例中，接触孔刻蚀停止层190例如为氮化硅（SiN）层，即接触孔刻蚀停止层190和侧墙结构140最外侧的物质相同，且接触孔刻蚀停止层190例如通过等离子体增强化学气相沉积法（Plasma Enhanced Chemical Vapor Deposition，PECVD）等低温沉积方法进行制备，接触孔刻蚀停止层190在衬底100上的厚度例如为100nm~200nm。在本实施中，例如在200℃~350℃下，以硅烷（SiH4）和氨气作为反应气体，形成氮化硅层。其中，氨气与硅烷的气体流量比例如为(5~10):1，氨气与硅烷的总流量例如为2000sccm~3000sccm。在其他实施例中，也可以选择其他形成氮化层的硅源和氮源进行沉积，形成氮化硅。接触孔刻蚀停止层190在侧墙结构140上，且靠近栅极结构130顶部的位置形成了悬突部191。
请参阅图3至图5所示，在本发明另一实施例中，图5为在形成自对准金属硅化物170后，直接通过PECVD沉积的接触孔刻蚀停止层190后的结构。此时，在接触孔刻蚀停止层190形成过程中，接触孔刻蚀停止层190在侧墙结构140上的形成速度慢，在靠近栅极结构130顶部的位置，沉积速率快，形成了较大的悬突部。在本实施例，通过悬突值对悬突部的大小进行表征，悬突值定义为Ov，Ov=(a-b)/b，其中，以衬底100的法线为边界，边界经过在衬底100上的接触孔刻蚀停止层190的顶部延伸至侧墙结构140的交点，b例如为接触孔刻蚀停止层190在衬底100与侧墙结构140交界处到边界的水平宽度，a为悬突部至边界的最大水平宽度。即悬突部相对凸出位置的比值，悬突值Ov越小，则说明悬突部越不明显，在后续介质层制备时，悬突值越小越有利于减少空洞和缝隙，从而减少后续填孔制程出现缺陷，提高半导体结构的良率和可靠性。
请参阅图4至图5所示，在本发明一实施例中，在蒸汽退火处理前，接触孔刻蚀停止层190在侧墙结构140上的沉积速度为3Å/s~5Å/s，悬突部191的悬突值Ov为0.3~0.5。通过蒸汽退火处理后，接触孔刻蚀停止层190在侧墙结构140上的沉积速度为5Å/s~7Å/s，悬突部191的悬突值Ov为0.08~0.2。即通过蒸汽退火处理后，能够增加侧墙结构上N-OH键的含量，增加侧墙结构140上接触孔刻蚀停止层190的沉积速率，可以让侧墙结构140上的沉积速率和靠近栅极结构130顶部处的沉积速率比较接近，侧墙结构140上的沉积速率例如有40%~70%的提升，悬突值Ov例如从0.3~0.5降低到0.08~0.2，从而改善悬突值过大情况，降低悬突部191过大的影响。
请参阅图4、图6至图7所示，在本发明一实施例中，固定接触孔刻蚀停止层190的沉积工艺为PECVD，在200℃~350℃下，以硅烷和氨气作为反应气体，形成氮化硅层；其中，氨气与硅烷的气体流量比例如为(5~10):1，氨气与硅烷的总流量例如为2000sccm~3000sccm的工艺条件下，蒸汽退火条件的不同对悬突值Ov的影响也不同，其中，图6表示在N2流量例如为10SLM、氢气流量例如为7SLM、预设温度例如为400℃以及预设时间例如为1h的条件下氧气的流量对悬突部的影响，图7表示在N2流量例如为10SLM、氧气流量例如为7SLM、预设温度例如为400℃以及预设时间例如为1h的条件下氢气的流量对悬突部的影响。从图中可以看出，随着O2流量的增加，悬突值Ov随之减小，但在O2的流量到达7SLM后，悬突值Ov减小速率变缓。随着H2流量的增加，悬突值Ov随之减小，但在H2的流量到达7SLM后，悬突值Ov减小速率变缓。因此，在蒸汽退火处理过程中，控制蒸汽的流量，能够得到较小的悬突值，同时，减少资源的浪费，提高生产效率。
请参阅图4和图8所示，在本发明一实施例中，在形成接触孔刻蚀停止层190后，在接触孔刻蚀停止层190上形成介质层200，其中，介质层200例如为磷硅玻璃等低介电常数（Low-K）材料，以提高半导体结构的可靠性。且介质层200例如通过低压化学气相沉积法（Low Pressure Chemical Vapor Deposition，LPCVD）或高深宽比（High Aspect RatioProcess，HARP)工艺等形成，以提高介质层200的填充能力。在沉积介质层200时，介质层200覆盖衬底100和栅极结构130，在形成介质层200后，对介质层200进行以平坦化工艺，例如通过化学机械抛光（Chemical Mechanical Polishing，CMP）工艺去除部分介质层200，确保介质层200的表面为平面，提高互连结构的便捷性。在本实施例中，介质层200在栅极结构130上的剩余厚度例如为60nm~110nm。在其他实施例中，介质层200在栅极结构130上的剩余厚度可以依据制作要求进行选择。通过控制悬突部的大小，相邻栅极结构之间的开口的角度较大，确保介质层200在沉积时，介质层200不会提前封口，从而减少在介质层200内产生空洞和缝隙等缺陷。
请参阅图8至图9所示，在本发明一实施例中，在形成介质层200后，在介质层200内形成多个开口。在本实施例中，开口例如包括第一开口201和第二开口202，第一开口201设置在栅极结构130上，第二开口202设置在重掺杂区160上。具体的，在介质层200上形成图案化光阻层（图中未显示），以定位开口的位置，以图案化光阻层为掩膜，接触孔刻蚀停止层190为刻蚀停止层，刻蚀部分介质层200，刻蚀至接触孔刻蚀停止层190后，更换刻蚀条件以去除部分接触孔刻蚀停止层190，形成开口。第一开口201暴露栅极结构130上的自对准金属硅化物170，以用于将栅极引出，第二开口202暴露重掺杂区160上的自对准金属硅化物170，以用于将源极和漏极引出。其中，开口例如通过干法刻蚀形成，且刻蚀气体例如选自三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）或氮气（N2）等中的一种或几种气体的组合，或它们和氧气的组合。在其他实施例中，可以采用干法刻蚀和湿法刻蚀结合工艺或湿法刻蚀工艺形成开口。
请参阅图9至图10所示，在本发明一实施例中，在形成开口后，在开口内沉积导电材料，以形成多个互连结构。在沉积导电材料时，可先在开口内沉积阻挡层（图中未显示），且阻挡层例如为钽（Ta）、钛（Ti）、钌（Ru）、氮化钽（TaN）或氮化钛（TiN）等粘附性较好的物质，阻挡层的厚度例如为2nm~8nm。通过设置阻挡层，增强导电材料与开口的侧壁的粘附性，同时，减少导电材料向介质层的扩散，减少电迁移现象，提高半导体结构的电学性能。阻挡层形成在开口内的侧壁和底部，然后利用反溅射工艺将底部的阻挡层溅射至侧壁上，用以减少金属连接结构的接触电阻；其中，导电材料例如为金属铜、金属铝或金属钨等低电阻材料，在本实施例中，导电材料例如为金属钨。金属钨例如通过物理气相沉积或溅射等方式形成，且金属钨填充于开口内直至覆盖介质层200，再对金属钨进行平坦化或刻蚀处理，确保金属钨与开口两侧的介质层200齐平。互连结构包括第一互连结构220和第二互连结构230，第一互连结构220形成在第一开口201内，连通栅极结构130上的自对准金属硅化物170，第二互连结构230形成在第二开口202内，连通重掺杂区160上的自对准金属硅化物170。通过控制介质层200的质量，避免互连结构填充在空洞或缝隙内，以减少形成的互连结构的缺陷，提高半导体结构的可靠性。
综上所述，本发明提供一种半导体结构的制作方法，通过对半导体结构的制作方法进行改进，本申请意想不到的技术效果是在形成接触孔刻蚀停止层之前，对衬底进行蒸汽退火处理，在侧墙结构上形成富含羟基键的富羟基层，提高侧墙结构上接触孔刻蚀停止层的沉积速率，可以让侧墙结构上接触孔刻蚀停止层的沉积速率和接触孔刻蚀停止层靠近栅极结构顶部的一侧处的速率比较接近，从而降低悬突部的大小；能够在形成介质层时，减少在介质层内形成空洞和缝隙等缺陷，提高半导体结构的良率和可靠性；调整蒸汽退火处理的条件，在得到较小的悬突值的同时，减少资源的浪费，提高生产效率；提高介质层和互连结构的品质，减少形成的互连结构的缺陷，提高半导体结构的可靠性。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种半导体结构的制作方法，其特征在于，至少包括以下步骤：
提供一衬底，所述衬底上设置有凸出的栅极结构；
在所述栅极结构两侧形成侧墙结构，所述侧墙结构最外层为氮化层；
对所述衬底进行蒸汽退火处理，在所述侧墙结构上形成富羟基层；
在所述衬底、所述侧墙结构和所述栅极结构上形成连续的接触孔刻蚀停止层，所述接触孔刻蚀停止层靠近所述栅极结构顶部的一侧形成有悬突部；
在所述接触孔刻蚀停止层上形成介质层；以及
在所述介质层内形成多个互连结构。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述富羟基层的制作方法包括：
在预设温度下，通入含氧气体、含氮气体以及含氢气体；以及
所述含氧气体、所述含氮气体以及所述含氢气体共同作用于所述侧墙结构预设时间，在所述侧墙结构上形成富羟基层。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述预设温度为400℃~500℃。
4.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述预设时间为0.5h~2h。
5.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述含氮气体包括氮气，且所述含氮气体的流量为1SLM~10SLM。
6.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述含氧气体包括氧气，且所述含氧气体的流量为1SLM~15SLM。
7.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述含氢气体包括氢气，且所述含氢气体的流量为1SLM~15SLM。
8.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述悬突部的悬突值为0.08~0.2，所述悬突值通过以下公式得到：
Ov=(a-b)/b；
其中，Ov为悬突值；以所述衬底的法线为边界，所述边界经过在所述衬底上的所述接触孔刻蚀停止层的顶部延伸至所述侧墙结构的交点，b为所述接触孔刻蚀停止层在所述衬底与所述侧墙结构交界处到所述边界的水平宽度；a为所述悬突部至所述边界的最大水平宽度。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述接触孔刻蚀停止层为氮化硅层，且所述接触孔刻蚀停止层通过等离子体增强化学气相沉积法制备。
10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：在形成所述侧墙结构后，在所述栅极结构和所述衬底上形成自对准金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311402092.1A CN117153785B (zh) | 2023-10-27 | 2023-10-27 | 一种半导体结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311402092.1A CN117153785B (zh) | 2023-10-27 | 2023-10-27 | 一种半导体结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117153785A true CN117153785A (zh) | 2023-12-01 |
| CN117153785B CN117153785B (zh) | 2024-03-01 |
Family
ID=88910266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311402092.1A Active CN117153785B (zh) | 2023-10-27 | 2023-10-27 | 一种半导体结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153785B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4890141A (en) * | 1985-05-01 | 1989-12-26 | Texas Instruments Incorporated | CMOS device with both p+ and n+ gates |
| EP0977249A2 (en) * | 1998-07-31 | 2000-02-02 | International Business Machines Corporation | An improved method of forming an arsenic silicon glass film onto a silicon structure |
| US6348380B1 (en) * | 2000-08-25 | 2002-02-19 | Micron Technology, Inc. | Use of dilute steam ambient for improvement of flash devices |
| US20020197839A1 (en) * | 2001-06-22 | 2002-12-26 | International Business Machines Corporation | Anti-spacer structure for self-aligned independent gate implantation |
| CN1404130A (zh) * | 2001-09-06 | 2003-03-19 | 旺宏电子股份有限公司 | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 |
| CN107481932A (zh) * | 2016-06-08 | 2017-12-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| US20190164817A1 (en) * | 2017-11-30 | 2019-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact Plugs for Semiconductor Device and Method of Forming Same |
| DE102018124674A1 (de) * | 2017-11-30 | 2019-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Kontaktstifte für Halbleiter-Bauelement und Verfahren zu deren Herstellung |
| CN110581174A (zh) * | 2018-06-08 | 2019-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111670493A (zh) * | 2017-11-28 | 2020-09-15 | 德克萨斯大学系统董事会 | 受催化剂影响的图案转移技术 |
| CN113178390A (zh) * | 2020-04-09 | 2021-07-27 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| WO2022187133A2 (en) * | 2021-02-26 | 2022-09-09 | The Regents Of The University Of Michigan | Crystallographic- and oxynitride-based surface |
-
2023
- 2023-10-27 CN CN202311402092.1A patent/CN117153785B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4890141A (en) * | 1985-05-01 | 1989-12-26 | Texas Instruments Incorporated | CMOS device with both p+ and n+ gates |
| EP0977249A2 (en) * | 1998-07-31 | 2000-02-02 | International Business Machines Corporation | An improved method of forming an arsenic silicon glass film onto a silicon structure |
| US6348380B1 (en) * | 2000-08-25 | 2002-02-19 | Micron Technology, Inc. | Use of dilute steam ambient for improvement of flash devices |
| US20020197839A1 (en) * | 2001-06-22 | 2002-12-26 | International Business Machines Corporation | Anti-spacer structure for self-aligned independent gate implantation |
| CN1404130A (zh) * | 2001-09-06 | 2003-03-19 | 旺宏电子股份有限公司 | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 |
| CN107481932A (zh) * | 2016-06-08 | 2017-12-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN111670493A (zh) * | 2017-11-28 | 2020-09-15 | 德克萨斯大学系统董事会 | 受催化剂影响的图案转移技术 |
| US20190164817A1 (en) * | 2017-11-30 | 2019-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact Plugs for Semiconductor Device and Method of Forming Same |
| DE102018124674A1 (de) * | 2017-11-30 | 2019-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Kontaktstifte für Halbleiter-Bauelement und Verfahren zu deren Herstellung |
| CN110581174A (zh) * | 2018-06-08 | 2019-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113178390A (zh) * | 2020-04-09 | 2021-07-27 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| WO2022187133A2 (en) * | 2021-02-26 | 2022-09-09 | The Regents Of The University Of Michigan | Crystallographic- and oxynitride-based surface |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117153785B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11264327B2 (en) | Backside power rail structure and methods of forming same | |
| US8569803B2 (en) | BEOL compatible FET structrure | |
| US20170125535A1 (en) | Hybrid source and drain contact formation using metal liner and metal insulator semiconductor contacts | |
| US6566718B2 (en) | Field effect transistor with an improved gate contact and method of fabricating the same | |
| US11342326B2 (en) | Self-aligned etch in semiconductor devices | |
| JPH0774128A (ja) | 自己整合シリサイド工程 | |
| US8836088B2 (en) | Semiconductor structure having etch stop layer | |
| US20230317525A1 (en) | Gate Structure of a Semiconductor Device and Method of Forming Same | |
| US11984350B2 (en) | Integrated circuit structure with backside interconnection structure having air gap | |
| US12009394B2 (en) | Source/drain contacts and methods of forming same | |
| US20240186179A1 (en) | Methods of Forming Spacers for Semiconductor Devices Including Backside Power Rails | |
| US20220367241A1 (en) | Spacers for Semiconductor Devices Including Backside Power Rails | |
| US20230386918A1 (en) | Method of forming contact metal | |
| US20200013880A1 (en) | Integrated circuit device with faraday shield | |
| CN117153785B (zh) | 一种半导体结构的制作方法 | |
| JPH056866A (ja) | 半導体装置の製造方法 | |
| TWI782473B (zh) | 半導體元件及其製造方法 | |
| CN117133717B (zh) | 一种半导体结构的制作方法 | |
| TW202145364A (zh) | 半導體晶片 | |
| CN117199072B (zh) | 一种半导体结构及其制作方法 | |
| KR101386749B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US20240128318A1 (en) | Semiconductor structure with fully wrapped-around backside contact | |
| US20240178058A1 (en) | Contact structure of semiconductor device and manufacturing method therefor | |
| US20240204005A1 (en) | Transistors with dielectric stack isolating backside power rail | |
| US20230033570A1 (en) | Structure and formation method of semiconductor device with contact structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |