CN112652578A - 半导体结构的形成方法、晶体管 - Google Patents

半导体结构的形成方法、晶体管 Download PDF

Info

Publication number
CN112652578A
CN112652578A CN201910961943.3A CN201910961943A CN112652578A CN 112652578 A CN112652578 A CN 112652578A CN 201910961943 A CN201910961943 A CN 201910961943A CN 112652578 A CN112652578 A CN 112652578A
Authority
CN
China
Prior art keywords
layer
forming
side wall
sidewall
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910961943.3A
Other languages
English (en)
Other versions
CN112652578B (zh
Inventor
张静
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910961943.3A priority Critical patent/CN112652578B/zh
Publication of CN112652578A publication Critical patent/CN112652578A/zh
Application granted granted Critical
Publication of CN112652578B publication Critical patent/CN112652578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构的形成方法、晶体管，形成方法包括：提供基底，包括第一器件区和第二器件区，基底上形成横跨第一器件区和第二器件区的栅极结构；在第一器件区的栅极结构侧壁形成第一侧墙，在形成第一侧墙的过程中形成覆盖第二器件区的第一侧墙材料层，形成所述第一源漏掺杂层的步骤包括形成第一种子层；第一器件区的栅极结构和第一侧墙两侧的基底中形成第一源漏掺杂层；之后，去除至少部分厚度的第一侧墙材料层和至少部分厚度的第一侧墙；之后，在第二器件区的栅极结构和第二侧墙两侧的基底中形成第二源漏掺杂层，形成第二源漏掺杂层的步骤包括形成第二种子层。所述方法提高了半导体结构的性能。

Description

半导体结构的形成方法、晶体管
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法、晶体管。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，金属栅极结构中的功函数层能够调整半导体结构的阈值电压。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法、晶体管，提升半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一器件区和第二器件区，所述基底上形成有栅极结构，所述栅极结构横跨所述第一器件区和第二器件区，第一器件区和第二器件区的所述栅极结构的顶部表面具有栅掩模层；在所述第一器件区的栅极结构侧壁形成第一侧墙，在形成第一侧墙的过程中形成覆盖所述第二器件区的第一侧墙材料层；在第一器件区的所述栅极结构和第一侧墙两侧的所述基底中分别形成第一源漏掺杂层，形成所述第一源漏掺杂层的步骤包括形成第一种子层；形成所述第一源漏掺杂层后，刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙；刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙后，在第二器件区的所述栅极结构的侧壁形成第二侧墙，在形成第二侧墙的过程中形成覆盖所述第一器件区的第二侧墙材料层；在第二器件区的所述栅极结构和第二侧墙两侧的所述基底中分别形成第二源漏掺杂层，形成第二源漏掺杂层的步骤包括形成第二种子层。
相应的，本发明实施例还提供一种晶体管，包括采用上述方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例的技术方案所提供的形成方法中，形成第一源漏掺杂层的步骤包括形成第一种子层的步骤，所述第一种子层通常还会形成在第一侧墙和第一侧墙材料层的表面。在位于第一器件区的栅极结构两侧的基底中形成第一源漏掺杂层之后，刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙，使得第一器件区和第二器件区交界处附近栅极结构侧部的第一种子层能够被去除。在形成第二侧墙和第二侧墙材料层后，形成第二种子层之前，即使位于第一器件区和第二器件区交界处的所述第二侧墙材料层和第二侧墙之间形成有缝隙，那么在该缝隙处也不会残留第一种子层。由于该缝隙处不会残留第一种子层，因此即使第二种子层形成在该缝隙处，也会降低在该缝隙处第二种子层形成的质量和厚度，因此，在所述第一器件区和第二器件区的交界处，能够避免在所述栅极结构侧壁顶部形成第二源漏掺杂层的主体材料，从而提升半导体结构的性能。
附图说明
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
图7至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前所形成的半导体结构仍有性能不佳的问题。现结合一种半导体结构的形成方法分析半导体结构性能不佳的原因。
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，图1包括图1a和图1b，图1b为图1a在cc方向的剖面图，提供基底，所述基底包括第一器件区I和第二器件区II，所述第一器件区I和第二器件区II用于形成不同导电类型的器件，所述基底上形成有栅极结构1，所述栅极结构1横跨所述第一器件区I和第二器件区II；在所述栅极结构1的侧壁以及所述第二器件区II中所述栅极结构1的顶部形成第一侧墙材料层2。
如图2所示，图2为基于图1中dd剖面的形成示意图，在所述第一器件区I中，在所述栅极结构1两侧的所述基底中形成第一凹槽(图中未示出)；在所述第一凹槽中形成第一种子层3；形成所述第一种子层3后，在所述第一凹槽中形成第一源漏掺杂层(图中未示出)。
需要说明的是，通常采用干法刻蚀工艺刻蚀所述栅极结构1两侧的所述基底，形成所述第一凹槽。形成所述第一凹槽的过程中，所述第一器件区I中的所述第一侧墙材料层2受到损伤，且在所述第一凹槽中形成第一种子层3的过程中，所述第一种子层3还形成在剩余的所述第一侧墙材料层2上。
如图3所示，图3为基于图2的形成示意图，形成所述第一源漏掺杂层后，在剩余的所述第一侧墙材料层2上保形覆盖第二侧墙材料层4。
需要说明的是，第二侧墙材料层4的材料通常包括氮化硅。
还需要说明的是，所述栅极结构1侧壁上，与第一器件区I的第二侧墙材料层4的表面相比，所述第二器件区II的第二侧墙材料层4的表面更远离栅极结构1。
如图4所示，图4为基于图3的形成示意图，在所述第二器件区II中，刻蚀所述栅极结构1两侧的所述基底，在所述基底中形成第二凹槽(图中未示出)。
如图5所示，图5为基于图4的形成示意图，形成所述第二凹槽后，在所述第二凹槽中形成第二种子层5。
如图6所示，图6为基于图5的形成示意图，形成所述第二种子层5后，在所述第二凹槽中形成第二源漏掺杂层(图中未示出)。
通常形成露出所述第二器件区II中基底的光刻胶层(图中未示出)，以所述光刻胶层为掩膜刻蚀所述第二器件区II中的所述基底，形成所述第二凹槽，然而，由于光刻胶层在第一器件区I和第二器件区II交界处对位偏差的原因，光刻胶层易暴露第二器件区II的所述第二侧墙材料层4，以及第一器件区I中靠近第二器件区II的部分第二侧墙材料层4。在形成第二凹槽的过程中，也会在垂直于基底表面的方向上，刻蚀损耗部分厚度的第二侧墙材料层4，而且，在形成所述第二凹槽后，形成第二种子层5前，通常对半导体结构进行清洗，清洗溶液通常包括氢氟酸溶液和硫酸溶液，硫酸溶液对氮化硅具有较大的刻蚀速率，导致在所述交界处附近易形成缝隙D(如图4所示)，且该缝隙D会暴露出邻近第二器件区II的第一侧墙材料层2表面的第一种子层3。
第二种子层5通常还会形成在该缝隙D处，由于该缝隙D中暴露出第一种子层3，而第二种子层5在第一种子层3的基础上生长，且第一种子层3和第二种子层5在沿着沟道长度方向上的总厚度较厚，因此使得第二种子层5生长的质量较好，在形成第二源漏掺杂层的过程中，容易在该缝隙D处的第二种子层5表面形成所述多余第二源漏掺杂层6，导致半导体结构的电学性能不佳。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，本发明实施例的技术方案所提供的形成方法中，在位于第一器件区的栅极结构两侧的基底中形成第一源漏掺杂层，形成第一源漏掺杂层的步骤包括形成第一种子层的步骤。形成第一源漏掺杂层之后，刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙，使得第一器件区和第二器件区交界处附近栅极结构侧部的第一种子层能够被去除。在形成第二侧墙和第二侧墙材料层后，形成第二种子层之前，即使位于第一器件区和第二器件区交界处的所述第二侧墙材料层和第二侧墙之间形成有缝隙，那么在该缝隙处也不会残留第一种子层。由于该缝隙处不会残留第一种子层，因此即使第二种子层形成在该缝隙处，也会降低在该缝隙处第二种子层形成的质量和厚度，因此，在所述第一器件区和第二器件区的交界处，能够避免在所述栅极结构侧壁顶部形成第二源漏掺杂层的主体材料，从而提升半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图7，图7包括图7a、图7b和图7c，图7a是半导体结构的立体示意图，图7b是图7a中沿切割线H-H方向的剖面图，图7b的剖面图垂直于栅极结构102延伸方向且对应第一器件区I，图7c是图7a中沿切割线G-G方向的剖面图，图7c的剖面图垂直于栅极结构102延伸方向且对应第二器件区II，提供基底，基底包括第一器件区I和第二器件区II，第一器件区I和第二器件区II用于形成不同导电类型的器件，基底上形成有栅极结构102，栅极结构102横跨第一器件区I和第二器件区II，第一器件区I和第二器件区II的栅极结构102的顶部表面具有栅掩模层105。
本实施例中，第一器件区I为PMOS(Positive Channel Metal OxideSemiconductor)器件区，第二器件区II为NMOS(Negative channel Metal OxideSemiconductor)器件区。其他实施例中，第一器件区I还可为NMOS器件区，第二器件区II还可为PMOS器件区。
本实施例以形成的半导体结构为鳍式场效应晶体管(FinFET)为例。相应的，基底包括衬底100和位于衬底100上的鳍部101；栅极结构102横跨鳍部101且覆盖鳍部101的部分顶壁和部分侧壁。其他实施例中，半导体结构还可以为平面晶体管(MOSFET)。
本实施例中，衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
栅极结构102为伪栅结构，为后续形成金属栅极结构占据空间位置。
本实施例中，栅极结构102为叠层结构。具体的，栅极结构102包括栅氧化层(图中未示出)和位于栅氧化层上的栅极层(图中未示出)。
本实施例中，栅氧化层的材料为氧化硅，栅极层的材料为多晶硅。
本实施例中，栅掩模层105作为形成栅极结构102的刻蚀掩膜，在半导体结构的形成过程中还能够保护栅极结构102顶部不易受损伤。
需要说明的是，栅掩模层105包括第一栅掩模层和位于第一栅掩模层上的第二栅掩模层，第一栅掩模层的材料包括氮化硅，第二栅掩模层的材料包括氧化硅。
本实施例中，栅极结构102的延伸方向横跨第一器件区I和第二器件区II。
半导体结构的形成方法还包括：提供基底后，在栅极结构102的侧壁形成保护侧墙层104。
保护侧墙层104用于定义后续第一源漏掺杂层和第二源漏掺杂层的形成区域，还用于在半导体结构的形成过程中对栅极结构102的侧壁起到保护作用。
本实施例中，保护侧墙层104的材料为低k介质材料(低k介质材料是指相对介电常数大于或等于2.6且小于等于3.9的介质材料)。保护侧墙层104用于降低栅极结构102与第一源漏掺杂层和第二源漏掺杂层的电容耦合效应，从而提高半导体结构的电学性能。
本实施例中，保护侧墙层104的材料包括：掺杂碳的SiN或掺杂氧的SiN。其他实施例中，所述保护侧墙层104的材料包括：SiON、SiBCN或SiCN。
在一个实施例中，保护侧墙层104的材料和后续的第一侧墙材料层和第二侧墙材料层的材料均不同。
保护侧墙层104的形成过程包括：形成保形覆盖基底和栅极结构102的保护侧墙材料层(图中未示出)；去除栅极结构102顶部以及基底上的保护侧墙材料层，位于栅极结构102侧壁的剩余的保护侧墙材料层作为保护侧墙层104。
基底还包括：隔离结构103，位于鳍部101侧部的衬底100上，隔离结构103覆盖鳍部101的部分侧壁，隔离结构103的顶部表面低于鳍部101的顶部表面。隔离结构103用于使得各个鳍部101之间实现电隔离。
本实施例中，隔离结构103的材料为介电材料。具体的，隔离结构103的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离结构103的材料包括氧化硅。
隔离结构103在形成栅极结构102之前形成。
参考图8，图8包括图8a和图8b，图8a是在图7b基础上的示意图，图8b是在图7c基础上的示意图，在所述第一器件区I的栅极结构102侧壁形成第一侧墙114，在形成第一侧墙114的过程中形成覆盖第二器件区II的第一侧墙材料层106。
第一侧墙114与保护侧墙层104一同定义后续形成的第一源漏掺杂层的形成区域，且后续在栅极结构102两侧的鳍部101中形成第一源漏掺杂层的过程中，第一侧墙114能够使得第一器件区I中的保护侧墙层104不易受损伤。
本实施例中，所述第一侧墙114和第一侧墙材料层106的材料相同。
本实施例中，第一侧墙材料层106的材料包括氮化硅。氮化硅具有较高的硬度和致密度，使得第一侧墙材料层106在后续过程中不易被误刻蚀，从而能够较好的保护保护侧墙层104，以及定义第一源漏掺杂层的形成区域。其他实施例中，第一侧墙材料层的材料还可以包括氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种，相应的，在其他实施例中，所述第一侧墙材料层和保护侧墙层具有刻蚀选择比。
形成第一侧墙114的步骤包括：在第一器件区I和第二器件区II上形成第一侧墙材料层106；在基底上形成第一遮挡层(图中未示出)，第一遮挡层覆盖位于第二器件区II的第一侧墙材料层106，且露出第一器件区I的第一侧墙材料层106；以第一遮挡层为掩膜刻蚀第一器件区I的第一侧墙材料层106，第一器件区中，剩余的位于所述栅极结构102的侧壁的第一侧墙材料层106作为第一侧墙114。
相应的，形成所述第一侧墙114后，所述第一遮挡层覆盖第二器件区II的第一侧墙材料层106，且露出第一器件区I的栅极结构102和第一侧墙114两侧的所述基底。
本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)形成第一侧墙材料层。原子层沉积工艺包括进行多次的原子层沉积循环，以形成所需厚度的第一侧墙材料层。通过选用原子层沉积工艺，有利于提高第一侧墙材料层的厚度均一性，使第一侧墙材料层的厚度能够得到精确控制；此外，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高了第一侧墙材料层的保形覆盖能力。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)或低压炉管工艺形成第一侧墙材料层。
需要说明的是，第一侧墙材料层106不宜过厚也不宜过薄。所述第一侧墙114的厚度与第一侧墙材料层106的厚度呈正相关，后续以第一侧墙114为掩膜刻蚀栅极结构102两侧的鳍部101，形成第一凹槽，形成第一凹槽后，在第一凹槽中形成第一源漏掺杂层。若第一侧墙材料层106过厚，相应的第一侧墙114过厚，易导致第一凹槽距离栅极结构102过远，相应的，形成在第一凹槽中的第一源漏掺杂层与栅极结构102的距离过远，在半导体结构工作时，第一源漏掺杂层不易对沟道提供足够的应力，从而导致沟道中的载流子的迁移速率较低。若第一侧墙材料层106过薄，相应的所述第一侧墙114过薄，形成第一凹槽的过程中，第一侧墙114易过早的被消耗，导致保护侧墙层104易被误刻蚀，保护侧墙层104不易起到降低栅极结构102和第一源漏掺杂层之间电容耦合效应的作用。本实施例中，在栅极结构102的侧壁上形成第一侧墙材料层106的步骤中，第一侧墙材料层106的厚度为2纳米至8纳米。
本实施例中，第一遮挡层露出第一器件区I的栅极结构102两侧的鳍部101。
本实施例中，第一遮挡层的材料为易于去除的材料，后续去除第一遮挡层的过程中，不易对基底和栅极结构102造成损伤。本实施例中，第一遮挡层的材料为有机材料，例如：BARC(bottom anti-reflective coating，底部抗反射涂层)材料、ODL(organicdielectric layer，有机介电层)材料、光刻胶、DARC(dielectric anti-reflectivecoating，介电抗反射涂层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料或APF(Advanced Patterning Film，先进图膜)材料。
本实施例中，采用旋涂工艺形成第一遮挡层。
本实施例中，以第一遮挡层为掩膜采用干法刻蚀工艺，刻蚀第一器件区I中的第一侧墙材料层106，在第一器件区的栅极结构102的侧壁上形成第一侧墙114。
参考图9和图10，在第一器件区I的栅极结构102和第一侧墙114两侧的基底中分别形成第一源漏掺杂层107(如图10所示)，形成第一源漏掺杂层107的步骤包括形成第一种子层1071。
在半导体结构工作时，第一源漏掺杂层107用于为第一器件区I中的沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，第一器件区I用于形成PMOS。在半导体结构工作时，第一源漏掺杂层107为栅极结构下方的沟道施加压缩应力(compression stress)，压缩沟道可以改进空穴的迁移率。
如图9所示，图9包括图9a和图9b，图9a在是图8a基础上的示意图，图9b在是图8b基础上的示意图，在第一器件区I中，在栅极结构102和第一侧墙114两侧的基底中形成第一凹槽109(如图9a所示)。
第一凹槽109为后续形成第一应力层提供空间。
形成第一凹槽109的步骤包括：以第一遮挡层、栅掩模层105和第一侧墙材料层106为掩膜，刻蚀第一器件区的栅极结构102和第一侧墙114两侧的基底，形成第一凹槽109。
具体的，第一凹槽109形成在栅极结构102两侧的鳍部101中。
本实施例中，采用各向异性干法刻蚀工艺刻蚀基底，在第一器件区的栅极结构102和第一侧墙114两侧的基底中形成第一凹槽109。干法刻蚀工艺具有各向异性刻蚀特点，具有较好的刻蚀剖面控制性，有利于使第一凹槽109的形貌满足工艺需求。另外，采用干法刻蚀工艺，有利于精确控制第一凹槽109的深度。具体的，刻蚀第二器件区II的鳍部101，形成第一凹槽109。
半导体结构的形成方法还包括：在形成第一凹槽109后，去除第一遮挡层。
第一遮挡层为有机材料，本实施例在形成第一凹槽109后，去除第一遮挡层，避免第一遮挡层污染机台。本实施例中，采用灰化工艺去除第一遮挡层。
需要说明的是，在形成第一凹槽109的过程中，栅极结构102侧壁的第一侧墙114易被刻蚀部分厚度。
继续参考图9，在第一凹槽109的底部和侧壁形成第一种子层1071。
去除第一遮挡层后，在第一凹槽109的底部和侧壁形成第一种子层1071。
第一种子层1071用于提高第一凹槽109的表面平整度和平滑度，从而提供良好的界面态，为后续在第一凹槽109中形成第一应力层提供工艺基础。
本实施例中，第一种子层1071的材料为Si。
本实施例中，采用选择性外延生长工艺(selective epitaxy growth，SEG)形成第一种子层1071。选择性外延生长工艺形成的第一种子层1071的纯净度高，生长缺陷少，形成质量高，从而有利于后续生长第一外延层。在其他实施例中，还可以采用原子层沉积工艺、化学气相沉积工艺或低压炉管工艺形成第一种子层。
需要说明的是，第一种子层的材料还形成在第一侧墙表面和第二器件区II中的第一侧墙材料层106表面，但是第一侧墙表面和第二器件区II中的第一侧墙材料层106表面的第一种子层材料的质量较差，后续第一外延层不会形成在质量较差的第一种子层材料上。
因为栅掩模层105的顶部的材料为氧化硅，采用选择性外延生长工艺形成第一种子层1071的过程中，氧化硅不能提供形成第一种子层1071的生长氛围，因此第一种子层1071不易形成在第一器件区I中栅掩模层105的顶部。
如图10所示，图10a是在图9a基础上的示意图，图10b是在图9b基础上的示意图，形成第一种子层1071后，采用选择性外延生长工艺在第一凹槽109中形成第一外延层，并对第一外延层进行离子掺杂，形成第一应力层1072，所述第一种子层1071和第一应力层1072作为第一源漏掺杂层107。
第一外延层通过选择性外延生长工艺所形成，其薄膜纯净度高，生长缺陷少，形成质量高，从而有利于优化半导体结构的性能。
本实施例中，采用原位自掺杂工艺对第一外延层进行离子掺杂，形成第一应力层1072。通过采用原位自掺杂的方式，有利于提高第一应力层1072中掺杂离子浓度的均一性，从而提高第一应力层1072的质量和性能。其他实施例中，还可以在形成第一外延层后，采用离子注入的方式对第一外延层进行离子掺杂，形成第一应力层。
具体的，第一应力层的材料为掺杂P型离子的锗化硅或硅。本实施例通过在锗化硅中掺杂P型离子，使P型离子取代晶格中硅原子的位置，掺入的P型离子越多，多子的浓度就越高，导电性能也就越强。具体的，P型离子包括B、Ga和In中的一种或多种。
其他实施例中，第一应力层用于作为NMOS的源极和漏极。在半导体结构工作时，第一应力层为栅极结构下方的沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。具体的，第一应力层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的N型离子包括P、As和Sb中的一种或多种。
参考图11，图11包括图11a和图11b，图11a是在图10a基础上的示意图，图11b是在图10b基础上的示意图，形成第一源漏掺杂层107后，刻蚀去除至少部分厚度的第一侧墙材料层106和至少部分厚度的第一侧墙114。
本发明实施例中，通过刻蚀去除至少部分厚度的第一侧墙材料层106和至少部分厚度的第一侧墙114，使得第一器件区I和第二器件区II交界处附近栅极结构102侧部的第一种子层1071能够被去除。后续形成第二侧墙和第二侧墙材料层后，形成第二种子层之前，即使位于第一器件区I和第二器件区II交界处的第二侧墙材料层和第二侧墙之间形成有缝隙，那么在该缝隙处也不会残留第一种子层1071。由于该缝隙处不会残留第一种子层1071，因此即使第二种子层形成在该缝隙处，也会降低在该缝隙处第二种子层形成的质量和厚度，因此，在第一器件区I和第二器件区II的交界处，能够避免在栅极结构侧壁顶部形成第二源漏掺杂层的主体材料，从而提升半导体结构的性能。
本实施例中，采用各向同性刻蚀工艺刻蚀去除至少部分厚度的第一侧墙材料层106和至少部分厚度的第一侧墙114。各向同性刻蚀工艺刻蚀去除至少部分厚度的第一侧墙材料层106和至少部分厚度的第一侧墙114的过程中，不需要光罩，能够降低工艺成本。
具体的，各向同性刻蚀工艺包括湿法刻蚀工艺刻蚀。湿法刻蚀工艺对第一侧墙材料层和第一侧墙的刻蚀具有各向同性的刻蚀特点，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
本实施例中，第一侧墙114和第一侧墙材料层106的材料为氮化硅，相应的，去除湿法刻蚀溶液包括磷酸溶液。
本实施例中，刻蚀至少部分厚度的第一侧墙材料层106和至少部分厚度的第一侧墙114，能够更好的起到去除第一种子层1071的效果。
本实施例中，第一种子层1071的材料为硅，相应的湿法刻蚀工艺的过程中，湿法刻蚀溶液还包括四甲基氢氧化铵(TMAH)。也就是说，刻蚀溶液为磷酸和四甲基氢氧化钠的混合溶液。
本实施例中，刻蚀去除至少部分厚度的第一侧墙材料层106和至少部分厚度的第一侧墙114的步骤中，完全去除第一侧墙材料层106和第一侧墙114。完全去除第一侧墙材料层106和第一侧墙114，使得后续形成第二侧墙材料层和第二侧墙后，第一器件区I和第二器件区II交界处的第二侧墙材料层和第二侧墙不会围成缝隙，能够更加彻底的去除第一种子层1071。
其他实施例中，刻蚀去除至少部分厚度的第一侧墙材料层和至少部分厚度的第一侧墙的步骤中，还可以刻蚀去除部分厚度的第一侧墙材料层和部分厚度的第一侧墙，或者，刻蚀部分厚度的所述第一侧墙材料层和全部的第一侧墙。第一种子层形成在第一侧墙材料层和第一侧墙上，因此，即使刻蚀部分厚度的第一侧墙材料层和部分厚度的第一侧墙，也能够起到去除第一种子层的效果。
需要说明的是，当刻蚀部分厚度的第一侧墙材料层和部分厚度的第一侧墙时，对第一侧墙材料层和第一侧墙的刻蚀量不宜过小。若刻蚀量过小，易导致第一侧墙材料层和第一侧墙上的第一种子层去除不完全，相应的，第一器件区I和第二器件区II交界处的第一种子层易过多的残留，后续形成第二源漏掺杂层时，第一器件区I和第二器件区II的交界处的栅极结构侧壁上易形成多余的第二源漏掺杂层的主体材料，导致半导体结构的电学性能不佳。本实施例中，对第一侧墙材料层和第一侧墙的刻蚀量至少为0.3纳米。
其他实施例中，还可以先采用四甲基氢氧化铵去除第一种子层，去除第一种子层后，采用磷酸溶液刻蚀部分后的第一侧墙材料层。
参考图12，图12包括图12a和图12b，图12a为在图11a基础上的示意图，图12b为在图11b基础上的示意图，刻蚀去除至少部分厚度的第一侧墙材料层106至少部分厚度的第一侧墙114后，在第二器件区II的所述栅极结构102的侧壁形成第二侧墙115，在形成第二侧墙115的过程中形成覆盖所述第一器件区I的第二侧墙材料层110。
第二侧墙115与保护侧墙层104一同定义后续形成的第二源漏掺杂层的形成区域，且后续在栅极结构102两侧的鳍部101中形成第二源漏掺杂层的过程中，第二侧墙115能够使得第二器件区II中的保护侧墙层104不易受损伤。
本实施例中，第二侧墙115和第二侧墙材料层110的材料相同。
本实施例中，第二侧墙材料层110的材料包括氮化硅。第二侧墙材料层110能够较好的保护保护侧墙层104，以及定义第二源漏掺杂层的形成区域。其他实施例中，第二侧墙材料层的材料还可以包括氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种，相应的，在其他实施例中，所述第一侧墙材料层和保护侧墙层具有刻蚀选择比。
本实施例中，完全去除第一侧墙材料层106和第一侧墙114，相应的，形成第二侧墙和覆盖所述第一器件区I的第二侧墙材料层110的步骤包括：形成覆盖第一器件区I和第二器件区II的第二侧墙材料层；在基底上形成第二遮挡层，第二遮挡层覆盖位于第一器件区I的第二侧墙材料层，且露出第二器件区II的第二侧墙材料层；以第二遮挡层为掩膜回刻蚀第二器件区II的第二侧墙材料层直至暴露栅掩模层和基底表面，所述第二器件区的所述栅极结构102的侧壁上的剩余的所述第二侧墙材料层作为第二侧墙115，且保留第一器件区I的第二侧墙材料层110。
相应的，形成第二侧墙115后，第二遮挡层覆盖第一器件区I的第二侧墙材料层110，且露出第二器件区II的栅极结构102和第二侧墙115两侧的所述基底。
其他实施例中，刻蚀去除部分厚度的第一侧墙材料层和部分厚度的第一侧墙，或者，刻蚀部分厚度的所述第一侧墙材料层和全部的第一侧墙。相应的，形成第二侧墙和覆盖所述第一器件区的第二侧墙材料层的步骤包括：形成覆盖第一器件区和第二器件区的第二侧墙材料层；在基底上形成第二遮挡层，第二遮挡层覆盖位于第一器件区的第二侧墙材料层，且露出第二器件区的第二侧墙材料层；回刻蚀第二器件区的第二侧墙材料层和第一侧墙材料层直至暴露出栅掩模层和基底表面，所述第二器件区的栅极结构上剩余的第二侧墙材料层和第一侧墙材料层作为第二侧墙，且保留第一器件区的第二侧墙材料层。
本实施例中，采用原子层沉积工艺形成第二侧墙材料层。在其他实施例中，还可以采用化学气相沉积工艺或低压炉管工艺形成第二侧墙材料层。
需要说明的是，第二侧墙材料层110不宜过厚也不宜过薄。所述第二侧墙115的厚度与第二侧墙材料层110的厚度呈正相关，后续以第二侧墙115为掩膜刻蚀栅极结构102两侧的鳍部101，形成第二凹槽，形成第二凹槽后，在第二凹槽中形成第二源漏掺杂层。若第二侧墙材料层110过厚，相应的第二侧墙115过厚，易导致第二凹槽距离栅极结构102过远，相应的，形成在第二凹槽中的第二源漏掺杂层与栅极结构102的距离过远，在半导体结构工作时，第二源漏掺杂层不易对沟道提供足够的应力，从而导致沟道中的载流子的迁移速率较低。若第二侧墙材料层110过薄，相应的所述第二侧墙115过薄，在形成第二凹槽的过程中，第二侧墙115易过早的被消耗，导致保护侧墙层104易被误刻蚀，保护侧墙层104不易降低栅极结构102和第二源漏掺杂层之间电容耦合效应的作用。本实施例中，在栅极结构102的侧壁上形成第二侧墙材料层110的步骤中，第二侧墙材料层110的厚度为2纳米至8纳米。
本实施例中，形成第二侧墙115后，第二遮挡层露出第二器件区II的栅极结构102和第二侧墙两侧的所述基底，具体的，露出第二器件区II的栅极结构102和第二侧墙两侧的鳍部101。
本实施例中，第二遮挡层的材料为易于去除的材料，后续去除第二遮挡层的过程中，不易对基底和栅极结构102造成损伤。
本实施例中，第二遮挡层的材料为有机材料，例如：BARC材料、ODL材料、光刻胶、DARC材料、DUO材料或APF材料。
本实施例中，采用旋涂工艺形成第二遮挡层。
参考图13和图14，形成第二侧墙材料层后，在第二器件区II的栅极结构102和第二侧墙115两侧的基底中分别形成第二源漏掺杂层111(如图14所示)，形成第二源漏掺杂层111的步骤包括形成第二种子层1111。
在半导体结构工作时，第二源漏掺杂层111用于为第二器件区II中的沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，第二器件区II用于形成NMOS。在半导体结构工作时，第二源漏掺杂层111为栅极结构下方的沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。
如图13所示，图13包括图13a和图13b，图13a为在图12a基础上的示意图，图13b为在图12b基础上的示意图，第二器件区II中，在栅极结构102和第二侧墙115两侧的基底中形成第二凹槽112(如图13所示)。
第二凹槽112为后续形成第二应力层提供空间。
形成第二凹槽112的步骤包括：以第二遮挡层、栅掩模层105和第二侧墙材料层110为掩膜，刻蚀第二器件区的栅极结构102和第二侧墙115两侧的基底，形成第二凹槽112。
具体的，第二凹槽112形成在栅极结构102两侧的鳍部101中。
本实施例中，采用各向异性干法刻蚀工艺刻蚀基底，在栅极结构102和第二侧墙115两侧的基底中形成第二凹槽112。干法刻蚀工艺具有各向异性刻蚀特点，具有较好的刻蚀剖面控制性，有利于使第二凹槽112的形貌满足工艺需求，且还有利于提高基底的刻蚀效率。另外，采用干法刻蚀工艺，有利于精确控制第二凹槽112的深度。具体的，刻蚀第二器件区II的鳍部101，形成第二凹槽112。
半导体结构的形成方法还包括：在形成第二凹槽112后，去除第二遮挡层。
第二遮挡层为有机材料，本发明实施例在形成第二凹槽112后，去除第二遮挡层，避免第二遮挡层污染机台。
本实施例中，采用灰化工艺去除第二遮挡层。
需要说明的是，在形成第二凹槽112的过程中，第二侧墙易被刻蚀去除部分厚度。
继续参考图13，在第二凹槽112的底部和侧壁形成第二种子层1111。
去除所述第二遮挡层后，在第二凹槽112的底部和侧壁形成第二种子层1111。
第二种子层1111用于提高第二凹槽112的表面平整度和平滑度，从而提供良好的界面态，为后续在第二凹槽112中形成第二应力层提供工艺基础。
本实施例中，第二种子层1111的材料为硅。
本实施例中，采用选择性外延生长法形成第二种子层1111。选择性外延生长工艺形成的第二种子层1111的纯净度高，生长缺陷少，形成质量高，从而有利于后续生长第二外延层。在其他实施例中，还可以采用原子层沉积工艺、化学气相沉积工艺或低压炉管工艺形成第二种子层。
需要说明的是，第二种子层的材料还形成在第二侧墙表面和第一器件区I中的第二侧墙材料层110表面，第二侧墙表面和第一器件区I中的第二侧墙材料层110表面的第二种子层材料的质量较差，后续第二外延层不会形成在质量较差的第二种子层材料上。
因为栅掩模层105的顶部的材料为氧化硅，采用选择性外延生长工艺形成第二种子层1111的过程中，氧化硅不能提供形成第二种子层1111的生长氛围，因此第二种子层1111未形成在第二器件区II中栅掩模层105的顶部。
如图14所示，图14a是在图13a基础上的示意图，图14b是在图13b基础上的示意图，采用选择性外延生长工艺在第二凹槽112中形成第二外延层，并对第二外延层进行离子掺杂，形成第二应力层1112，所述第二应力层1112和第二种子层1111作为第二源漏掺杂层111。
本实施例中，采用选择性外延生长工艺在第二凹槽112中形成第二外延层，并对第二外延层进行离子掺杂，形成第二应力层1112。
本实施例中，采用原位自掺杂工艺对第二外延层进行离子掺杂，形成第二应力层1112。通过采用原位自掺杂的方式，有利于提高第二应力层1112中掺杂离子浓度的均一性，从而提高第二应力层1112的质量和性能。其他实施例中，还可以在形成第二外延层后，采用离子注入的方式对第二外延层进行离子掺杂，形成第二应力层。
具体的，第二应力层的材料为掺杂N型离子的碳化硅、磷化硅或硅。本实施例通过在碳化硅、磷化硅或硅中掺杂N型离子，使N型离子取代晶格中硅原子的位置，掺入的N型离子越多，多子的浓度就越高，导电性能也就越强。具体的N型离子包括P、As和Sb中的一种或多种。
其他实施例中，第二应力层作为PMOS的源极和漏极。在半导体结构工作时，第二应力层为栅极结构下方的沟道施加压缩应力，压缩沟道可以改进空穴的迁移率。具体的，第二应力层的材料为掺杂P型离子的锗化硅或硅。具体的，P型离子包括B、Ga和In中的一种或多种。
参考图15，图15包括图15a和图15b，图15a为在图14a基础上的示意图，图15b为在图14b基础上的示意图，在形成第二源漏掺杂层111后，去除第二侧墙表面的第二种子层1111以及位于第二侧墙材料层110表面的的第二种子层1111。
去除第二侧墙材料层110和第二种子层1111，有利于减少第二侧墙材料层110和第二种子层1111对后续形成的半导体结构的电容的影响，提高半导体结构的性能。
其他实施例中，所述半导体结构的形成方法还包括：在形成第二源漏掺杂层后，还可以去除第二侧墙材料层表面的第二种子层，且不完全去除第二侧墙和第二侧墙材料层。
相应的，结合参考图15，本发明实施例还提供一种采用前述形成方法所形成的晶体管。
晶体管包括：基底，基底包括第一器件区I和第二器件区II，第一器件区I和第二器件区II用于形成不同导电类型的器件；栅极结构102位于基底上，栅极结构102横跨第一器件区I和第二器件区II；第一源漏掺杂层107，位于第一器件区I中，且位于栅极结构102两侧的基底中；第二源漏掺杂层111，位于第二器件区II中，且位于栅极结构102两侧的基底中。
半导体结构中，第一器件区I和第二器件区II交界处未形成有多余的第二源漏掺杂层111，使得半导体结构的电学性能得到改善。
本实施例中，半导体结构为鳍式场效应晶体管(FinFET)。相应的，基底包括衬底100和位于衬底100上的鳍部101；栅极结构102横跨鳍部101，且覆盖鳍部101的部分顶部和部分侧壁。其他实施例中，半导体结构还可以为平面晶体管(MOSFET)。
栅极结构102为伪栅结构，为后续形成金属栅极结构占据空间位置。
本实施例中，栅极结构102为叠层结构。具体的，栅极结构102包括栅氧化层(图中未示出)和位于栅氧化层上的栅极层(图中未示出)。其他实施例中，栅极结构还可以为单层结构，即栅极结构仅包括栅极层。
本实施例中，栅氧化层的材料为氧化硅。其他实施例中，栅氧化层的材料还可以为氮氧化硅。本实施例中，栅极层的材料为多晶硅。其他实施例中，栅极层的材料还可以为非晶碳。
晶体管还包括：保护侧墙层104，位于栅极结构102的侧壁上。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一器件区和第二器件区，所述基底上形成有栅极结构，所述栅极结构横跨所述第一器件区和第二器件区，第一器件区和第二器件区的所述栅极结构的顶部表面具有栅掩模层；
在所述第一器件区的栅极结构侧壁形成第一侧墙，在形成第一侧墙的过程中形成覆盖所述第二器件区的第一侧墙材料层；
在第一器件区的所述栅极结构和第一侧墙两侧的所述基底中分别形成第一源漏掺杂层，形成所述第一源漏掺杂层的步骤包括形成第一种子层；
形成所述第一源漏掺杂层后，刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙；
刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙后，在第二器件区的所述栅极结构的侧壁形成第二侧墙，在形成第二侧墙的过程中形成覆盖所述第一器件区的第二侧墙材料层；
形成第二侧墙材料层后，在第二器件区的所述栅极结构和第二侧墙两侧的所述基底中分别形成第二源漏掺杂层，形成第二源漏掺杂层的步骤包括形成第二种子层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向同性刻蚀工艺刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述各向同性刻蚀工艺包括湿法刻蚀工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶液包括：四甲基氢氧化铵和磷酸。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙的步骤中，刻蚀部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙，或者，刻蚀部分厚度的所述第一侧墙材料层和全部的第一侧墙。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成第二侧墙和第二侧墙材料层的步骤包括：形成覆盖第一器件区和第二器件区的第二侧墙材料层；回刻蚀第二器件区的所述第二侧墙材料层和所述第一侧墙材料层直至暴露出栅掩模层和基底表面，所述第二器件区的所述栅极结构的侧壁上剩余的所述第二侧墙材料层和第一侧墙材料层，作为所述第二侧墙，且保留第一器件区的第二侧墙材料层。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙的步骤中，对所述第一侧墙材料层和第一侧墙的刻蚀量至少为0.3纳米。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀去除至少部分厚度的所述第一侧墙材料层和至少部分厚度的第一侧墙的步骤中，完全去除所述第一侧墙材料层和第一侧墙。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成第二侧墙和第二侧墙材料层的步骤包括：形成覆盖第一器件区和第二器件区的第二侧墙材料层；回刻蚀第二器件区的所述第二侧墙材料层直至暴露出栅掩模层和基底表面，所述第二器件区的所述栅极结构的侧壁上的剩余的所述第二侧墙材料层，作为第二侧墙，且保留第一器件区的所述第二侧墙材料层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙材料层的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一源漏掺杂层的步骤包括：所述第一器件区中，在所述栅极结构和第一侧墙两侧的所述基底中形成第一凹槽；
在所述第一凹槽的底部和侧壁形成所述第一种子层；
形成所述第一种子层后，采用外延生长工艺在所述第一凹槽中形成第一外延层，并对第一外延层进行离子掺杂，形成第一应力层，所述第一种子层和第一应力层作为第一源漏掺杂层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一源漏掺杂层前，在所述基底上形成第一遮挡层，所述第一遮挡层覆盖所述第二器件区的所述第一侧墙材料层，且露出所述第一器件区的所述栅极结构和第一侧墙两侧的所述基底；
形成所述第一凹槽的步骤包括：以所述第一遮挡层、栅掩模层、和第一侧墙为掩膜，刻蚀第一器件区的所述栅极结构和第一侧墙两侧的所述基底，形成所述第一凹槽；
所述半导体结构的形成方法还包括：形成所述第一凹槽后，且在所述第一凹槽中形成第一外延层之前，去除所述第一遮挡层。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，采用各向异性干法刻蚀工艺刻蚀所述基底，在所述第一器件区的所述栅极结构和第一侧墙两侧的所述基底中形成第一凹槽。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二源漏掺杂层的步骤包括：
所述第二器件区中，在所述栅极结构和第二侧墙两侧的所述基底中形成第二凹槽；
在所述第二凹槽的底部和侧壁形成第二种子层；
形成所述第二种子层后，采用外延生长工艺在所述第二凹槽中形成第二外延层，并对第二外延层进行离子掺杂，形成第二应力层，所述第二应力层和第二种子层作为第二源漏掺杂层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，还包括：形成所述第二源漏掺杂层前，在所述基底上形成第二遮挡层，所述第二遮挡层覆盖所述第一器件区的所述第二侧墙材料层，且露出所述第二器件区的所述栅极结构和第二侧墙两侧的所述基底；
形成所述第二凹槽的步骤包括：以所述第二遮挡层、栅掩模层和第二侧墙为掩膜，刻蚀第二器件区的所述栅极结构和第二侧墙两侧的所述基底，形成所述第二凹槽；
所述半导体结构的形成方法还包括：形成所述第二凹槽后，且在所述第二凹槽中形成第二外延层之前，去除所述第二遮挡层。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，采用各向异性干法刻蚀工艺刻蚀所述基底，在所述第二器件区的所述栅极结构和第二侧墙两侧的所述基底中形成所述第二凹槽。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，
在形成第一侧墙和覆盖所述第二器件区的第一侧墙材料层的步骤中，所述第一侧墙材料层的厚度为2纳米至8纳米；
在形成第二侧墙和覆盖所述第一器件区的第二侧墙材料层的步骤中，所述第二侧墙材料层的厚度为2纳米至8纳米。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，提供所述基底后，形成所述第一侧墙和第一侧墙材料层前，还包括：在所述第一器件区和第二器件区的所述栅极结构的侧壁形成保护侧墙层。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，提供所述基底的步骤中，所述基底包括衬底以及位于所述衬底上的鳍部；
所述栅极结构横跨所述鳍部，且覆盖所述鳍部的部分顶部和部分侧壁。
20.一种晶体管，其特征在于，包括采用如权利要求1至19任一项所述方法形成的半导体结构。
CN201910961943.3A 2019-10-11 2019-10-11 半导体结构的形成方法、晶体管 Active CN112652578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910961943.3A CN112652578B (zh) 2019-10-11 2019-10-11 半导体结构的形成方法、晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910961943.3A CN112652578B (zh) 2019-10-11 2019-10-11 半导体结构的形成方法、晶体管

Publications (2)

Publication Number Publication Date
CN112652578A true CN112652578A (zh) 2021-04-13
CN112652578B CN112652578B (zh) 2023-11-10

Family

ID=75343742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910961943.3A Active CN112652578B (zh) 2019-10-11 2019-10-11 半导体结构的形成方法、晶体管

Country Status (1)

Country Link
CN (1) CN112652578B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130178024A1 (en) * 2012-01-09 2013-07-11 Globalfoundries Inc. In Situ Doping and Diffusionless Annealing of Embedded Stressor Regions in PMOS and NMOS Devices
CN105023945A (zh) * 2014-04-21 2015-11-04 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN109390235A (zh) * 2017-08-02 2019-02-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110047754A (zh) * 2018-01-16 2019-07-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130178024A1 (en) * 2012-01-09 2013-07-11 Globalfoundries Inc. In Situ Doping and Diffusionless Annealing of Embedded Stressor Regions in PMOS and NMOS Devices
CN105023945A (zh) * 2014-04-21 2015-11-04 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN109390235A (zh) * 2017-08-02 2019-02-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110047754A (zh) * 2018-01-16 2019-07-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN112652578B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
CN107919327B (zh) 半导体结构及其形成方法
CN107958873B (zh) 鳍式场效应管及其形成方法
CN110323267B (zh) 半导体结构及其形成方法
CN108122976B (zh) 半导体结构及其形成方法、以及sram
CN109427664B (zh) 半导体结构及其形成方法
CN103107198A (zh) 用于具有高k和金属栅极结构的mosfet的结构和方法
CN112309861B (zh) 半导体结构及其形成方法、晶体管
CN107731918B (zh) 半导体结构及其制造方法
CN113555285A (zh) 半导体结构的形成方法
CN109962014B (zh) 半导体结构及其形成方法
CN111613581B (zh) 半导体结构及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
US11695062B2 (en) Semiconductor structure and forming method thereof
CN113809011B (zh) 半导体结构及其形成方法
CN112017961B (zh) 半导体结构及其形成方法
CN113314605B (zh) 半导体结构及半导体结构的形成方法
CN111613672B (zh) 半导体结构及其形成方法
CN111554635B (zh) 半导体结构及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
US20200243649A1 (en) Semiconductor structure and method for forming the same
CN109003976B (zh) 半导体结构及其形成方法
CN109087892B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN111725067A (zh) 半导体结构及其形成方法
CN113745162B (zh) 半导体结构及其形成方法
CN113823600B (zh) 半导体结构及其形成方法、掩膜版

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant