CN113823600B - 半导体结构及其形成方法、掩膜版 - Google Patents

半导体结构及其形成方法、掩膜版 Download PDF

Info

Publication number
CN113823600B
CN113823600B CN202010561043.2A CN202010561043A CN113823600B CN 113823600 B CN113823600 B CN 113823600B CN 202010561043 A CN202010561043 A CN 202010561043A CN 113823600 B CN113823600 B CN 113823600B
Authority
CN
China
Prior art keywords
layer
source
forming
device region
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010561043.2A
Other languages
English (en)
Other versions
CN113823600A (zh
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010561043.2A priority Critical patent/CN113823600B/zh
Publication of CN113823600A publication Critical patent/CN113823600A/zh
Application granted granted Critical
Publication of CN113823600B publication Critical patent/CN113823600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构及其形成方法、掩膜版，形成方法包括：提供基底，基底包括第一器件区和两个相邻的第二器件区，基底包括衬底、分立于衬底上的沟道结构，沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同，基底还包括横跨沟道结构的栅极结构，栅极结构覆盖沟道结构的部分顶壁和部分侧壁；在第一器件区的栅极结构两侧的沟道结构中形成第一源漏掺杂层。本发明实施例中，在第一遮挡层露出的第二器件区中形成第二源漏掺杂层，第二遮挡层覆盖第二源漏掺杂层，使得第二遮挡层露出的第二器件区中形成的第二源漏掺杂层不易与第二遮挡层中的第二源漏掺杂层接触，降低了两个第二源漏掺杂层桥接的概率，有利于提高半导体结构的电学性能。

Description

半导体结构及其形成方法、掩膜版
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法、掩膜版。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，金属栅极结构中的功函数层能够调整半导体结构的阈值电压。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法、掩膜版，提升半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一器件区和两个相邻的第二器件区，所述基底包括衬底、分立于所述衬底上的沟道结构，所述沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同，所述基底还包括横跨所述沟道结构的栅极结构，所述栅极结构覆盖所述沟道结构的部分顶壁和部分侧壁；在第一器件区的栅极结构两侧的所述沟道结构中形成第一源漏掺杂层；形成覆盖所述第一源漏掺杂层和一个所述第二器件区，且露出另一个第二器件区中所述沟道结构的第一保护层；在所述第一保护层露出的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层，所述第二源漏掺杂层和第一源漏掺杂层的导电类型不同；形成覆盖所述第二源漏掺杂层，且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二保护层；在所述第二保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层。
相应的，本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括第一器件区和两个相邻的第二器件区，所述第一器件区用于形成第一型晶体管，所述第二器件区用于形成第二型晶体管；沟道结构，分立于所述衬底上，所述沟道结构的延伸方向与所述第一器件区和第二器件区的交界处延伸方向相同；栅极结构，横跨沟道结构，且覆盖所述沟道结构的部分顶壁和部分侧壁；第一源漏掺杂层，位于所述第一器件区的所述栅极结构两侧的所述沟道结构中；第二源漏掺杂层，位于所述第二器件区的所述栅极结构两侧的所述沟道结构中；保护层，覆盖所述第一器件区以及一个所述第二器件区的所述第二源漏掺杂层，露出另一个所述第二器件区的所述第二源漏掺杂层。
相应的，本发明实施例还提供一种掩膜版，包括：基底，所述基底包括第一器件区和两个相邻的第二器件区，所述基底包括衬底、分立于所述衬底上的沟道结构，所述沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同，所述基底还包括横跨所述沟道结构的栅极结构，所述栅极结构覆盖所述沟道结构的部分顶壁和部分侧壁；所述掩膜版，包括：掩膜图形，用于形成保护层，所述保护层覆盖所述第一器件区和一个第二器件区，且露出另一个所述第二器件区。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构的形成方法中，形成覆盖所述第一源漏掺杂层和一个所述第二器件区，且露出另一个所述第二器件区中沟道结构的第一保护层，所述第二源漏掺杂层通常采用选择性外延生长工艺形成，所述第一保护层不具有良好的界面态，从而不具有选择性外延生长的基础，在所述第一保护层露出的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层的过程中，不易在第一保护层覆盖的区域中形成多余的掺杂层，降低了所述第二源漏掺杂层与多余的掺杂层桥接的概率；形成覆盖所述第一源漏掺杂层和第二源漏掺杂层，且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二保护层，所述第二保护层不具有良好的界面态，从而不具有选择性外延生长的基础，在所述第二保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层的过程中，不易在第二保护层覆盖的区域中形成多余的掺杂层，降低了所述第二源漏掺杂层与多余的掺杂层桥接的概率。且本发明实施例中，在形成第一保护层后形成一个第二源漏掺杂层，形成第二保护层后形成另一个第二源漏掺杂层，两个第二源漏掺杂层在不同步骤中形成，降低了两个第二源漏掺杂层相桥接的概率，有利于提高半导体结构的电学性能。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图18是本发明半导体结构的结构示意图。
具体实施方式
目前所形成的半导体结构仍有性能不佳的问题。现结合一种半导体结构的形成方法分析半导体结构性能不佳的原因。
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1和图2所示，图2为图1在AA方向的剖面图，所述半导体结构用于形成SARM器件，SRAM包括上拉晶体管(PU)、下拉晶体管(PD)和传输门晶体管(PG)，所述上拉晶体管为PMOS晶体管，下拉晶体管和传输门晶体管为NMOS晶体管；所述基底包括两个第一器件区I和位于两个所述第一器件区I之间相邻的第二器件区II，所述基底包括衬底1、分立于所述衬底1上的沟道结构2，所述沟道结构2的延伸方向与第一器件区I和第二器件区II的交界处延伸方向相同，所述基底还包括横跨所述沟道结构2的栅极结构3，所述栅极结构3覆盖所述沟道结构2的部分顶壁和部分侧壁。
如图3和图4所示，形成覆盖所述第二器件区II且露出所述第一器件区I的第一遮挡层5；在所述第一器件区I的栅极结构3两侧的所述沟道结构2中形成第一源漏掺杂层4，形成所述第一源漏掺杂层4后，去除所述第一遮挡层5。
如图5所示，去除所述第一遮挡层5后，形成覆盖所述第一器件区I且露出所述第二器件区II的第二遮挡层6；以所述第二遮挡层6为掩膜刻蚀所述栅极结构3两侧的所述沟道结构2，形成凹槽(图中未示出)；采用选择性外延层生长工艺在所述凹槽中形成外延层，形成所述外延层的步骤中，对所述外延层进行原位自掺杂，形成所述第二源漏掺杂层7。
两个所述第二器件区II相邻，形成所述第二遮挡层6的步骤中，所述第二遮挡层6同时露出两个所述第二器件区II，在所述第二器件区II中形成第二源漏掺杂层7的步骤中，两个第二器件区II中的所述第二源漏掺杂层7同时形成，两个第二器件区II中的所述第二源漏掺杂层7易接触，从而所述两个器件区II中的第二源漏掺杂层7易桥接，导致半导体结构的电学性能不佳。
为了解决所述技术问题，提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一器件区和两个相邻的第二器件区，所述基底包括衬底、分立于所述衬底上的沟道结构，所述沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同，所述基底还包括横跨所述沟道结构的栅极结构，所述栅极结构覆盖所述沟道结构的部分顶壁和部分侧壁；在第一器件区的栅极结构两侧的所述沟道结构中形成第一源漏掺杂层；形成覆盖所述第一源漏掺杂层和一个所述第二器件区，且露出另一个第二器件区中所述沟道结构的第一保护层；在所述第一保护层露出的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层，所述第二源漏掺杂层和第一源漏掺杂层的导电类型不同；形成覆盖所述第二源漏掺杂层，且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二保护层；在所述第二保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层。
本发明实施例所提供的半导体结构的形成方法中，形成覆盖所述第一源漏掺杂层和一个所述第二器件区，且露出另一个所述第二器件区中沟道结构的第一保护层，所述第二源漏掺杂层通常采用选择性外延生长工艺形成，所述第一保护层不具有良好的界面态，从而不具有选择性外延生长的基础，在所述第一保护层露出的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层的过程中，不易在第一保护层覆盖的区域中形成多余的掺杂层，降低了所述第二源漏掺杂层与多余的掺杂层桥接的概率；形成覆盖所述第一源漏掺杂层和第二源漏掺杂层，且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二保护层，所述第二保护层不具有良好的界面态，从而不具有选择性外延生长的基础，在所述第二保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层的过程中，不易在第二保护层覆盖的区域中形成多余的掺杂层，降低了所述第二源漏掺杂层与多余的掺杂层桥接的概率。且本发明实施例中，在形成第一保护层后形成一个第二源漏掺杂层，形成第二保护层后形成另一个第二源漏掺杂层，两个第二源漏掺杂层在不同步骤中形成，降低了两个第二源漏掺杂层相桥接的概率，有利于提高半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6和图7，图7为图6在BB方向的剖面图，提供基底，所述基底包括第一器件区I和两个相邻的第二器件区II，所述基底包括衬底100、分立于所述衬底100上的沟道结构101，所述沟道结构101的延伸方向与第一器件区I和第二器件区II的交界处延伸方向相同，所述基底还包括横跨所述沟道结构101的栅极结构102，所述栅极结构102覆盖所述沟道结构101的部分顶壁和部分侧壁。
本实施例中，所述半导体结构用于形成SARM器件，SRAM包括上拉晶体管(PU)、下拉晶体管(PD)和传输门晶体管(PG)，所述上拉晶体管为PMOS晶体管(Positive ChannelMetal Oxide Semiconductor)，下拉晶体管和传输门晶体管为NMOS(Negative channelMetal Oxide Semiconductor)晶体管。
本实施例中，第一器件区I为NMOS器件区，下拉晶体管(PD)和传输门晶体管(PG)形成在所述第一器件区I中，第二器件区II为PMOS器件区，上拉晶体管(PU)形成在所述第二器件区II中。其他实施例中，第一器件区I还可为PMOS器件区，第二器件区II还可为NMOS器件区。
需要说明的是，提供基底的步骤中，所述第一器件区I的数量为两个，且所述第一器件区I和第二器件区II相邻，将所述第一器件区I和第二器件区II作为存储器件区，两个所述存储器件区互为中心对称，两个所述存储器件区中的所述第二器件区II相邻。
衬底100为后续形成半导体结构提供工艺平台。
本实施例中，衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例以形成的半导体结构为鳍式场效应晶体管(FinFET)为例。相应的，所述沟道结构101为鳍部。其他实施例中，形成的半导体结构为全包围晶体管(GAA)，相应的，所述沟道结构为叠层结构，所述叠层结构包括牺牲层和位于所述牺牲层上的沟道层。
本实施例中，沟道结构101的材料为硅。其他实施例中，沟道结构的材料还可以为锗、砷化镓或镓化铟。
本实施例中，所述栅极结构102为伪栅结构，为后续形成金属栅极结构提供工艺空间。
本实施例中，栅极结构102为叠层结构。具体的，栅极结构102包括栅氧化层(图中未示出)和位于栅氧化层上的栅极层(图中未示出)。
本实施例中，栅氧化层的材料为氧化硅；栅极层的材料为多晶硅。
需要说明的是，栅极结构102的延伸方向横跨第一器件区I和第二器件区II。
提供基底的步骤中，所述基底还包括：隔离结构103，位于沟道结构101侧部的衬底100上，隔离结构103覆盖沟道结构101的部分侧壁，隔离结构103的顶部表面低于沟道结构101的顶部表面。
隔离结构103用于使得各个沟道结构101之间实现电隔离。
本实施例中，隔离结构103的材料为介电材料。具体的，隔离结构103的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离结构103的材料包括氧化硅。
需要说明的是，隔离结构103在形成栅极结构102之前形成。
提供基底的步骤还包括：形成覆盖所述第一器件区I和第二器件区II的侧墙材料层104。
所述侧墙材料层104定义后续形成的第一源漏掺杂层的形成区域，且后续在所述栅极结构102两侧的沟道结构101中形成第一源漏掺杂层的过程中，所述侧墙材料层104能够使得栅极结构102不易受损伤。
具体的，所述侧墙材料层104的材料包括氮化硅、氮氧化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，所述侧墙材料层104的材料包括氮化硅，氮化硅具有较高的硬度和致密度。
参考图8和图9，在所述第一器件区I的栅极结构102两侧的所述沟道结构101中形成第一源漏掺杂层107。
在半导体结构工作时，第一源漏掺杂层107用于为第一器件区I中的沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，第一器件区I用于形成NMOS。在半导体结构工作时，第一源漏掺杂层107为栅极结构102下方的沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。具体的，所述第一源漏掺杂层107的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，所述N型离子包括P、As和Sb中的一种或多种。
其他实施例中，第一源漏掺杂层用于作为PMOS的源极和漏极。在半导体结构工作时，第一源漏掺杂层为栅极结构下方的沟道施加压缩应力(compression stress)，压缩沟道可以改进空穴的迁移率。具体的，所述第一源漏掺杂层的材料为掺杂P型离子的锗化硅或硅。具体的，所述P型离子包括B、Ga和In中的一种或多种。
具体的，形成所述第一源漏掺杂层的步骤包括：在所述第一器件区I中，在所述栅极结构102两侧的所述基底中形成第一凹槽106；采用选择性外延生长工艺在第一凹槽106中形成第一外延层，对第一外延层进行离子掺杂，形成第一源漏掺杂层107。
所述第一凹槽106为后续形成第一源漏掺杂层提供空间。
形成所述第一凹槽106的步骤包括：在所述基底上形成第三遮挡层105，所述第三遮挡层105覆盖所述第二器件区II的沟道结构101，且露出位于所述第一器件区I的沟道结构101；以所述第三遮挡层105为掩膜，刻蚀所述第一器件区I的沟道结构101，形成所述第一凹槽106。
具体的，所述第三遮挡层105露出所述第一器件区I的所述栅极结构102两侧的所述沟道结构101，所述第一凹槽106形成在所述栅极结构102两侧的所述沟道结构101中。
本实施例中，采用干法刻蚀工艺刻蚀所述栅极结构102两侧的所述沟道结构101中形成第一凹槽106。干法刻蚀工艺具有各向异性刻蚀特点，具有较好的刻蚀剖面控制性，有利于使所述第一凹槽106的形貌满足工艺需求，且干法刻蚀工艺，有利于精确控制所述第一凹槽106的深度。
需要说明的是，在所述栅极结构102两侧的所述沟道结构101中形成第一凹槽106的步骤中，去除所述第三遮挡层105露出的所述隔离层103表面的侧墙材料层104。
本实施例中，所述第三遮挡层105的材料为易于去除的材料，后续去除所述第三遮挡层105的过程中，不易对所述基底造成损伤。
所述半导体结构的形成方法还包括：在形成所述第一凹槽106后，形成所述第一源漏掺杂层107前，去除所述第三遮挡层105。所述第三遮挡层105为有机材料，形成所述第一凹槽106后，形成第一源漏掺杂层107前，去除所述第三遮挡层105能够使得机台不易被污染。
本实施例中，采用灰化工艺去除所述第三遮挡层105。
本实施例中，采用选择性外延生长工艺(selective epitaxy growth，SEG)在所述第一凹槽106中形成第一外延层(图中未示出)，并对第一外延层进行离子掺杂，形成第一源漏掺杂层107。第一外延层通过选择性外延生长工艺所形成，其薄膜纯净度高，生长缺陷少，形成质量高，从而有利于优化半导体结构的性能。
本实施例中，采用原位自掺杂工艺对所述第一外延层进行离子掺杂，形成所述第一源漏掺杂层107。通过采用原位自掺杂的方式，有利于提高第一源漏掺杂层107中掺杂离子浓度的均一性，从而提高第一源漏掺杂层107的质量和性能。其他实施例中，还可以在形成第一外延层后，采用离子注入的方式对第一外延层进行离子掺杂，形成第一源漏掺杂层。
需要说明的是，所述半导体结构的形成方法还包括：在形成所述第一凹槽106后，形成所述第一外延层前，在所述第一凹槽106的底部和侧壁上形成第一种子层(图中未示出)。
所述第一种子层用于提高所述第一凹槽106的表面平整度和平滑度，为后续在第一凹槽106中形成第一源漏掺杂层提供良好的界面态。
本实施例中，所述第一种子层的材料为Si。
本实施例中，采用选择性外延生长工艺形成所述第一种子层。
参考图10至图12，形成覆盖所述第一源漏掺杂层107和一个所述第二器件区II，且露出另一个第二器件区II中所述沟道结构101的第一保护层109(如图12所示)。
后续在第一保护层109露出的栅极结构102两侧所述沟道结构101中形成第二源漏掺杂层，所述第二源漏掺杂层通常采用选择性外延生长工艺形成，所述第一保护层109不具有良好的界面态，从而不具有选择性外延生长的基础，在所述第一保护层109露出的所述栅极结构102两侧的所述沟道结构101中形成第二源漏掺杂层的过程中，不易在第一保护层109覆盖的区域中形成多余的掺杂层，降低了所述第二源漏掺杂层与多余的掺杂层桥接的概率。
此外，所述第一保护层109用于定义所述第一保护层109露出的所述第二器件区II栅极结构102两侧的所述沟道结构101中形成的第二源漏掺杂层的形成区域，还用于保护所述第二器件区II中栅极结构102不易受损伤。
后续在所述第一保护层109露出的所述沟道结构101中形成第二源漏掺杂层的步骤包括：刻蚀所述第一保护层109露出的所述沟道结构101，形成所述第二凹槽，形成所述第二凹槽的过程中，所述第一保护层109的被刻蚀难度大于所述沟道结构101的被刻蚀难度。
具体的，所述第一保护层109的材料包括氮化硅、氮氧化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，所述第一保护层109的材料包括氮化硅。
具体的，形成所述第一保护层109的步骤包括：
如图10所示，在所述第一器件区I和第二器件区II上形成第一保护材料层114(如图10所示)。
所述第一保护材料层114为后续图形化形成第一保护层做准备。
本实施例中，采用保形覆盖工艺形成所述第一保护材料层114。
本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)形成所述第一保护材料层。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一保护材料层的厚度均一性，使第一保护材料层能够保形覆盖在所述栅极结构102、第一源漏掺杂层108、沟道结构101以及剩余的所述侧墙材料层104上；此外，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高了所述第一保护材料层的保形覆盖能力。其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第一保护材料层。
如图11所示，在所述第一保护材料层114上形成覆盖所述第一源漏掺杂层107和一个所述第二器件区II，且露出另一个第二器件区II中所述沟道结构101的第一遮挡层108；以所述第一遮挡层为掩膜刻蚀所述第一保护材料层，剩余的所述第一保护材料层作为第一保护层。
所述第一遮挡层108用于限定所述第一保护层109的形成位置。
本实施例中，所述第一遮挡层108的材料为易于去除的材料，后续去除所述第一遮挡层108的过程中，不易对所述基底和第一源漏掺杂层107造成损伤。
第一遮挡层108为有机材料，具体的，包括BARC(bottom anti-reflectivecoating)材料、SOC(spin on carbon)材料、ODL(organic dielectric layer，有机介电层)材料、光刻胶、DARC(dielectric anti-reflective coating，介电抗反射涂层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料或APF(AdvancedPatterning Film，先进图膜)材料。
形成所述第一遮挡层108的步骤包括：形成覆盖所述第一器件区I和第二器件区II的所述第一遮挡材料层(图中未示出)；图形化所述第一遮挡材料层，剩余的所述第一遮挡材料层作为所述第一遮挡层108。
本实施例中，采用旋涂工艺形成所述第一遮挡材料层。
本实施例中，以所述第一遮挡层108为掩膜，采用干法刻蚀工艺刻蚀第一保护材料层114，形成所述第一保护层109。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第一保护层109的形貌满足工艺需求，且还有利于提高所述第一保护材料层114的去除效率。且干法刻蚀工艺的过程中，能够以所述隔离层103的顶部为刻蚀停止位置。
易于控制刻蚀停止位置；而且，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀多个膜层，简化了工艺步骤。
所述半导体结构的形成方法还包括：刻蚀所述第一保护材料层114，形成第一保护层109后，刻蚀所述栅极结构102两侧的所述沟道结构101，形成第二凹槽115。
所述第二凹槽115为后续形成第二源漏掺杂层提供工艺空间。
本实施例中，采用干法刻蚀工艺刻蚀所述栅极结构102两侧的所述沟道结构101，形成第二凹槽115。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第二凹槽115的形貌满足工艺需求，且还有利于提高所述沟道结构101的去除效率。且干法刻蚀工艺易于控制所述第二凹槽115的形成深度。此外还可以与形成第一保护层109在同一机台中完成，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀多个膜层，简化了工艺步骤。
需要说明的是，形成所述第二凹槽115的过程中，还刻蚀所述侧墙材料层104，所述第二凹槽115由侧墙材料层104和沟道结构101围成。
需要说明的是，形成所述第一保护层109的过程中，所述第一保护层109不宜过厚也不宜过薄。若所述第一保护层109过厚，会花费过多的工艺时间形成所述第二保护层113，不利于提高半导体结构的形成效率。若所述第一保护层109过薄，形成第一遮挡层108的步骤中，即使存在微小套刻误差，所述第一遮挡层108易露出部分第一保护层109，在以第一遮挡层108为掩膜形成第二凹槽115的步骤中，露出所述第一遮挡层108的所述第一保护层109易被刻蚀去除，所述第一保护层109不能够很好的保护第一源漏掺杂层107，所述第一源漏掺杂层107易被暴露，相应的，所述第一源漏掺杂层107易受损伤，后续在所述第一保护层109露出的第二器件区II中沟道结构101形成第二源漏掺杂层的步骤中，所述第一保护层109露出的第一源漏掺杂层107上易生长多余的掺杂层，导致所述第二源漏掺杂层与多余的掺杂层易桥接，不利于提高半导体结构的电学性能。本实施例中，所述第一保护层109的厚度为3纳米至5纳米。
如图12所示，所述半导体结构的形成方法还包括：形成所述第一保护层109后，去除所述第一遮挡层108。
去除所述第一遮挡层108，为后续在所述第一保护层109露出的所述第二凹槽115中形成第二源漏掺杂层做准备；且所述第一遮挡层108的材料为有机材料，去除所述第一遮挡层108使得有机材料不易污染机台。
本实施例中，所述第一遮挡层108的材料为有机材料，相应的，采用灰化工艺去除所述第一遮挡层108。
继续参考图13，在所述第一保护层109露出的所述栅极结构102两侧的所述沟道结构101中形成第二源漏掺杂层110，所述第二源漏掺杂层110和第一源漏掺杂层107的导电类型不同。
在半导体结构工作时，第二源漏掺杂层110用于为第二器件区II中的沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，第二器件区II用于形成PMOS。在半导体结构工作时，第二源漏掺杂层110为栅极结构102下方的沟道施加压缩应力，压缩沟道可以改进空穴的迁移率。具体的，所述第二源漏掺杂层110的材料为掺杂P型离子的锗化硅或硅。具体的，所述P型离子包括B、Ga和In中的一种或多种。
其他实施例中，第二器件区II还可以用于形成NMOS，在半导体结构工作时，第二源漏掺杂层为栅极结构下方的沟道施加拉伸应力，拉伸沟道可以改进电子的迁移速率。具体的，所述第二源漏掺杂层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，所述N型离子包括P、As和Sb中的一种或多种。
形成所述第二源漏掺杂层110的步骤包括：采用选择性外延生长工艺在所述第二凹槽115中形成第二外延层，形成所述第二外延层的步骤中，对所述第二外延层进行原位自掺杂工艺形成所述第二源漏掺杂层110。
参考图14至图16，形成覆盖所述第二源漏掺杂层100，且露出未形成第二源漏掺杂层100的第二器件区II中沟道结构101的第二保护层113(如图16所示)。
所述第二保护层113不具有良好的界面态，从而不具有选择性外延生长的基础，在所述第二保护层113露出的所述第二器件区II的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层110的过程中，不易在第二保护层113覆盖的区域中形成多余的掺杂层，降低了所述第二源漏掺杂层110与多余的掺杂层桥接的概率。且本发明实施例中，在形成第一保护层109后形成一个第二源漏掺杂层110，形成第二保护层113后形成另一个第二源漏掺杂层110，两个第二源漏掺杂层110在不同步骤中形成，降低了两个第二源漏掺杂层110相桥接的概率，有利于提高半导体结构的电学性能。
后续在所述第二保护层113露出的所述沟道结构101中形成第二源漏掺杂层的步骤包括：刻蚀所述第二保护层113露出的所述沟道结构101，形成所述第三凹槽，形成所述第三凹槽的过程中，所述第二保护层113的被刻蚀难度大于所述沟道结构101的被刻蚀难度。
本实施例中，所述第二保护层113的材料包括：氮化硅、氮氧化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
具体的，形成所述第二保护层113的步骤包括：
如图14所示，在所述第二器件区II的所述基底上形成第二保护材料层116。
所述第二保护材料层116为后续图形化形成第二保护层做准备。
本实施例中，采用保形覆盖工艺形成所述第二保护材料层116。
本实施例中，采用原子层沉积(Atomic Layer Deposition，ALD)工艺形成所述第二保护材料层116。原子层沉积工艺是指通过将气相前驱体脉冲交替地通入反应腔室内，在待沉积基体上化学吸附并发生表面反应的沉积工艺。通过原子层沉积工艺，所述第二保护材料层116以原子层的形式形成于所述第二器件区II，有利于提高沉积速率的均匀性、所述第二保护材料层116的厚度均一性；此外，原子层沉积工艺的工艺温度通常较低，因此还有利于减小了热预算(Thermal Budget)，降低已经成的第一源漏掺杂层107和第二源漏掺杂层110性能偏移的概率。其他实施例中，还可以采用化学气相沉积工艺(Chemical VaporDeposition，CVD)形成所述第二保护材料层。
需要说明的是，形成所述第二保护材料层116的步骤中，所述第二保护材料层116还形成在所述第一器件区I中。
如图15所示，在所述第二保护材料层116上形成覆盖所述第二源漏掺杂层110，且露出未形成第二源漏掺杂层100的第二器件区II中沟道结构101的第二遮挡层112；以所述第二遮挡层112为掩膜刻蚀所述第二保护材料层116，剩余的所述第二保护材料层116作为所述第二保护层113。
所述第二遮挡层112用于限定所述第二保护层113的形成位置。
本实施例中，所述第二遮挡层112的材料为易于去除的材料，后续去除所述第三遮挡层的过程中，不易对所述基底造成损伤。
第二遮挡层112为有机材料，具体的，第二遮挡层112包括：BARC材料、SOC材料、ODL材料、光刻胶、DARC材料、DUO材料和APF材料中的一种或多种。
形成所述第二遮挡层112包括：形成覆盖所述第一器件区I和第二器件区II的所述第二遮挡材料层(图中未示出)；图形化所述第二遮挡材料层，剩余的所述第二遮挡材料层作为所述第二遮挡层112。
本实施例中，采用旋涂工艺形成所述第一遮挡材料层。
需要说明的是，形成所述第二遮挡层112的步骤中，所述第二遮挡层112还形成在所述第一器件区I中。
本实施例中，以所述第二遮挡层112为掩膜，采用干法刻蚀工艺刻蚀第二保护材料层116，形成所述第二保护层113。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第二保护层113的形貌满足工艺需求，且还有利于提高所述第二保护材料层116的去除效率。且干法刻蚀工艺的过程中，能够以所述隔离层103的顶部为刻蚀停止位置。
易于控制刻蚀停止位置；而且，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀多个膜层，简化了工艺步骤。
所述半导体结构的形成方法还包括：刻蚀所述第二保护材料层116，形成第二保护层113后，刻蚀所述栅极结构102两侧的所述沟道结构101，形成第三凹槽117。
所述第三凹槽117为后续形成露出所述第二保护层113的第二源漏掺杂层提供工艺空间。
本实施例中，采用干法刻蚀工艺刻蚀所述栅极结构102两侧的所述沟道结构101，形成第三凹槽117。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第三凹槽117的形貌满足工艺需求，且还有利于提高所述沟道结构101的去除效率。且干法刻蚀工艺易于控制所述第三凹槽117的形成深度。此外还可以与形成第二保护层113在同一机台中完成，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀多个膜层，简化了工艺步骤。
需要说明的是，形成所述第三凹槽117的过程中，还刻蚀所述侧墙材料层104，所述第三凹槽117由侧墙材料层104和沟道结构101围成。
需要说明的是，形成所述第二保护层113的步骤中，所述第二保护层113不宜过厚也不宜过薄。若所述第二保护层113过厚，会花费过多的工艺时间形成所述第二保护层113，不利于提高半导体结构的形成效率。若所述第二保护层113过薄，形成第二遮挡层的步骤中，即使存在微小套刻误差，所述第二遮挡层112易露出部分第二保护层113，在以第二遮挡层112为掩膜形成第三凹槽的步骤中，露出所述第二遮挡层112的所述第二保护层113易被刻蚀去除，所述第二保护层113不能够很好的保护已形成的第二源漏掺杂层110，所述第二遮挡层中的第二源漏掺杂层110易被暴露，相应的，所述第二遮挡层中的所述第二源漏掺杂层110易受损伤，后续在所述第二保护层113露出的第二器件区II中沟道结构101形成第二源漏掺杂层的步骤中，露出所述第二保护层113的第二源漏掺杂层107上易生长多余的掺杂层，导致后形成的所述第二源漏掺杂层与多余的掺杂层易桥接，不利于提高半导体结构的电学性能。本实施例中，所述第二保护层113的厚度为3纳米至5纳米。
如图16所示，去除所述第二遮挡层112(如图15所示)。
去除所述第二遮挡层112，为后续在所述第二保护层113露出的所述第三凹槽117中形成第二源漏掺杂层做准备；且所述第二遮挡层112的材料为有机材料，去除所述第二遮挡层112使得有机材料不易污染机台。
本实施例中，所述第二遮挡层112的材料为有机材料，相应的，采用灰化工艺去除所述第二遮挡层112。
参考图17，在所述第二保护层113露出的所述第二器件区II的所述栅极结构102两侧的所述沟道结构101中形成第二源漏掺杂层110。
在半导体结构工作时，第二源漏掺杂层110用于为第二器件区II的沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，两个所述第二器件区II相邻，且互为中心对称。因此在所述第二保护层113露出的所述第二器件区II的所述栅极结构102两侧的所述沟道结构101中形成第二源漏掺杂层110的过程中，在所述第一器件区I和第二器件区II的交界线的延伸方向上，所述第二保护层113中的第二源漏掺杂层110和第二保护层113露出的所述第二源漏掺杂层110具有间隔，相应的所述第二保护层113中的第二源漏掺杂层110和第二保护层113露出的第二源漏掺杂层110，在所述交界线的延伸方向上，以及栅极结构102的延伸方向上均不易桥接，有利于提高半导体结构的电学性能。
本实施例中，第二器件区II用于形成PMOS。在半导体结构工作时，第二源漏掺杂层110为栅极结构102下方的沟道施加压缩应力，压缩沟道可以改进空穴的迁移率。具体的，所述第二源漏掺杂层110的材料为掺杂P型离子的锗化硅或硅。具体的，所述P型离子包括B、Ga和In中的一种或多种。
其他实施例中，第二器件区II还可以用于形成NMOS，在半导体结构工作时，第二源漏掺杂层为栅极结构下方的沟道施加拉伸应力，拉伸沟道可以改进电子的迁移速率。具体的，所述第二源漏掺杂层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，所述N型离子包括P、As和Sb中的一种或多种。
形成所述第二源漏掺杂层110的步骤包括：刻蚀所述栅极结构102两侧的所述沟道结构101，形成第三凹槽；采用选择性外延生长工艺在所述第三凹槽中形成第三外延层，形成所述第三外延层的步骤中，对所述第三外延层进行原位自掺杂工艺形成所述第二源漏掺杂层110。
需要说明的是，形成所述第三凹槽的过程中，还刻蚀所述第二器件区II的所述侧墙材料层104，所述凹槽由侧墙材料层104和沟道结构101围成。
相应的，参考图18，本发明实施例还提供一种半导体结构的结构示意图。
所述半导体结构包括：衬底200，所述衬底200包括第一器件区I和两个相邻的第二器件区II，所述第一器件区I用于形成第一型晶体管，所述第二器件区II用于形成第二型晶体管；沟道结构201，分立于所述衬底200上，所述沟道结构201的延伸方向与第一器件区I和第二器件区II的交界处延伸方向相同；栅极结构(图中未示出)，横跨沟道结构201，且覆盖所述沟道结构201的部分顶壁和部分侧壁；第一源漏掺杂层207，位于所述第一器件区I的所述栅极结构两侧的所述沟道结构201中；第二源漏掺杂层210，位于所述第二器件区II的所述栅极结构两侧的所述沟道结构201中；保护层213，覆盖所述第一器件区I以及一个所述第二器件区II的所述第二源漏掺杂层210，露出另一个所述第二器件区II的所述第二源漏掺杂层210。
本发明实施例中，所述保护层213覆盖一个所述第二器件区II的所述第二源漏掺杂层210，所述保护层213露出的另一个所述第二器件区II的第二源漏掺杂层210，露出所述保护层213的第二源漏掺杂层210，在被所述保护层213覆盖的所述第二源漏掺杂层210之后形成。所述第二源漏掺杂层210通常采用选择性外延生长工艺形成，所述保护层213不具有良好的界面态，从而不具有选择性外延生长的基础，在所述保护层213露出的所述第二器件区II的所述栅极结构两侧的所述沟道结构201中形成第二源漏掺杂层210的过程中，不易在保护层213覆盖的区域中形成多余的掺杂层，降低了所述第二源漏掺杂层210与多余的掺杂层桥接的概率。且本发明实施例中，两个第二源漏掺杂层210在不同步骤中形成，降低了两个第二源漏掺杂层210相桥接的概率，有利于提高半导体结构的电学性能。
本实施例中，所述半导体结构用于形成SARM器件，SRAM包括上拉晶体管(PU)、下拉晶体管(PD)和传输门晶体管(PG)，所述上拉晶体管为PMOS晶体管，下拉晶体管和传输门晶体管为NMOS晶体管。
本实施例中，第一器件区I为NMOS器件区，下拉晶体管(PD)和传输门晶体管(PG)形成在所述第一器件区I中，第二器件区II为PMOS器件区，上拉晶体管(PU)形成在所述第二器件区II中。其他实施例中，第一器件区I还可为PMOS器件区，第二器件区II还可为NMOS器件区。
需要说明的是，所述半导体结构中，所述第一器件区I的数量为两个，且所述第一器件区I和第二器件区II相邻，将所述第一器件区I和第二器件区II作为存储器件区，两个所述存储器件区互为中心对称，两个所述存储器件区中的所述第二器件区II相邻。
本实施例中，两个所述第二器件区II相邻，且互为中心对称。因此在所述保护层213露出的所述第二器件区II的所述栅极结构两侧的所述沟道结构201中形成第二源漏掺杂层210的过程中，在所述第一器件区I和第二器件区II的交界线的延伸方向上，所述保护层213中的第二源漏掺杂层210和保护层213露出的所述第二源漏掺杂层210具有间隔，相应的所述保护层213中的第二源漏掺杂层210和保护层213露出的第二源漏掺杂层210，在所述交界线的延伸方向上，以及栅极结构的延伸方向上均不易桥接，有利于提高半导体结构的电学性能。
衬底200为后续形成半导体结构提供工艺平台。
本实施例中，衬底200的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例以形成的半导体结构为鳍式场效应晶体管(FinFET)为例。相应的，所述沟道结构201为鳍部。其他实施例中，形成的半导体结构为全包围晶体管(GAA)，相应的，所述沟道结构为叠层结构，所述叠层结构包括牺牲层和位于所述牺牲层上的沟道层。
本实施例中，沟道结构201的材料为硅。其他实施例中，沟道结构的材料还可以为锗、碳化硅、砷化镓或镓化铟。
本实施例中，所述栅极结构为伪栅结构，为后续形成金属栅极结构提供工艺空间。
本实施例中，栅极结构为叠层结构。具体的，栅极结构包括栅氧化层(图中未示出)和位于栅氧化层上的栅极层(图中未示出)。
本实施例中，栅氧化层的材料为氧化硅；栅极层的材料为多晶硅。
需要说明的是，栅极结构的延伸方向横跨第一器件区I和第二器件区II。
提供基底的步骤中，所述基底还包括：隔离结构203，位于沟道结构201侧部的衬底200上，隔离结构203覆盖沟道结构201的部分侧壁，隔离结构203的顶部表面低于沟道结构201的顶部表面。
隔离结构203用于使得各个沟道结构201之间实现电隔离。
本实施例中，隔离结构203的材料为介电材料。具体的，隔离结构203的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离结构203的材料包括氧化硅。
本实施例中，所述保护层213的材料为易于去除的材料，后续去除所述保护层213的过程中，不易对所述基底造成损伤。
保护层213为有机材料，具体的，包括BARC材料、SOC材料、ODL材料、光刻胶、DARC材料、DUO材料和APF材料中的一种或多种。
需要说明的是，所述保护层213不宜过厚也不宜过薄。若所述保护层213过厚，会花费过多的工艺时间形成所述保护层213，不利于提高半导体结构的形成效率。所述保护层213是依据遮挡层刻蚀形成的，在所述保护层213露出的所述栅极结构两侧的所述沟道结构201中形成第二源漏掺杂层210的步骤中，会先在所述第二器件区II中的所述沟道结构201中形成凹槽，所述的凹槽为第二源漏掺杂层210提供工艺空间，若所述保护层213过薄，形成的遮挡层即使存在微小套刻误差，所述遮挡层易露出部分保护层213，在以遮挡层为掩膜形成凹槽的步骤中，露出所述遮挡层的所述保护层213易被刻蚀去除，所述保护层213不能够很好的保护已形成的第二源漏掺杂层210，所述遮挡层中的第二源漏掺杂层210易被暴露，相应的，所述遮挡层中的所述第二源漏掺杂层210易受损伤，在所述保护层213露出的第二器件区II中沟道结构201形成第二源漏掺杂层210的步骤中，露出所述保护层213的第二源漏掺杂层107上易生长多余的掺杂层，导致后形成的所述第二源漏掺杂层210与多余的掺杂层易桥接，不利于提高半导体结构的电学性能。本实施例中，所述保护层213的厚度为3纳米至5纳米。
所述半导体结构还包括：侧墙层209，位于所述保护层213和被所述保护层213覆盖的所述第二源漏掺杂层210之间。
在所述保护层213露出的第二器件区II的所述栅极结构两侧的沟道结构101中形成第二源漏掺杂层210的过程中，侧墙层209能够使得栅极结构不易受损伤。
具体的，所述侧墙层209的材料包括氮化硅、氮氧化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，所述侧墙层209的材料包括氮化硅，氮化硅具有较高的硬度和致密度。
在半导体结构工作时，第一源漏掺杂层207用于为第一器件区I中的沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，第一器件区I用于形成NMOS。在半导体结构工作时，第一源漏掺杂层207为栅极结构下方的沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。具体的，所述第一源漏掺杂层207的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，所述N型离子包括P、As和Sb中的一种或多种。
其他实施例中，第一源漏掺杂层用于作为PMOS的源极和漏极。在半导体结构工作时，第一源漏掺杂层为栅极结构下方的沟道施加压缩应力(compression stress)，压缩沟道可以改进空穴的迁移率。具体的，所述第一源漏掺杂层的材料为掺杂P型离子的锗化硅或硅。具体的，所述P型离子包括B、Ga和In中的一种或多种。
在半导体结构工作时，第二源漏掺杂层210用于为第二器件区II中的沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，第二器件区II用于形成PMOS。在半导体结构工作时，第二源漏掺杂层210为栅极结构下方的沟道施加压缩应力，压缩沟道可以改进空穴的迁移率。具体的，所述第二源漏掺杂层210的材料为掺杂P型离子的锗化硅或硅。具体的，所述P型离子包括B、Ga和In中的一种或多种。
其他实施例中，第二器件区II还可以用于形成NMOS，在半导体结构工作时，第二源漏掺杂层为栅极结构下方的沟道施加拉伸应力，拉伸沟道可以改进电子的迁移速率。具体的，所述第二源漏掺杂层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，所述N型离子包括P、As和Sb中的一种或多种。
相应的，本发明还提供一种掩膜版。
所述掩膜版，用于形成半导体结构，所述半导体结构包括：基底，所述基底包括第一器件区和两个相邻的第二器件区，所述基底包括衬底、分立于所述衬底上的沟道结构，所述沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同，所述基底还包括横跨所述沟道结构的栅极结构，所述栅极结构覆盖所述沟道结构的部分顶壁和部分侧壁；所述掩膜版，包括：掩膜图形，用于形成保护层，所述保护层覆盖所述第一器件区和一个第二器件区，且露出另一个所述第二器件区。
所述掩膜版用于形成所述保护层，所述保护层通常在第一器件区中形成第一源漏掺杂层后，且在一个第二器件区中形成第二源漏掺杂层后形成。所述保护层覆盖所述第一源漏掺杂层和一个第二源漏掺杂层，且露出未形成第二源漏掺杂层的第二器件区中沟道结构，所述保护层不具有良好的界面态，从而不具有选择性外延生长的基础，在所述保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层的过程中，不易在保护层覆盖的区域中形成多余的掺杂层，降低了已形成的所述第二源漏掺杂层与多余的掺杂层桥接的概率。且本发明实施例中，一个第二源漏掺杂层在形成所述保护层之前形成，一个第二源漏掺杂层在形成保护层后形成，两个第二源漏掺杂层在不同步骤中形成，降低了两个第二源漏掺杂层相桥接的概率，有利于提高半导体结构的电学性能。
本实施例中，所述半导体结构用于形成SARM器件，SRAM包括上拉晶体管(PU)、下拉晶体管(PD)和传输门晶体管(PG)，所述上拉晶体管为PMOS晶体管(Positive ChannelMetal Oxide Semiconductor)，下拉晶体管和传输门晶体管为NMOS(Negative channelMetal Oxide Semiconductor)晶体管。
本实施例中，第一器件区为NMOS器件区，下拉晶体管(PD)和传输门晶体管(PG)形成在所述第一器件区中，第二器件区为PMOS器件区，上拉晶体管(PU)形成在所述第二器件区中。其他实施例中，第一器件区还可为PMOS器件区，第二器件区还可为NMOS器件区。
所述半导体结构中所述第一器件区的数量为两个，且所述第一器件区和第二器件区相邻，将所述第一器件区和第二器件区作为存储器件区，两个所述存储器件区互为中心对称，两个所述存储器件区中的所述第二器件区相邻。
本实施例中，两个所述第二器件区相邻，且互为中心对称。因此在所述保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层的过程中，在所述第一器件区和第二器件区的交界线的延伸方向上，所述保护层中的第二源漏掺杂层和保护层露出的所述第二源漏掺杂层具有间隔，相应的所述保护层中的第二源漏掺杂层和保护层露出的第二源漏掺杂层，在所述交界线的延伸方向上，以及栅极结构的延伸方向上均不易桥接，有利于提高半导体结构的电学性能。
半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一器件区和两个相邻的第二器件区，所述基底包括衬底、分立于所述衬底上的沟道结构，所述沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同，所述基底还包括横跨所述沟道结构的栅极结构，所述栅极结构覆盖所述沟道结构的部分顶壁和部分侧壁；
在第一器件区的栅极结构两侧的所述沟道结构中形成第一源漏掺杂层；
形成覆盖所述第一源漏掺杂层和一个所述第二器件区，且露出另一个第二器件区中所述沟道结构的第一保护层；
在所述第一保护层露出的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层，所述第二源漏掺杂层和第一源漏掺杂层的导电类型不同；
形成覆盖所述第二源漏掺杂层，且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二保护层；
在所述第二保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的步骤中，所述第一保护层的厚度为3纳米至5纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的步骤包括：在所述第一器件区和第二器件区上形成第一保护材料层；在所述第一保护材料层上形成覆盖所述第一源漏掺杂层和一个所述第二器件区，且露出另一个第二器件区中所述沟道结构的第一遮挡层；
以所述第一遮挡层为掩膜刻蚀所述第一保护材料层，剩余的所述第一保护材料层作为第一保护层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或化学气相沉积工艺形成所述第一保护材料层。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一遮挡层的材料包括：BARC材料、SOC材料、ODL材料、光刻胶、DARC材料、DUO材料和APF材料中的一种或多种。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料包括：氮化硅、氮氧化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二保护层的步骤中，所述第二保护层的厚度为3纳米至5纳米。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二保护层的步骤包括：在所述第二器件区的所述基底上形成第二保护材料层；
在所述第二保护材料层上形成覆盖所述第二源漏掺杂层，且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二遮挡层；
以所述第二遮挡层为掩膜刻蚀所述第二保护材料层，剩余的所述第二保护材料层作为所述第二保护层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或化学气相沉积工艺形成所述第二保护材料层。
11.如权利要求9任一项所述的半导体结构的形成方法，其特征在于，所述第二遮挡层的材料包括：BARC材料、SOC材料、ODL材料、光刻胶、DARC材料、DUO材料和APF材料中的一种或多种。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述第一器件区的数量为两个，将所述第一器件区和第二器件区作为存储器件区，两个所述存储器件区互为中心对称，两个所述存储器件区中的所述第二器件区相邻。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，提供所述基底的步骤中，所述沟道结构为鳍部；
或者，所述沟道结构为沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层。
14.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一器件区和两个相邻的第二器件区，所述第一器件区用于形成第一型晶体管，所述第二器件区用于形成第二型晶体管；
沟道结构，分立于所述衬底上，所述沟道结构的延伸方向与所述第一器件区和第二器件区的交界处延伸方向相同；
栅极结构，横跨沟道结构，且覆盖所述沟道结构的部分顶壁和部分侧壁；
第一源漏掺杂层，位于所述第一器件区的所述栅极结构两侧的所述沟道结构中；
第二源漏掺杂层，位于所述第二器件区的所述栅极结构两侧的所述沟道结构中；
保护层，覆盖所述第一器件区以及一个所述第二器件区的所述第二源漏掺杂层，露出另一个所述第二器件区的所述第二源漏掺杂层。
15.如权利要求14所述的半导体结构，其特征在于，所述保护层的材料包括氧化硅、氮氧化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
16.如权利要求14所述的半导体结构，其特征在于，所述保护层的厚度为3纳米至5纳米。
17.如权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括：侧墙层，位于所述保护层和被所述保护层覆盖的所述第二源漏掺杂层之间。
18.如权利要求14所述的半导体结构，其特征在于，所述半导体结构中所述第一器件区的数量为两个，将所述第一器件区和第二器件区作为存储器件区，两个所述存储器件区互为中心对称，两个所述存储器件区中的所述第二器件区相邻。
CN202010561043.2A 2020-06-18 2020-06-18 半导体结构及其形成方法、掩膜版 Active CN113823600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010561043.2A CN113823600B (zh) 2020-06-18 2020-06-18 半导体结构及其形成方法、掩膜版

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010561043.2A CN113823600B (zh) 2020-06-18 2020-06-18 半导体结构及其形成方法、掩膜版

Publications (2)

Publication Number Publication Date
CN113823600A CN113823600A (zh) 2021-12-21
CN113823600B true CN113823600B (zh) 2023-11-17

Family

ID=78911840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010561043.2A Active CN113823600B (zh) 2020-06-18 2020-06-18 半导体结构及其形成方法、掩膜版

Country Status (1)

Country Link
CN (1) CN113823600B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247574A (zh) * 2012-02-09 2013-08-14 台湾积体电路制造股份有限公司 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺
CN106548983A (zh) * 2015-09-23 2017-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733312B (zh) * 2013-12-18 2018-09-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US20150372139A1 (en) * 2014-06-18 2015-12-24 GLOBALFOUNDERS Inc. Constraining epitaxial growth on fins of a finfet device
US9859422B2 (en) * 2015-05-28 2018-01-02 Sandisk Technologies Llc Field effect transistor with elevated active regions and methods of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247574A (zh) * 2012-02-09 2013-08-14 台湾积体电路制造股份有限公司 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺
CN106548983A (zh) * 2015-09-23 2017-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN113823600A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN110323267B (zh) 半导体结构及其形成方法
CN111223779B (zh) 半导体结构及其形成方法
KR20100080449A (ko) 역전된 ｔ자 모양의 핀들을 갖는 복수-게이트 트랜지스터들
CN111223778B (zh) 半导体结构及其形成方法
CN113823600B (zh) 半导体结构及其形成方法、掩膜版
US11695062B2 (en) Semiconductor structure and forming method thereof
CN113809011B (zh) 半导体结构及其形成方法
CN112768407B (zh) 半导体结构及其形成方法
CN112017961B (zh) 半导体结构及其形成方法
CN112713088B (zh) 半导体结构及其形成方法
CN112309845B (zh) 半导体结构及其形成方法
CN111554635B (zh) 半导体结构及其形成方法
CN114121796A (zh) 半导体结构及其形成方法
CN109841524B (zh) 半导体结构及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN112151449A (zh) 半导体结构及其形成方法
CN113745162B (zh) 半导体结构及其形成方法
CN113937164B (zh) 半导体结构的形成方法
CN113838806B (zh) 半导体结构及其形成方法
CN113838752B (zh) 半导体结构及其形成方法
CN113745214B (zh) 半导体结构及其形成方法
US20230395432A1 (en) P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same
CN112310213B (zh) 半导体结构及其形成方法
CN111554636B (zh) 半导体结构及其形成方法
CN111276442B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant