CN113937164B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113937164B CN113937164B CN202010673949.3A CN202010673949A CN113937164B CN 113937164 B CN113937164 B CN 113937164B CN 202010673949 A CN202010673949 A CN 202010673949A CN 113937164 B CN113937164 B CN 113937164B
- Authority
- CN
- China
- Prior art keywords
- layer
- isolation
- forming
- gate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000002955 isolation Methods 0.000 claims abstract description 255
- 238000005530 etching Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 270
- 239000011229 interlayer Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供基底，包括衬底和鳍部，沿鳍部延伸方向，衬底包括器件单元区和位于相邻器件单元区之间的隔离区，衬底上形成有覆盖鳍部的部分侧壁的隔离层，器件单元区和隔离区的隔离层上形成有横跨鳍部的栅极层，栅极层顶部形成有栅极掩膜层；在隔离区的栅极掩膜层中形成掩膜开口；沿掩膜开口刻蚀栅极层和鳍部，形成隔离开口；在隔离开口中形成隔离结构。本发明利用栅极掩膜层中的掩膜开口，省去了形成用于定义隔离结构位置的掩膜层的步骤，且通过依次刻蚀栅极层和鳍部的方式形成隔离开口，降低了形成工艺的复杂度，同时，隔离开口在同一步骤中形成，受套刻精度的影响较小，从而提高半导体结构的性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多面栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面上的鳍部和隔离层，所述隔离层覆盖鳍部的部分侧壁；横跨鳍部且覆盖鳍部的部分顶部和部分侧壁的栅极结构；位于所述栅极结构两侧的鳍部内的源漏掺杂区。
此外，为了提高芯片运行速度，提高晶体管的性能，现有技术通过在源漏掺杂区引入应力层，在晶体管的沟道区域引入压应力或拉应力，以提高沟道内载流子的迁移率，从而改善晶体管的性能。因此，目前鳍式场效应晶体管中的应力层位于栅极结构两侧的鳍部内。
然而，随着半导体器件尺寸的缩小，相邻鳍部之间的距离也随之缩小。传统情况下，沿着鳍部延伸方向，晶体管之间依靠浅槽隔离结构进行隔离的方式会越来越占用面积。例如双扩散隔断(Double diffusion Break，DDB)结构，沿着鳍部延伸方向，相邻两个晶体管之间的间距为一个栅极节距。为了进一步压缩芯片面积，现有技术引入了单扩散隔断(Single diffusion break，SDB)结构，引入SDB结构后，沿着鳍部延伸方向，两个相邻晶体管之间的间距仅为一个栅极的宽度。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，降低工艺复杂度的同时，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸出于所述衬底的鳍部，沿所述鳍部的延伸方向，所述衬底包括器件单元区以及位于相邻所述器件单元区之间的隔离区，所述衬底上形成有覆盖所述鳍部的部分侧壁的隔离层，所述器件单元区和隔离区的所述隔离层上形成有横跨所述鳍部的栅极层，所述栅极层的顶部形成有栅极掩膜层；在所述隔离区的所述栅极掩膜层中形成掩膜开口；以所述栅极掩膜层为掩膜，沿所述掩膜开口依次刻蚀所述栅极层和鳍部，形成由所述栅极层、隔离层、鳍部和衬底围成的隔离开口；在所述隔离开口中形成隔离结构，所述隔离结构用于沿所述鳍部的延伸方向隔离相邻鳍部。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的形成方法中，先在隔离区形成栅极层，且利用栅极掩膜层中的掩膜开口，依次刻蚀所述栅极层和鳍部，形成由所述栅极层、隔离层、鳍部和衬底围成的隔离开口，接着在所述隔离开口中形成隔离结构；与在形成隔离层之前，先刻蚀隔离区的鳍部，随后在隔离区的隔离层上形成隔离结构的方案相比，本发明实施例省去了形成用于定义隔离结构位置的掩膜层的步骤，而且，通过依次刻蚀所述栅极层和鳍部的方式形成隔离开口，降低了工艺复杂度，同时，所述隔离开口在同一步骤中形成，受套刻精度的影响较小，这有利于提高隔离结构的位置精度，从而提高半导体结构的性能。
附图说明
图1至图8是一种半导体结构的形成方法中各步骤对应的结构示意图；
图9至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图17至图19是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前引入了SDB结构，从而进一步压缩芯片面积。但是，SDB结构的形成工艺复杂，从而导致半导体结构的形成工艺的复杂度较高。
现结合一种半导体结构的形成方法，分析半导体结构的形成工艺的复杂度较高的原因。
图1至图8是一种半导体结构的形成方法中各步骤对应的结构示意图。
结合参考图1和图2，图1是立体图，图2是沿鳍部延伸方向且在鳍部顶部位置处的剖线的剖视图，提供基底(未标示)，包括衬底10以及凸出于所述衬底10的鳍部11，所述鳍部11的延伸方向为第一方向(如图1中x方向所示)，垂直于第一方向的为第二方向(如图1中y方向所示)，所述多个分立的鳍部11在第一方向和第二方向呈矩阵排列。
其中，所述衬底10包括器件单元区10a以及位于相邻所述器件单元区10a之间的隔离区10b，在所述鳍部11的延伸方向上，所述器件单元区10a的衬底10上形成有鳍部11，相邻所述鳍部11在所述隔离区10b的位置处断开。
继续参考图1和图2，在所述鳍部11之间的衬底10上形成初始隔离层12，初始隔离层12和鳍部11的顶部相齐平，所述初始隔离层12用于实现第一方向的鳍部11之间的隔离、还用于实现第二方向的鳍部11之间的隔离。
参考图3，形成覆盖所述初始隔离层12和鳍部11的掩膜层20。
参考图4，刻蚀所述掩膜层20，在所述隔离区10b的所述掩膜层20中形成掩膜开口25。
参考图5，在所述掩膜开口25(如图4所示)中填充隔离材料层30，所述隔离材料层30还覆盖所述掩膜层20顶部。
参考图6，以所述掩膜层20顶面作为停止位置，对所述隔离材料层30进行平坦化处理，形成位于所述掩膜开口25(如图4所示)中的隔离结构35。
参考图7，形成所述隔离结构35后，去除所述掩膜层20。
参考图8，去除所述掩膜层20后，回刻蚀所述隔离结构35和初始隔离层12，回刻蚀后的剩余初始隔离层12作为隔离层15。
继续参考图8，在所述器件单元区10a和隔离区10b的所述隔离层15上形成栅极结构40，在所述器件单元区10a中，所述栅极结构40横跨所述鳍部11且覆盖所述鳍部11的部分顶部和部分侧壁，在所述隔离区10b中，所述栅极结构40位于所述隔离结构35的顶部。
一方面，在上述形成方法中，所述隔离结构35的形成工艺的步骤较为繁琐。
另一方面，在所述鳍部11的延伸方向上，相邻所述鳍部11在所述隔离区10b的位置处断开，而且，所述掩膜开口25用于定义隔离结构35的位置，此外，所述隔离区10b的栅极结构40形成于隔离结构35顶部，这相应提高了对掩膜开口25和隔离区10b的初始隔离层12之间的套刻精度的要求，同时，提高了所述隔离区10b的栅极结构40和隔离结构35的套刻精度的要求，当套刻偏差严重时，容易导致半导体结构的性能下降。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸出于所述衬底的鳍部，沿所述鳍部的延伸方向，所述衬底包括器件单元区以及位于相邻所述器件单元区之间的隔离区，所述衬底上形成有覆盖所述鳍部的部分侧壁的隔离层，所述器件单元区和隔离区的所述隔离层上形成有横跨所述鳍部的栅极层，所述栅极层的顶部形成有栅极掩膜层；在所述隔离区的所述栅极掩膜层中形成掩膜开口；以所述栅极掩膜层为掩膜，沿所述掩膜开口依次刻蚀所述栅极层和鳍部，形成由所述栅极层、隔离层、鳍部和衬底围成的隔离开口；在所述隔离开口中形成隔离结构，所述隔离结构用于沿所述鳍部的延伸方向隔离相邻鳍部。
本发明实施例提供的形成方法中，先在隔离区形成栅极层，且利用栅极掩膜层中的掩膜开口，依次刻蚀所述栅极层和鳍部，形成由所述栅极层、隔离层、鳍部和衬底围成的隔离开口，接着在所述隔离开口中形成隔离结构；与在形成隔离层之前，先刻蚀隔离区的鳍部，随后在隔离区的隔离层上形成隔离结构的方案相比，本发明实施例省去了形成用于定义隔离结构位置的掩膜层的步骤，而且，通过依次刻蚀所述栅极层和鳍部的方式形成隔离开口，降低了工艺复杂度，同时，所述隔离开口在同一步骤中形成，受套刻精度的影响较小，这有利于提高隔离结构的位置精度，从而提高半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图9至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
结合参考图9和图10，图9是沿鳍部延伸方向且在鳍部顶部位置处的剖视图，图10是沿垂直于鳍部延伸方向且在隔离区位置处的剖视图，提供基底(未标示)，包括衬底100以及凸出于所述衬底100的鳍部110，沿所述鳍部110的延伸方向，所述衬底100包括器件单元区Ⅰ以及位于相邻所述器件单元区Ⅰ之间的隔离区Ⅱ，所述衬底100上形成有覆盖所述鳍部110的部分侧壁的隔离层101，所述器件单元区Ⅰ和隔离区Ⅱ的所述隔离层101上形成有横跨所述鳍部110的栅极层200，所述栅极层200的顶部形成有栅极掩膜层210。
所述衬底100为后续形成半导体器件提供工艺平台。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部110的材料与衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述鳍部110的延伸方向为第一方向(未标示)，平行于所述衬底100且与所述第一方向相垂直的方向为第二方向。
本实施例中，所述鳍部110的数量为多个，所述多个鳍部110沿所述第二方向平行排列。
沿所述鳍部110的延伸方向(即沿第一方向)，所述衬底100包括器件单元区Ⅰ以及位于相邻所述器件单元区Ⅰ之间的隔离区Ⅱ。
本实施例中，在所述鳍部110的延伸方向上，所述鳍部110不仅位于所述器件单元区Ⅰ的衬底100上，还位于所述隔离区Ⅱ的衬底100上。
所述鳍部110通过刻蚀鳍部材料层形成，通过使所述鳍部110还位于隔离区Ⅱ的衬底100上，在形成鳍部110的刻蚀工艺过程中，有利于降低刻蚀工艺的负载效应，从而提高鳍部110的形貌质量和尺寸均一性。
所述隔离层101作为浅沟槽隔离结构(STI)，用于对相邻器件起到隔离作用。
具体地，所述隔离层101用于在第二方向上隔离相邻鳍部110。
本实施例中，所述隔离层101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以是氮氧化硅等其他绝缘材料。
所述器件单元区Ⅰ和隔离区Ⅱ的隔离层101上形成有横跨鳍部110的栅极层200。
本实施例中，所述栅极层200为经过图形化处理的膜层，所述栅极层200为分立设置于所述鳍部110上的栅极结构，且所述栅极层200覆盖所述鳍部110的部分顶部和部分侧壁。
本实施例采用后形成高k栅介质层后形成栅电极层(high k last metal gatelast)的工艺形成半导体器件的金属栅极结构，所述栅极层200用于作为伪栅结构(DummyGate)，所述伪栅结构为后续形成金属栅极结构占据空间位置。
其中，所述栅极层200的材料包括多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。作为一种示例，所述栅极层200的材料为多晶硅。
本实施例中，所述栅极掩膜层210为形成所述栅极层200时的刻蚀掩膜。
所述栅极掩膜层210还用于在后续制程中保护所述栅极层200。而且，所述栅极掩膜层210还用于作为后续在隔离区Ⅱ形成隔离开口时的刻蚀掩膜。此外，在后续的平坦化工艺中，所述栅极掩膜层210的顶面用于定义该平坦化工艺的停止位置。
本实施例中，所述栅极掩膜层210为硬掩膜层(hard mask，HM)，所述栅极掩膜层210的材料的致密度和硬度较高。具体地，所述栅极掩膜层210的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
作为一种示例，所述栅极掩膜层210的材料为氮化硅。
需要说明的是，在形成栅极层200之前，所述形成方法还包括：在所述鳍部110表面形成伪栅氧化层(图未示)。
后续刻蚀所述栅极层200时，所述伪栅氧化层顶面用于定义该刻蚀工艺的停止位置，从而降低刻蚀栅极层200的工艺对鳍部110的损伤，进而提高刻蚀效果的均一性，相应有利于提高半导体结构的性能。
其中，所述伪栅氧化层可以仅形成于所述栅极层200下方的鳍部110表面，也可以形成于所述鳍部110的整个表面。
本实施例中，所述伪栅氧化层的材料为氧化硅。在其他实施例中，所述伪栅氧化层的材料为氮氧化硅。
如图9所示，本实施例中，所述形成方法还包括：在所述器件单元区Ⅰ中，在所述栅极层200两侧的所述鳍部110中形成源漏掺杂区120；在所述栅极层200露出的所述隔离层101上形成覆盖所述源漏掺杂区120的层间介质层102。
本实施例中，形成所述源漏掺杂区120的步骤包括：在所述器件单元区Ⅰ中，在所述栅极层200两侧的鳍部110中形成凹槽(图未示)；采用选择性外延生长工艺在所述凹槽中形成外延层，且在形成外延层的过程中原位自掺杂离子，形成所述源漏掺杂区120。
其中，所述隔离区Ⅱ形成有栅极层200，从而使得凹槽的形貌得以保障。
当所形成的半导体器件为PMOS(positive channel metal oxidesemiconductor)晶体管时，所述源漏掺杂区120的材料为掺杂有P型离子的锗化硅，即所述外延层的材料为锗化硅。所述外延层用于为PMOS晶体管的沟道区提供压应力作用，从而提高PMOS晶体管的载流子迁移率。其中，所述P型离子包括B、Ga或In。
当所形成的半导体器件为NMOS(negative channel metal oxidesemiconductor)晶体管时，所述源漏掺杂区120的材料为掺杂有N型离子的碳化硅或磷化硅，即所述外延层的材料为碳化硅或磷化硅。所述外延层用于为NMOS晶体管的沟道区提供拉应力作用，从而提高NMOS晶体管的载流子迁移率。其中，所述N型离子包括P、As或Sb。
所述层间介质层102用于实现相邻器件之间的电隔离。
因此，所述层间介质层102的材料为绝缘材料。本实施例中，所述层间介质层102的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以为氮氧化硅等其他的绝缘材料。
本实施例中，所述栅极掩膜层210和层间介质层102之间具有较高的刻蚀选择比，后续刻蚀所述栅极掩膜层210时，所述层间介质层102受到的影响小。
本实施例中，所述层间介质层102采用依次进行的沉积工艺和平坦化工艺形成，在平坦化工艺的过程中，以所述栅极掩膜层210的顶面作为停止位置，因此，所述层间介质层102的顶面和栅极掩膜层210的顶面齐平。
参考图11，在所述隔离区Ⅱ的栅极掩膜层210中形成掩膜开口215。
所述掩膜开口215用于定义后续隔离开口的位置和尺寸，其中，所述隔离开口用于形成单扩散阻断(Single Diffusion Break，SDB)结构。
与在形成隔离层之前，先刻蚀隔离区的鳍部，随后在隔离区的隔离层上形成隔离结构的方案相比，本实施例采用栅极掩膜层210定义隔离开口的位置，即栅极层200的形成和隔离开口的形成共用同一层掩膜层，从而省去了形成用于定义隔离结构位置的掩膜层的步骤，进而降低了形成工艺的复杂度。
本实施例中，在所述隔离区Ⅱ中，所述掩膜开口215不仅露出所述鳍部110顶部上方的栅极层200，还露出在第二方向上的相邻鳍部110之间的栅极层200，所述掩膜开口215沿第二方向的开口尺寸较大，从而增大了形成所述掩膜开口215的工艺窗口。
具体地，形成所述掩膜开口215的步骤包括：在所述栅极掩膜层210和层间介质层102上形成图形层(图未示)，所述图形层中形成有露出所述隔离区Ⅱ的栅极掩膜层210的图形开口(图未示)；以所述图形层为掩膜，沿所述图形开口刻蚀所述栅极掩膜层210，在所述栅极掩膜层210中形成露出所述栅极层200的掩膜开口215；去除所述图形层。
作为一种示例，所述图形层为光刻胶层。相应的，采用灰化工艺去除所述图形层。
本实施例中，所述栅极掩膜层210和层间介质层102之间具有较高的刻蚀选择比，刻蚀所述栅极掩膜层210时，刻蚀工艺对栅极掩膜层210的刻蚀速率远大于对层间介质层102的刻蚀速率，所述层间介质层102受损的概率小。因此，本实施例可以适当增大所述图形开口在所述第一方向上的开口尺寸，从而增大了形成图形开口的工艺窗口。例如，在所述第一方向上，所述图形开口还可以露出所述栅极掩膜层210两侧的部分层间介质层102。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)刻蚀所述栅极掩膜层210。干法刻蚀工艺具有各向异性刻蚀的特性，有利于提高所述掩膜开口215的尺寸精度以及形貌质量。
结合参考图12和图13，以所述栅极掩膜层210为掩膜，沿所述掩膜开口215依次刻蚀所述栅极层200和鳍部110，形成由所述栅极层200、隔离层101、鳍部110和衬底100围成的隔离开口300(如图13所示)。
所述隔离开口300用于为后续形成隔离结构提供空间位置。
与在形成隔离层之前，先刻蚀隔离区的鳍部，随后在隔离区的隔离层上形成隔离结构的方案相比，本实施例通过依次刻蚀所述栅极层200和鳍部110的方式形成隔离开口300，降低了形成工艺的复杂度，同时，所述隔离开口300在同一步骤中形成，受套刻精度的影响较小，这有利于提高后续隔离结构的位置精度，从而提高半导体结构的性能。
本实施例中，在所述第一方向上，所述隔离开口300用于使所述鳍部110在所述隔离区Ⅱ的位置处断开，因此，所述隔离开口300在所述第一方向上的侧壁露出所述器件单元区Ⅰ的鳍部110的端面。
本实施例中，采用各向异性的干法刻蚀工艺，沿所述掩膜开口215依次刻蚀所述栅极层200和鳍部110。
通过采用干法刻蚀工艺，能够同一刻蚀腔室中刻蚀所述栅极层200和鳍部110，从而避免破真空带来的不良影响，而且，有利于提高刻蚀效率。具体地，通过更换刻蚀气体，从而依次刻蚀所述栅极层200和鳍部110。
而且，利用干法刻蚀工艺的各向异性刻蚀的特性，使得纵向刻蚀速率远大于横向刻蚀速率，从而提高隔离开口300的尺寸精度以及形貌质量，而且，减小对所述器件单元区Ⅰ的鳍部110的损伤。
具体地，如图12所示，以所述伪栅氧化层(图未示)顶面作为刻蚀停止位置，刻蚀所述掩膜开口215底部的栅极层200，在所述栅极层200中形成第一开口205；如图13所示，形成所述第一开口205后，刻蚀所述第一开口205露出的伪栅氧化层，并继续刻蚀所述鳍部110，在所述隔离层101中形成第二开口115，所述第二开口115和第一开口205构成隔离开口300。
本实施例中，所述各向异性的干法刻蚀工艺为等离子体干法刻蚀工艺。
结合参考图14和图15，在所述隔离开口300(如图13所示)中形成隔离结构320(如图15所示)，所述隔离结构320用于沿所述鳍部110的延伸方向(即第一方向)隔离相邻鳍部110。
所述隔离结构320用于形成SDB结构，从而实现相邻器件单元区Ⅰ之间的电隔离。
本实施例中，所述隔离结构320还形成于所述掩膜开口215(如图12所示)中，所述隔离结构320顶面和所述栅极掩膜层210顶面相齐平。
通过使所述隔离结构320顶面和所述栅极掩膜层210顶面相齐平，从而为后续其他膜层的形成提供平坦面。
而且，在形成隔离结构320的过程中，能够以所述栅极掩膜层210的顶面作为平坦化工艺的停止位置，从而提高隔离结构320的顶面平坦度。
具体地，形成所述隔离结构320的步骤包括：如图14所示，在所述隔离开口300和掩膜开口210中填充隔离材料层310；以所述栅极掩膜层210顶面作为停止位置，对所述隔离材料层310进行平坦化处理，所述隔离开口300和掩膜开口210中的剩余隔离材料层310作为隔离结构320。
本实施例中，采用流体化学气相沉积(flowable chemical vapour deposition，FCVD)工艺，在所述隔离开口300中填充隔离材料层310。FCVD工艺具有良好的间隙填充能力，有利于降低所述隔离材料层310内形成空洞等缺陷的概率，相应有利于提高隔离结构320的隔离效果。
所述隔离开口300包括形成于隔离层101中的第二开口115，且所述第二开口115通过刻蚀鳍部110形成，所述鳍部110的宽度较小，所述第二开口115的深宽比相应较大，因此，通过采用FCVD工艺，有利于提高隔离材料层310的间隙填充性能，从而提高隔离结构320的质量。
在其他实施例中，也可以采用高纵宽比(high aspect ratio process，HARP)化学气相沉积工艺形成隔离材料层。高纵宽比化学气相沉积工艺能够满足较高深宽比开口的填充需求，因此通过采用高纵宽比化学气相沉积工艺，也能提高所述隔离材料层的间隙填充效果。
本实施例中，所述隔离材料层310还覆盖所述栅极掩膜层210顶部，因此，对所述隔离材料层310进行平坦化处理，以去除高于所述栅极掩膜层210顶部的隔离材料层310。
具体地，采用化学机械研磨工艺进行所述平坦化处理。
本实施例中，所述隔离结构320的材料包括氧化硅或氮氧化硅。作为一种示例，所述隔离结构320的材料为氧化硅。
需要说明的是，在所述隔离开口300中形成隔离结构320之前，所述形成方法还包括：在所述隔离开口300的底部和侧壁形成衬垫层(图未示)。
所述衬垫层用于提高隔离材料层310在所述隔离开口300中的粘附性。
本实施例中，所述衬垫层的材料为氧化硅。
结合参考图16，形成所述隔离结构320后，所述形成方法还包括：对部分厚度的所述隔离结构320进行掺杂处理，形成盖帽层330，所述掺杂处理用于提高所述盖帽层330的耐刻蚀度。
所述盖帽层330用于保护所述隔离结构320，从而减小所述隔离结构320在后续制程中受损的概率。
本实施例中，所述掺杂处理包括掺氮处理。通过向隔离结构320中掺杂氮离子，以实现提高耐刻蚀度的效果。
具体地，所述隔离结构320的材料为氧化硅，经过所述掺氮处理后，所述隔离结构320表面部分厚度的材料转化为掺氮氧化硅(Nitrided Oxide)。
在其他实施例中，也可以向部分厚度的所述隔离结构中掺杂其他类型的离子，例如，掺杂B离子。
具体地，所述掺氮处理的工艺包括去耦等离子氮化(DPN)工艺。通过选用DPN工艺，有利于精确控制氮浓度以及掺杂深度。
本实施例中，所述DPN工艺的反应气体包括氮气，辅助气体包括氦气。其中，辅助气体用于加速等离子体的碰撞和解离。
相应的，本实施例中，所述DPN工艺还包括在等离子氮化步骤之后进行的退火步骤。所述退火步骤用于固化掺入所述隔离结构320内的氮离子、改善等离子氮化步骤后所述隔离结构320内硅的界面态。
在另一些实施例中，还可以采用离子注入的方式进行掺氮处理。
在又一些实施例中，也可以不形成所述盖帽层。
需要说明的是，本实施例以在形成层间介质层102之后，形成隔离结构320。在再一些实施例中，还可以在形成图形化的栅极结构之前，形成隔离结构。也就是说，此时的栅极层未经图形化处理。
相应的，在该实施例中，形成所述隔离结构后，所述形成方法还包括：图形化所述栅极掩膜层，形成栅极掩膜图形层；以所述栅极掩膜图形层为掩膜，图形化所述栅极层，在所述器件单元区形成横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁的栅极结构。
所述栅极层未经图形化处理，所述栅极层全面覆盖所述鳍部和隔离层。因此，后续形成隔离开口时，省去了在无需形成隔离开口的区域中形成保护层的步骤。同理，在后续形成隔离结构时，省去了在无需形成隔离结构的区域中形成遮挡层的步骤，从而简化了工艺步骤。
为此，所述栅极掩膜层未经图形化处理，所述栅极掩膜层全面覆盖所述栅极层。所述栅极掩膜层用于在后续制程中保护栅极层。
在该实施例中，后续形成隔离结构后，后续还需刻蚀所述栅极层，以形成分立的栅极结构，因此，在图形化所述栅极掩膜层之前，所述形成方法还包括：对部分厚度的所述隔离结构进行掺杂处理，形成盖帽层，所述掺杂处理用于提高所述盖帽层的耐刻蚀度。
所述盖帽层用于保护所述隔离结构，从而降低所述隔离结构在刻蚀所述栅极层的过程中受损的概率。对所述盖帽层及其形成方法的具体描述，可结合参考前述实施例中的相应描述，在此不再赘述。
还需要说明的是，在其他实施例中，所述隔离结构还可以在形成图形化的栅极结构之后，形成源漏掺杂区之前形成。因此，形成所述隔离结构后，所述形成方法还包括：在所述器件单元区中，在所述栅极结构两侧的所述鳍部中形成源漏掺杂区。
相应的，在所述隔离区的栅极掩膜层中形成掩膜开口之前，还包括：在所述栅极层露出的隔离层上形成遮挡层，所述遮挡层顶部和栅极掩膜层顶部相齐平。
所述遮挡层用于在形成掩膜开口和隔离开口的过程中，对隔离层起到保护作用。而且，还能够为隔离结构的形成提供工艺基础。
具体地，所述隔离开口由所述栅极层、隔离层、鳍部、衬底和遮挡层围成。
因此，形成所述隔离结构之后，还包括：去除所述遮挡层。
作为一种示例，所述遮挡层的材料可以为旋涂碳(spin on carbon，SOC)材料。旋涂碳通过旋涂工艺所形成，工艺成本较低，并能够保证所述遮挡层的表面平整度。
图17至图19是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处在此不再赘述，本发明实施例与前述实施例的不同之处在于：盖帽层的形成工艺不同。
参考图17，形成隔离结构500后，所述形成方法还包括：回刻蚀部分厚度的所述隔离结构500。
回刻蚀部分厚度的所述隔离结构500，形成由所述隔离结构500和栅极掩膜层520围成的沟槽510，所述沟槽510用于为后续形成盖帽层提供空间位置。
通过采用回刻蚀部分厚度的所述隔离结构500的方式，提高了盖帽层的形成工艺以及材料选取的灵活性。例如，当所述隔离结构500无法通过掺杂的方式转化成盖帽层时，本实施例仍能够在所述沟槽510中形成盖帽层，或者，在所述沟槽510中形成所需材料的盖帽层。
本实施例中，采用Certas刻蚀工艺，回刻蚀部分厚度的所述隔离结构500。Certas刻蚀工艺的工艺温度较低，其刻蚀速率较缓慢，因此有利于精确控制对所述隔离结构500的刻蚀量。
在其他实施例中，也可以采用SiCoNi刻蚀工艺进行回刻蚀。SiCoNi刻蚀工艺的刻蚀选择性较高。
本实施例中，在回刻蚀的过程中，还刻蚀所述衬垫层(图未示)。
结合参考图18和图19，在所述回刻蚀后，在剩余的所述隔离结构500的顶部形成盖帽层540(如图19所示)，所述盖帽层540的耐刻蚀度大于所述隔离结构500的耐刻蚀度。
本实施例中，所述盖帽层540形成于所述沟槽510中，所述盖帽层540顶部和所述栅极掩膜层520顶部相齐平，从而为后续膜层的形成提供平坦面。
而且，在形成所述盖帽层540的过程中，能够利用所述栅极掩膜层520的顶面定义平坦化工艺的停止位置。
具体地，形成所述盖帽层540的步骤包括：如图18所示，在剩余的所述隔离结构500的顶部形成硅层530；如图19所示，对所述硅层530进行掺杂处理，形成盖帽层540，所述掺杂处理用于提高所述盖帽层540的耐刻蚀度。
硅的工艺兼容性较高，且通过采用硅层530，以便于通过对所述硅层530进行掺杂处理的方式，改变其耐刻蚀度，从而降低形成盖帽层540的工艺难度。
作为一种示例，采用化学气相沉积工艺，在剩余的所述隔离结构500的顶部形成硅层530。
本实施例中，形成所述硅层530后，所述硅层530覆盖所述栅极掩膜层520顶部，因此，形成所述盖帽层540的步骤还包括：在对所述硅层530进行掺杂处理之前，以所述栅极掩膜层520顶面作为停止位置，对所述硅层530进行平坦化处理。
在其他实施例中，也可以在所述硅层进行掺杂处理，以形成盖帽层之后，对所述盖帽层进行平坦化处理，以去除高于所述栅极掩膜层顶部的盖帽层。
对本实施例所述形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括衬底以及凸出于所述衬底的鳍部，沿所述鳍部的延伸方向，所述衬底包括器件单元区以及位于相邻所述器件单元区之间的隔离区，所述衬底上形成有覆盖所述鳍部的部分侧壁的隔离层，所述器件单元区和隔离区的所述隔离层上形成有横跨所述鳍部的栅极层，所述栅极层的顶部形成有栅极掩膜层，所述栅极层全面覆盖所述鳍部和隔离层；
在所述隔离区的所述栅极掩膜层中形成掩膜开口；
以所述栅极掩膜层为掩膜，沿所述掩膜开口依次刻蚀所述栅极层和鳍部，形成由所述栅极层、隔离层、鳍部和衬底围成的隔离开口；
在所述隔离开口中形成隔离结构，所述隔离结构用于沿所述鳍部的延伸方向隔离相邻鳍部；
形成所述隔离结构后，所述形成方法还包括：图形化所述栅极掩膜层，形成栅极掩膜图形层；以所述栅极掩膜图形层为掩膜，图形化所述栅极层，在所述器件单元区形成横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁的栅极结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述隔离开口中形成隔离结构的步骤中，所述隔离结构还形成于所述掩膜开口中，所述隔离结构顶面和所述栅极掩膜层顶面相齐平。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述隔离结构的步骤包括：在所述隔离开口和掩膜开口中填充隔离材料层；
以所述栅极掩膜层顶面作为停止位置，对所述隔离材料层进行平坦化处理。
4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成所述隔离结构后，还包括：对部分厚度的所述隔离结构进行掺杂处理，形成盖帽层，所述掺杂处理用于提高所述盖帽层的耐刻蚀度。
5.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成所述隔离结构后，还包括：回刻蚀部分厚度的所述隔离结构；
在所述回刻蚀后，在剩余的所述隔离结构的顶部形成盖帽层，所述盖帽层的耐刻蚀度大于所述隔离结构的耐刻蚀度。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述盖帽层顶部和所述栅极掩膜层顶部相齐平。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述盖帽层的步骤包括：在剩余的所述隔离结构的顶部形成硅层；
对所述硅层进行掺杂处理，形成盖帽层，所述掺杂处理用于提高所述盖帽层的耐刻蚀度。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在剩余的所述隔离结构的顶部形成硅层的步骤中，所述硅层还覆盖所述栅极掩膜层；
形成所述盖帽层的步骤还包括：对所述硅层进行掺杂处理之前，以所述栅极掩膜层顶面作为停止位置，对所述硅层进行平坦化处理。
9.如权利要求4或7所述的半导体结构的形成方法，其特征在于，所述掺杂处理包括掺氮处理。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述掺氮处理的工艺包括去耦等离子氮化工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺，沿所述掩膜开口依次刻蚀所述栅极层和鳍部。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述隔离开口中形成隔离结构的步骤包括：采用流体化学气相沉积工艺或高纵宽比化学气相沉积工艺，在所述隔离开口中填充隔离材料层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料包括氧化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010673949.3A CN113937164B (zh) | 2020-07-14 | 2020-07-14 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010673949.3A CN113937164B (zh) | 2020-07-14 | 2020-07-14 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113937164A CN113937164A (zh) | 2022-01-14 |
| CN113937164B true CN113937164B (zh) | 2024-03-19 |
Family
ID=79273987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010673949.3A Active CN113937164B (zh) | 2020-07-14 | 2020-07-14 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113937164B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9362181B1 (en) * | 2014-12-05 | 2016-06-07 | Globalfoundries Inc. | Methods of forming diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products |
| CN107919324A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN110323267A (zh) * | 2018-03-29 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-07-14 CN CN202010673949.3A patent/CN113937164B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9362181B1 (en) * | 2014-12-05 | 2016-06-07 | Globalfoundries Inc. | Methods of forming diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products |
| CN107919324A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN110323267A (zh) * | 2018-03-29 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113937164A (zh) | 2022-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8900956B2 (en) | Method of dual EPI process for semiconductor device | |
| CN101908506B (zh) | 半导体装置及其制造方法 | |
| US8258587B2 (en) | Transistor performance with metal gate | |
| CN110323267B (zh) | 半导体结构及其形成方法 | |
| CN109148278B (zh) | 半导体结构及其形成方法 | |
| CN111223779B (zh) | 半导体结构及其形成方法 | |
| KR20170024482A (ko) | 반도체 소자의 제조 방법 | |
| EP3288085A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN110854194B (zh) | 半导体结构及其形成方法 | |
| CN111816562B (zh) | 半导体结构及其形成方法 | |
| CN113937164B (zh) | 半导体结构的形成方法 | |
| CN112309845B (zh) | 半导体结构及其形成方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| CN107731751B (zh) | 半导体结构及其形成方法 | |
| CN113823600B (zh) | 半导体结构及其形成方法、掩膜版 | |
| CN113745162B (zh) | 半导体结构及其形成方法 | |
| CN110875390B (zh) | 半导体结构及其形成方法 | |
| CN113745214B (zh) | 半导体结构及其形成方法 | |
| US20230395432A1 (en) | P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same | |
| CN111554636B (zh) | 半导体结构及其形成方法 | |
| CN110571154B (zh) | 半导体器件的制造方法 | |
| CN117673145A (zh) | 半导体结构及其形成方法 | |
| CN114242589A (zh) | 半导体结构的形成方法 | |
| CN117476461A (zh) | 半导体结构的形成方法 | |
| CN117672974A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |